InSb薄膜磁传感器及其制造方法

专利名称：：InSb薄膜磁传感器及其制造方法
技术领域：
：本发明涉及薄膜层压体以及使用其的InSb薄膜磁传感器和它的制造方法，更详细的是，本发明涉及用于可高灵敏度直接检测出磁通量密度、且消耗电力和消耗电流较小的微小型InSb薄膜磁传感器的薄膜层压体以及使用其的高灵敏度InSb薄膜磁传感器和它的制造方法。
背景技术：
：在便携式机器和小型电池驱动的电子机器中，使用电池作为电源进行传感器的驱动和传感信号的控制、处理等电子回路的驱动。对于用于此种电子机器中的电子部件和磁传感器，要求其降低消耗的电力。此外，在非接触的高精度旋转传感器、微弱磁场传感器、以地磁检测的方位传感器、以磁墨水检测所产生的微弱磁场来进行磁墨水印刷图形的检测等新用途中所使用的霍尔元件和磁阻元件，要求其对磁场具有高灵敏度、较高的元件输入电阻值，另外，要求元件的加工可做到极小型、元件表面极平坦、高精度，元件的制作精度高，特性参差和制作精度参差小，高性能，可信赖度高。此外，在室温环境温度依赖性小等非常要求的项目还有很多，规格非常严格。另外，还要求是超小型磁传感器等。特别是近年来，在讨论使用霍尔元件等磁传感器的应用的1微米或超微的超微细磁性微粒检测中，要求霍尔元件等磁传感器具有微泰斯拉(microtesla)、毫微泰斯拉(nanotesla)的超微弱磁场的检测灵敏度。要求具备有(1)高灵敏度(Uh大)、(2)温度依赖性低(掺杂有给予体杂质，例如，掺杂有Sn的动作层)、(3)消耗电力少(较高的元件的输入电阻=较薄的动作层)、(4)超小型元件。对应此种要求的磁传感器的制作，最适合的是电子迁移率最大的InSb。此外，还必须要有具备可制作磁场检测灵敏度较高的磁传感器的较大的电子迁移率、且可以制作以极少电力和电流即可驱动的高输入电阻值的磁传感器的薄膜材料，即，薄膜电阻值大、且极薄的InSb的薄膜。一直以来，一般用在GaAs等绝缘性基板上令InSb直接生长而制得的InSb薄膜来制作霍尔元件或磁阻元件等的InSb薄膜磁传感器。但是，诸如此种的直接在GaAs基板上使InSb薄膜生长、将该InSb薄膜作为磁传感部来制作磁传感器时，如果要提高磁场灵敏度而增大电子迁移率，则其结果是电导率增大、薄膜电阻值降低。此外，作为优化结晶性、提高电子迁移率的方法，增加InSb的膜厚，则此时也存在薄膜电阻值下降的问题。另外，出于改善温度依赖性的目的，也必须在InSb内掺杂Si或Sn等的给予体杂质，但这些方法均会降低元件电阻值，截至目前的具备有InSb薄膜的磁感部分的磁传感器中，想要提高高灵敏度等特性，势必造成元件电阻值降低，非常难以同时实现高灵敏度特性与增加元件电阻值。这种问题虽然可以通过使元件部分的InSb薄膜变薄、增加薄膜电阻值来解决，但是，并不存在晶格常数与InSb相同、且绝缘性的基板。因此，在具有绝缘性的GaAs基板上令InSb薄膜生长时，电子迁移率等特性对于膜厚的依赖性极大，此外，InSb薄膜的结晶性也会随着膜厚的降低而急剧下降。其结果是，InSb的膜厚较薄时，直接形成于GaAs基板上的InSb薄膜的特性极差，截至目前，想要不降低特性而实现薄膜化是极难实现的。其原因在于，令InSb薄膜生长的基板与InSb之间的晶格常数的差异，即，InSb与基板间的较大的晶格错配失配。作为用于令InSb薄膜生长而通常使用的绝缘性的单结晶基板有GaAs或InP等基板，但这些基板与InSb的晶格常数存在很大差异。例如，GaAs与InSb的晶格常数的差异为14%。并不存在与InSb晶格常数匹配的绝缘性的III-V族的化合物半导体。因此，尽管晶格常数与InSb存在较大差异，但一直以来仍然使用GaAs基板或InP基板、Si基板、蓝宝石基板等作为InSb的单结晶薄膜生长的基板。曾有尝试消除此种基板之间较大的晶格常数差异。例如，专利文献l提出的结构是，为消除与活性层的InSb的晶格常数的差异(为了使晶格匹配)，在基板上设置掺杂了接接受体杂质的InSb缓冲层，再形成未掺杂的InSb的活性层，接着，掺杂杂质，形成对于基板面水平方向的晶格常数与InSb相同的形变AlGalnSb载体供给层，此外，提出了在此之上形成有未掺杂InSb罩层，但是，这种结构极其复杂，实际使用上难以制作。在不制作实用性元件的情况下，此种结构下虽然看似可以得到良好的InSb层特性，但在制作实用性元件时，包含很大的问题。艮P,该结构中，除动作层以外，最上部形成有与动作层相同材质的导电层一未掺杂InSb层。已知以该结构制作磁传感器等元件时，通常会与该层相接、其上部形成有绝缘膜，但是，InSb的薄层由于与绝缘膜晶格的错配或绝缘膜形成时的冲击等，晶格遭到破坏，会引起InSb层的载体的增大，或电子迁移率也极端下降等的特性恶化。以该结构制造霍尔元件或磁阻元件等时，此种恶化的InSb层成为元件的驱动电流的单纯泄露层，流向动作层的驱动电流被分流，实质上变小，会显著降低磁场灵敏度等特性。因此，这种结构不适于制造实用性的霍尔元件等磁传感器，难以制造出实用性的霍尔元《牛和磁阻元件等。此外，必须与作为动作层的未掺杂的InSb层相接，形成晶格常数相同的掺杂接受体杂质的InSb层。由于能带隙(0.17eV)较小，因此一般极难在室温或以上温度下在作为真性半导体的InSb层内掺杂接受体杂质、在室温下赋予绝缘性，不可能得到高度的绝缘性和高电阻。在室温或更高温度下，对于未p型化的InSb，不可能通过p-n接合而电绝缘。因此，专利文献l的技术中，想要消除晶格常数的差异、制造高性能的InSb薄膜动作层，就必须要有极其复杂的结构，在其构成的最上部也必须要形成非动作层的InSb。以此种结构，在使用磁传感器的室温或更高温度下存在很大的问题，特别是，极其难以制造从低温到高温均可使用的实用性的InSb磁传感器。还没有实现需要在-40150。C范围或超过该温度下也能稳定工作的用于车载的磁传感器等的用途使用的实用性的磁传感器制作。截至目前，通过此种已知技术尚不可能制造极薄的InSb的薄膜、不能制造霍尔元件等的高灵敏度的磁传感器。特别是，截至目前，尚未发现通过以得到较高薄膜电阻值的厚度1.0um以下、进而在0.5ym以下、0.2um以下等极薄的InSb单结晶薄膜、从而得到较高的电子迁移率，制作高灵敏度的磁传感器的技术。因此，本发明人探讨了已知技术不可能实现的以InSb单结晶薄膜为动作层、高灵敏度且高电阻的实用性的InSb磁传感器和它的制作方法。如果能制作与InSb晶格匹配的III-V族化合物半导体的绝缘基板是较为方便的,但是，这种基板并不存在。因此，在InSb薄膜的制作中，极大的问题是与基板的晶格失配。因此，必须要创造即使晶格失配，也能制作结晶性良好的高电子迁移率的InSb单结晶薄膜的技术，这是本发明的目的。因此，本发明人挑战了研究不以晶格匹配为前提也能得到优良特性的InSb薄膜的结晶生长方法。S卩，研究即使与InSb生长基板存在晶格错配，也能得到InSb的单结晶生长、特性优异的薄膜的结晶生长技术。结果发现，在基板上，形成虽然与InSb的晶格失配，但绝缘性的错配较小、满足特别条件的III-V族的混合晶层，在此混合晶层上使用分子射线外延法(MBE法)令InSb生长，则能得到即使厚度较薄特性也极佳的InSb的生长。艮P，发现了InSb薄膜直接接触的混合晶层(InSb在其上直接结晶生长的层)与InSb之间即使存在晶格的错配，也在一定值范围内，此外，若混合晶层的组成与结晶性满足适当条件，则生长在混合晶层上的InSb的特性良好。例如，将InSb直接生长在GaAs基板上时，存在14%的晶格失配，当InSb薄膜的厚度在lum以下时，即使是单结晶薄膜，也无法得到较高的电子迁移率。此外，当膜厚降低至0.5um、进而是0.2um的同时，InSb的电子迁移率急剧下降。此现象在图10中以口标记线表示实验数据。图10是显示直接形成于GaAs基板上的InSb薄膜的膜厚与电子迁移率的关系(△)的图。从图10的数据可以理解，InSb薄膜的厚度为0.1um时变为极小值的3，000cmVVs，难以制作高灵敏度的磁传感器。这是由于14%的晶格失配带来的必然结果。对于此种的在GaAs上生长的InSb的电子迁移率，在非专利文献1中也有显示。上述的专利文献1的结构是，将AlGalnSb层上形成有p型或绝缘体的InSb(掺杂)层作为缓冲层使用，从而消除晶格失配，确保其上所形成的作为动作层的InSb(无掺杂)的膜质。此外，根据非专利文献l，叙述了直接形成于GaAs基板上的InSb薄膜，由于GaAs基板结晶与InSb的晶格常数的14%的差异的晶格失配，因此存在有形成于GaAs基板与InSb之间的异质界面附近的InSb的低电子迁移率层，以及自然形成于InSb薄膜表面的低电子迁移率层。已知，由于此种的InSb薄膜两面的低电子传递层，随着InSb膜厚变薄，电子迁移率会变小(下降)。特别是厚度薄至低于0.2um，则InSb薄膜的电子迁移率显著下降，截至目前，.难以制作实用性的灵敏度的InSb霍尔元件。此种InSb薄膜的随着膜厚减少而电子迁移率下降，是与结晶生长时与GaAs基板的异质界面产生的低电子迁移率层的存在以及其厚度相对应的。该低电子迁移率层的厚度根据结晶生长条件，但一般为0.1~0.2um。要在较薄的膜厚下提高InSb薄膜的电子迁移率，必须如上述的那样减小低电子迁移率层的厚度，或消除。根据非专利文献1可知，生长于GaAs基板上的InSb薄膜，在厚度方向存在较大的电子迁移率和电子浓度的变化，用简单的薄膜特性分布模型说明其样态，则其构成是与基板的异质界面相接，存在作为最初生长的部位的低电子迁移率层(由于与基板的晶格的错配，缺陷较多，物性特性不佳的层)，其上是高电子迁移率的层(没有错配的影响，物性特性得到改善、缺陷等极少的层)。具备较高电子迁移率的高电子迁移率层较厚的话，即，通过减少低电子迁移率层的厚度的比例，可以增加InSb薄膜的电子迁移率，可以制作高灵敏度的霍尔元件等的磁传感器。通过单纯地增加InSb膜厚虽然可以简单地加厚高电子迁移率层，但此时，制作磁传感器时的输入电阻减小，会产生消耗电力增大等的问题，造成实用性欠缺的缺点。要增大输入电阻，必须使InSb薄膜变薄，但此时，高电子迁移率层变得极薄，有时甚至消失，无法得到电子迁移率较大的InSb薄膜。例如，在低于0.2um的膜厚下，高电子迁移率的部分几乎消失。即使是在0.3um的厚度下，低电子迁移率层厚于高电子迁移率层，结果电子迁移率并没有期待那样增大。就这样，当厚度在与上述形成于异质界面的低电子迁移率层大致相应的厚度以下，或占到膜厚的50%以上时，电子迁移率会极度下降，因此，一直以来无法制作高灵敏度霍尔元件等实用性的磁传感器。此事，如非专利文献1或图10所示，从GaAs(100)基板上直接生长未掺杂InSb薄膜时的膜厚与电子迁移率的关系也可明了。这样，降低InSb的膜厚，则上述的非专利文献1所述的高电子迁移率的层变得极薄、InSb薄膜的大部分变为低电子传递层，因此InSb薄膜整体的电子迁移率会急剧下降。即使将基板从GaAs变为其他基板，与基板存在晶格失配的情况是相同的。这样，要制作高灵敏度的磁传感器，具备较大的电子迁移率的InSb薄膜是必须的，但InSb的膜厚变薄，则电子迁移率会急剧下降。因此，在极薄的InSb薄膜下，截至目前，无法制作出具有可用于高灵敏度检测磁场的磁传感器的动作层的InSb的导电层的薄膜层压体和将此用于磁传感部的InSb磁传感器。但是，降低InSb膜厚虽然可以期待较高的薄膜电阻值，但决定磁传感器灵敏度的电子迁移率变得极低。例如，直接形成于GaAs(100)基板上的l.Ow的InSb薄膜的电子迁移率会超过50,000cm2/Vs，但0.3um的InSb薄膜的电子迁移率在20，000cm2/Vs左右，0.2um的膜厚在10,000cm2/Vs以下，0.15um的InSb薄膜在7000cm2/Vs左右以下，0.1"m的在5,000ct^/Vs以下，随着膜厚的降低急剧下降。据此可以理解，InSb薄膜的电子迁移率较低的层的部分的厚度在0.15至0.2Um之间。就这样，电子迁移率随着InSb膜厚的减少而急剧下降，变为极小的值。因而，将该InSb薄膜用于传感部分的磁传感器的灵敏度随着InSb的膜厚而急剧下降，无法制作出高灵敏度的实用性霍尔元件和磁阻元件等磁传感器。如此，从直接制作于GaAs基板上的InSb薄膜的例子可知，由于较大的晶格错配，电子迁移率会随着InSb的膜厚极大地变化，即，膜厚的减少的同时，电子迁移率急剧下降。重复地说，特别是膜厚薄至0.2lim以下，则由于晶格错配的效果，制作于GaAs基板上的InSb薄膜的电子迁移率急剧下降。这是由于生长于GaAs基板上的InSb薄膜的特性在膜厚方向上的极大变化造成的。因此，使用已知技术，厚度在0.2um以下时，不存在适于制作实用性的高灵敏度霍尔元件和磁阻元件的薄膜。但是，将较薄的InSb薄膜用于磁感应部分的高输入电阻值的InSb霍尔元件和磁阻元件等磁传感器，在应用上极其重要。其需求也很高，但是，截至目前谁都没有制造出用于实用性的磁传感器的电子迁移率较大的InSb薄膜和磁传感器。接着，说明该低电子迁移率层的生成的原因。其原因之一是，特别是基板和InSb的异质界面附近存在有晶格缺陷密度较大的部分。即，InSb与GaAs的晶格错配较大，自与GaAs的异质界面0.2nm以下厚度的层的晶格缺陷密度大，InSb的结晶性极差，电子迁移率变小，其结果是形成了电子迁移率极低的层，通过对InSb薄膜的固有的电子输送的现象的解析表明，电子迁移率变为数千以下的极低的值(例如，参照非专利文献l)。其必然的结果是，InSb薄膜的电子迁移率具备有极大的膜厚依赖性，随着InSb厚度的变薄，电子迁移率等的磁传感器制作中重要的物理特性急剧下降。但是，如果存在与InSb的晶格常数相一致的绝缘基板，那么可能解决该问题，但是已知的是，不存在这样的既为m-v族的化合物半导体且绝缘或绝缘性的材料。结果是，现象上也好，理论上也好，制作具备高灵敏度和高输入电阻值的InSb霍尔元件或磁阻元件等的实用性的InSb薄膜磁传感器的可能性较高的厚度在0.3um以下、甚至0.2um以下的InSb薄膜或薄膜层压体，无法工业规模地大量生产制作。此外，如上述的非专利文献1所记载，通过对InSb薄膜的电子输送现象的详细研究，在InSb薄膜的表面层也发现了50nm左右的低电子迁移率的薄层。这是因为，在InSb表面不存在任何物质的空气或真空情况下，表面内侧50nm左右厚度的部分的晶格形成了形变低电子迁移率的薄层。该表面部分的低电子迁移率层也影响了随着InSb膜厚降低而下降的膜厚依赖性。因此，在将形成于该表面与基板的异质界面的2个低电子迁移率层的厚度合计的厚度以下，不可能制造出具备较高电子迁移率的InSb薄膜。该厚度大致是0.2um。制作高灵敏度的InSb薄膜霍尔元件等的实用性的磁传感器时，上述的种种原因所产生的InSb薄膜与基板的界面附近或表面附近所形成的较厚的低电子迁移率层是一个很大的问题。即，是将InSb极薄的薄膜作为磁传感部的实用性的磁传感器制作上的很大的阻碍，是一个问题，它的解除和做到极薄化是一个应该解决的极其重要的技术课题。实际使用霍尔元件等磁传感器时，一直以来要求具备有较高的可靠性。即，用于产业和车载传感器用途等时，要求赋予其更高的可靠性、高耐久性、提高对环境性能等与使用相关的可靠性方面的高性能化等。因此，要求形成有InSb薄膜表面的保护膜、所谓的钝化膜。此外，其他应用中，例如，通过InSb霍尔元件检测磁性微粒中，要求InSb薄膜的传感部分与测定对象接近至数十微米、微米、甚至是超微的距离来检测磁场。因此，要求在计测磁场时形成有InSb薄膜表面的保护层从而不伤害InSb薄膜或其表面。此外，在磁传感部的InSb薄膜的表面，出于确保元件的可靠性的目的或缓和来自封装树脂等的热固化时产生的热引起的对于薄膜的应力等的目的，形成例如Si3N4或Si02等的绝缘膜。即，形成保护层或保护膜。该保护层，其结晶晶格与InSb不同自不必说，晶格常数也差异较大，更有，在通过等离子体CVD等制作时，InSb的表面也经常受到等离子体离子的冲击，受到损伤。也有例外的无保护层也良好的情况，但在磁传感器的制作工序中，该保护层是常识性的，是必须的。这样，在构成磁传感部的InSb薄膜的上面，必须形成保护膜。但是，通过形成该保护层，接近构成磁传感器部分的InSb薄膜表面的薄层部分会受到损伤，导致极大地降低薄膜的特性，存在无法得到期望的磁传感特性的极大的问题。这是在形成保护层的工序中必然产生的工序变动。形成保护层引起的InSb薄膜的损伤，例如，将lum厚的InSb薄膜制作成霍尔元件时，由于形成绝缘膜引起的灵敏度下降(InSb薄膜的电子迁移率下降)为10%左右，但是，厚度变薄则该值会极度变大，厚度为0.3um时，其灵敏度下降量为40%至有时超过70%。以下所示的表1是显示在表面形成0.3um厚的SiN时的InSb薄膜的电子迁移率下降与InSb膜厚的关系。<table>tableseeoriginaldocumentpage11</column></row><table>因此，不可能制作期望的高灵敏度磁传感器。其原因是，InSb薄膜的表面被等离子体CVD的冲击或晶格的错配破坏，因此该部分变为低电子迁移率，在InSb薄膜的表面附近形成了低电子迁移率的较厚的层，结果是引起了InSb薄膜的极大的特性恶化。形成保护层或形成时的冲击结果使InSb薄膜的表面形成一定厚度的低电子迁移率的层，导致元件的特性下降。该低电子迁移率的层的厚度，虽然会根据保护层形成的条件不同，为50~100nm(0.10~0.05wm)，厚于在InSb薄膜表面自然形成的低电子迁移率层的厚度50nm。因此，要将基板上外延生长形成的InSb的薄膜作为高电子迁移率的膜，必须尽量将该InSb薄膜表面以及与基板的异质界面相接形成的低电子迁移率的层降低、变薄、或消除。长久以来，人们希望能够解决此种的与保护膜形成相关的InSb层的特性恶化的问题。即，要求形成于磁传感部表面的绝缘性，即，通过形成保护层不使InSb薄膜的特性恶化或在结构上实现不会令InSb薄膜特性恶化的元件结构等的通过将InSb薄膜制成元件的工序，得到不令特性变化的InSb磁传感器结构。本发明鉴于此种问题，其目的是提供可高灵敏度地直接检测出磁通量密度，且可用于消耗电力和消耗电流较小的微小型InSb薄膜磁传感器的薄膜层压体以及使用其的InSb薄膜磁传感器和它的制造方法。日本专利特开2000-183424号公报、2亇一于^才7、夕y7夕/l^^口夕7、VoL251，第560564页，以及Vol.278，第604~609页
发明内容本发明是为了达成此种目的而成，本发明是一种薄膜层压体，其特征在于，具备作为形成于基板上的InSb薄膜的InSb动作层、电阻高于该InSb动作层或显示出绝缘性、能带隙大于InSb的层的AlxGayInk-ySb混合晶层(0《x、y《1)，上述混合晶层设置于上述基板和上述InSb动作层之间，Al与Ga的原子含有率(x+y)在5.0%至17%的范围内(0.05《x+y《0.17)，或与上述InSb动作层相接的上述混合晶层的晶格失配在0.25%至1.0%的范围。此外，其特征在于，上述混合晶层的自(004)晶格面的X射线衍射的摇摆曲线的半值宽度为l秒以上、1300秒以下。此外，其特征在于，上述InSb动作层的室温的电子浓度在1.2X1016~5.0X1018cm-3的范围内。此外，其特征在于，上述InSb动作层掺杂有Sn、Si、S、Te、Se中任意一个的给予体杂质。此外，其特征在于，在相对于上述InSb动作层在与上述基板相接面的相反面，设置有作为绝缘性的半导体保护层的与上述AlxGayIni-x-ySb混合晶层相同的第2个AlxGaylm.x.ySb混合晶层。此外，其特征在于，上述InSb动作层具备低电子迁移率层，该低电子迁移率层与上述AlxGayIni.x-ySb混合晶层相接，厚度在0.5nm以上、30nm以下。此外，其特征在于，上述低电子迁移率层与上述动作层和上述基板以及上述第2个AlxGayIni.x.ySb混合晶层的界面相接而存在。此外，其特征在于，上述AlxGayIni-x.ySb混合晶层或上述第2个AlxGayIni.x.ySb混合晶层为Alxlni.xSb混合晶层。另外，本发明是一种薄膜层压体的制造方法，其特征在于，至少具备在上述基板上层压事先规定的上述AlxGayIm.x.ySb混合晶层后，在设定为与上述基板温度差在土5度以内的基板温度形成InSb的低电子迁移率层，接着，再形成高电子迁移率层的工序。另外，本发明是一种InSb薄膜磁传感器，其特征在于，以上述的薄膜层压体的上述InSb动作层作为磁传感部。此外，其特征在于，上述InSb动作层为霍尔元件、利用霍尔效果的元件、磁阻元件或利用磁阻效果的元件中的任意一种的动作层。此外，其特征在于，上述InSb动作层的厚度在8nm以上、2，000nm以下。此夕卜，其特征在于，上述AlxGayIni.x.ySb混合晶层的厚度在50nm以上、3000nm以下。此外，其特征在于，上述InSb动作层为单结晶。此外，其特征在于，上述InSb动作层的厚度在8nm以上、300nm以下。此外，其特征在于，上述InSb动作层上，具备有作为半导体保护层的第2个AlxGayIni.x.ySb混合晶层。此外，其特征在于，上述AlxGaylm.x.ySb混合晶层、或第2个AlxGayln^.ySb混合晶层、或其中任意一个均是不含Ga的AlxIm.xSb混合晶层。此外，其特征在于，上述AlxGayln!-x.ySb混合晶层、或第2个AlxGayIni_x.ySb混合晶层、或其中任意一个均是Al(uIno,9Sb混合晶层。此外，上述第2个AlxGaylm.x.ySb混合晶层上，还具备有GaAs层。此外，其特征在于，上述InSb动作层上掺杂有给予体杂质。此外，其特征在于，上述给予体杂质为Sn、Si、S、Te、Se等的4族、6族。此外，其特征在于，上述InSb动作层在距离与上述AlxGayIni-x-ySb混合晶层的界面1.5nm以上、20nm以下的部位上掺杂有给予体杂质。此外，其特征在于，在上述InSb层必要的表面部位连接并形成有作为电极的金属薄膜，至少在形成有该金属薄膜的部位的InSb薄膜的表面上，掺杂有多于其他部位的给予体杂质。此外，其特征在于，上述InSb薄膜磁传感器为霍尔元件或磁阻元件。另外，本发明是一种InSb薄膜磁传感器的制造方法，其特征在于，至少具备有在事先规定的基板温度下，在上述基板上层压上述AlxGaylm—x.ySb混合晶层后，在设定为与上述基板温度差在土5度以内的基板温度下形成InSb薄膜的低电子迁移率层再形成高电子迁移率层的工序。本发明人出于解决此种与膜厚依存相关的电子迁移率下降的问题，研究了新的技术，即在与基板之间形成绝缘性或高电阻的层。InSb中不存在结晶结构相同的III-V族化合物半导体的绝缘性基板或绝缘层。与InSb晶格匹配的III-V族半导体仅有InSb，InSb即使是掺杂有杂质，在室温或更高温度下为n型的导体，不能作为动作层的下层的绝缘层。此夕卜，为了与InSb晶格匹配而使用了含有形变的III-V族半导体时，由于含有形变的半导体受到高温热作用或来自外部的冲击等，可能会产生形变缓和，因此应避免用于在高温下也使用的实用性的磁传感器。因此，虽然晶格匹配是较为理想的，但本发明人研究了与传统概念完全不同、不以晶格匹配为前提、即以晶格失配为前提的结晶生长、薄膜结构下使InSb薄膜生长性质优良、可以制作磁传感器的可能性。结果发现，即使不以晶格匹配为前提，也可以生长出性质优良的InSb薄膜。本发明人最初关注的是以晶格常数与InSb失配但具备接近值的小的错配材料，且绝缘性或高电阻在较宽的温度区域也值得期待的AlxIm—xSb(0<X<1)混合晶层。当Al的含量为零或接近于零时，由该3种原子构成的混合晶层不再是作为接近InSb的狭窄能带隙的材料的绝缘层。但是，含有一定量的A1时，该组成的结晶显示出高电阻或绝缘性或P型的导电，有可能具有作为基板上的绝缘层的功能，并对此进行了研究。对于此种AlJm.xSb(0<x<l)混合晶层的制作，例如，可以GaAs基板上通过分子射线外延法选择适当的生长条件令其生长。但是，Al的组成较小时变为导电性，没有作为绝缘层的功能。此外，Al的组成较大的组成，是与InSb的晶格常数相差很大的材料，晶格的错配很大。因此，截至目前并未将其列为详细研究的对象，是一种并未考虑过作为生长InSb的绝缘层的材料。使用该材料，重复进行了利用分子射线外延法令绝缘层生长和在其之上生长InSb薄膜的实验。结果发现，该AlJm.xSb(0<x<l)混合晶层，若选择适当的Al和In的组成比，则可以作为绝缘性或高电阻值的层发挥作用，另外，AlxIm—xSb(0<x<l)混合晶层即使与InSb的结晶晶格间隔(晶格常数)不同，即晶格失配、存在所谓的晶格错配，在满足某种条件时，通过分子射线外延法在该混合晶层上生长的InSb薄膜，即使厚度较薄，电子迁移率也极大。S卩，电子迁移率较小的低电子迁移率层的厚度变薄。此外还发现，在上述的由3种原子构成的AWn^Sb(0<x<l)混合晶层中加入若干Ga构成的4种原子的AlxGaylm+ySb混合晶层(0<x<l、0《y<l)，选择适当的组成值参数x、y，可以作为绝缘性或高电阻值的层发挥作用，另外，满足某种条件时，通过分子射线外延法生长在其之上的InSb薄膜的电子迁移率极大。本说明书中，根据需要，有时将AlxGayliM-x-ySb(0〈x〈1、0《y〈l)表述为AlGalnSb，同样，有时也将AUn!-xSb(0<x<l)简写为AlInSb。此外，本发明中，AlGalnSb混合晶层的意思并无特别限定，艮P，AlxGayIm.x.ySb混合晶层(0《x、y《1)意为Al和Ga的原子含有率(x+y=)在5.0%至17%的范围内(0.05《x+y《0.17)，或与InSb导电层相接的绝缘性的AlxGayln^ySb混合晶层之间的晶格失配在0.25%至1.0%的范围内的任意一个。y=0的AlxIrU-xSb当然也包含在其中。此外，显示出较InSb动作层电阻高或绝缘性、或p型的传导性的层、且作为能带隙大于InSb的层的AlxGayIni-x-ySb混合晶层(0《x、y《l)，此外，Al和Ga的原子含有率(x+y)在5.0%至17%的范围(0.05《x+y《0.17)，或与InSb导电层相接的绝缘性的AlxGayIni-x-ySb混合晶层之间的晶格失配在0.25%至1.0%的范围的本发明中的AlxGayln!-x-ySb混合晶层，也被称为绝缘层或缓冲层，此外，与上述的显示出较InSb层高电阻或绝缘性、或p型的传导性的层、且能带隙大于InSb的层同义，实质上是作为绝缘层起作用的层，有时也单纯地称为绝缘层。根据本发明人的研究表明，在GaAs基板上用分子射线外延法生长AlxIni.xSb(0<x<1)的薄层，进而在其之上生长InSb的例子中，所生长的InSb层的电子迁移率极大地依赖于AlxIni-xSb(0<x<l)层的结晶性。此外，伴随Al含量的增大，AlxIm.xSb(0<x<1)的混合晶层一般结晶性会变差，另外，与InSb的晶格的错配也会随着Al含量的增加而变大，因此A1的含量在17%以上(晶格常数差异1.0%以上)时，高电子迁移率的InSb单结晶薄膜无法生长。此外，晶格常数极其接近InSb的Al组成，即Al含量在5%以下(晶格常数差异在0.25%以下)时，混合晶层的电阻率急剧下降而成为导体层，AlxIm-xSb(0<x<l)层不能起到绝缘层的作用。结果，仅限于A1组成在17%和5%之间、混合晶层的结晶性达到一定程水平以上时，即使厚度为0.15ym，也可以得到电子迁移率在27000cmVVs以上、根据结晶生长条件可以得到40,000cm2/Vs以上的值。此外也表明，厚度在0.3ym的InSb层生长的情况下也可以制作36,000cm2/Vs以上、根据结晶生长条件还可以为50,000cn^/Vs以上的高电子迁移率的InSb单结晶薄膜。因此，可以用X射线衍射调查用于高电子迁移率的InSb薄膜生长的AlxIni.xSb(0<x<l)层的结晶性。艮口，对于生长在GaAs基板上的AlxIm.xSb(0<x<l)混合晶层或AlxGayIni.x.ySb(0<x<l、0《y<l)混合晶层的结晶性，使用以Cu的Ka线作为X射线源，调査自平行光学系下进行的X射线衍射的AlxGayIm.x.ySb混合晶层的(004)衍射面得到的摇摆曲线的与上述混合晶层对应的峰的半值宽度和InSb的电子物性、形成于异质界面附近的低电子迁移率的层的厚度的关系。使InSb薄膜直接在GaAs基板上生长，则可以在InSb和GaAs基板的异质界面产生低电子迁移率的层(在由晶格的错配的影响产生的转移较多的低电子迁移率的部分中源自晶格缺陷的电子浓度较大的层)。电子迁移率为10,000cm2/Vs以下的低电子迁移率的层的厚度大致为0.2um或200nm。因此，GaAs基板上直接形成的InSb层较薄，例如形成为0.15um的例子中，仅能得到7,000cm2/Vs左右的较低的电子迁移率。此外还表明，即使晶格常数与InSb不一致，与1!131)的晶格失配在0.25%至1.0%的范围，表明该AllnSb混合晶层的结晶质量的(004)面所得到的X射线衍射的峰的半值宽度在1300秒以下时，更优选1,000秒以下，进一步优选500秒以下时，可以得到InSb导电层的电子迁移率较大的值。艮卩，举一例子，在GaAs(100)基板上，形成满足上述条件的AlxIni.xSb(0<x<l)混合晶层，在其之上生长厚0.15Pm的InSb时，InSb层的电子迁移率显示出超过27,000cmVVs的较大的值。直接在GaAs基板上生长0.15nm的InSb层时，为较低的7,000cm2/Vs左右的电子迁移率，它们的差异极大，通过具备有满足上述条件的绝缘层，InSb层的电子迁移率可以相差4倍。图IO显示了本发明例与传统技术的比较。虽然尚未完全明了为什么会出现如此巨大的差异，但可以推测，InSb生长的AlInSb混合晶层的晶格常数与InSb接近、此外X射线衍射的峰的半值宽度在1300秒、以下等优良的结晶性，在InSb的结晶生长中，赋予了将晶格的错配的影响降至最低的理想的结晶生长条件。因此，可以得到与异质界面邻接的InSb的低电子迁移率层极薄、结晶性优异、且电子迁移率较大的InSb薄膜。例如，发现了从作为3元混合晶的AlInSb混合晶层与InSb的异质界面的InSb薄膜内形成的低电子迁移率层极薄、电子浓度的厚度依赖性等中，知道厚度在10nm或30nm左右，可以做到极薄。此外，发现有时低电子迁移率层为3nm左右。诸如此例，本发明中，在满足上述的混合晶层的晶格错配或X射线f行射的半值宽度为1300秒以下的条件的AlxGayIni.x.ySb(0<x<l、0《y<l)混合晶层上形成极薄的InSb导电层的情况，与不形成混合晶层、直接在GaAs(100)基板上形成InSb层的情况下的InSb层的电子迁移率的差异极大。但是，上述的例子中，并不容易得到满足获得InSb较高电子迁移率的条件的AllnSb混合晶层。当然，依据MBE法的结晶生长条件决定了混合晶层的结晶性。此外，由于AllnSb混合晶层必须为绝缘性、具备接近InSb的晶格常数，因此与基板的晶格失配并不为零，而是存在的。因而，AllnSb混合晶层若不具备一定程度以上的厚度，则X射线衍射的峰的半值宽度不能在1秒以上、1300秒以下，此夕卜，若结晶生长条件不合适，则X射线衍射的峰的半值宽度不能达到1300秒以下。此时，当然不能得到较大的InSb导电层的电子迁移率的值。一般，由于该最低限的厚度也会依赖结晶的生长条件和其下的基板的表面状况，因此不明确，但是，选择适当的结晶生长条件，维持一定的条件时，由于混合晶层的质量会伴随厚度的增加而提升，因此，除去特殊的情况，通常混合晶层的厚度至少在50nm以上较为理想，若600nm以上则可以得到X射线衍射的峰的半值宽度在1300秒以下的混合晶层。此外，混合晶层变厚的话，还可以得到X射线衍射的峰的半值宽度更f氏于1300秒以下的1000秒以下、甚至是500秒以下的结晶性更佳的条件，与此相应可以得到更大的InSb导电层的电子迁移率的值。这样，通过本发明人的研究InSb传到层的电子迁移率与混合晶层的结晶性之间的相关很清楚、可得到InSb动作层的较大的电子迁移率的混合晶的结晶性和其条件很清楚。此外，重要的是，与满足上述条件的AllnSb混合晶层相接、在其上制作的InSb，与该AllnSb混合晶的异质界面形成的低电子迁移率的层变得极薄。本发明中，如上所述，重要的是如何降低InSb的与异质界面相接部分中产生的低电子迁移率层(电子迁移率大致在7,000ci^/Vs以下)的厚度。如上所述的在AlInSb混合晶上形成InSb动作层时，其厚度最大为30nm，一般在20nm以下，更好的条件下甚至在10nm以下。此外，最低值为1.5nm。g卩，低电子迁移率的层的厚度变得极薄。上述的X射线衍射的条件是决定如此令InSb的低电子迁移率的层变薄的结晶性质的条件。也就是说，即使InSb与AlInSb存在晶格失配，只要AlInSb层具备有X射线衍射的峰的半值宽度在1300秒以下的结晶性，那么低电子迁移率层会变得极薄，结晶性优异的高电子迁移率的层的电子迁移率会支配导电，结果可以得到较大的形成于AlInSb上的InSb导电层的电子迁移率的值。过去认为，存在晶格的错配的话，无法生长性质良好的InSb结晶，但根据本发明人的实验，晶格常数即使如此与InSb不一致，例如，InSb与AlInSb混合晶层的晶格失配在0.25%至1.0%的范围，且表示AlxGaylm+ySb(0<x<l、0《y<l)混合晶层的结晶性质的X射线衍射的峰的半值宽度在1300秒以下时，可以得到极大的InSb导电层的电子迁移率值。但是，此种形成极薄的低电子迁移率层的生长条件是，结束AlGalnSb层的生长、转至接下来的InSb层生长时的基板温度变化很小。进一步的，是在InSb上生长AlGalnSb层时的基板温度变化也较小。允许的AlInSb生长结束时的基板温度与InSb的结晶生长开始时的基板温度的差，即便最大，以InSb的最佳基板温度时最理想的是O'C，在土5'C以内即可。AlInSb的结晶生长时的基板温度，选择自InSb的结晶生长的最佳温度土5'C以内的最适值而定。特别是AlInSb的生长结束时的基板温度，设定为自InSb的结晶生长的最适温度土5。C以内。在InSb层上相乘生长第2个AlInSb层时的基板温度和其设定条件也相同。如此生长的AlInSb层的效果在InSb较薄时特别显著。根据本发明人的研究发现，与InSb的厚度相同情况下比较，所得到的InSb层的电子迁移率达到数倍或更高。InSb的厚度越薄效果越大。随着InSb层的厚度变薄，如0.5um以下，甚至0.3um以下，显示出更大的效果。特别是InSb层为极薄的0.1um以下时为7至10倍以上。图10显示了本发明的薄膜层压体的InSb的动作层的电子迁移率与传统技术的InSb薄膜的的情况之间的实验比较。通过这些研究的结果，本发明人发现，作为具有即使InSb层膜厚极薄也能制作高灵敏度的磁传感器的较大电子迁移率的InSb薄膜可生长条件是(1)AlGalnSb层的组成(A1与Ga的原子含有率在5.0。/。至17。/。的范围)；(2)晶格常数的差异，即晶格失配值或错配(与InSb导电层相接的绝缘性的AlxGayIni.x.ySb混合晶层之间的晶格失配在0.25%至1.0%的范围)；(3)与显示AlGalnSb混合晶层的结晶性是否良好的X射线衍射的摇摆曲线的上述混合晶层对应的峰的半值宽度在1300秒以下。此外，AlGalnSb生长时的基板温度与InSb生长时的基板温度的差在士5。C以内。此外，此种情况下，由InSb与AlxGaylm.x-ySb混合晶层的异质界面的微小的晶格失配而形成的InSb薄膜的内部所形成低电子迁移率层，在极薄的0.5nm以上30nm以下、结晶生长条件选择更为适合(半值宽度更低时，例如，500秒以下)并且厚度较薄时，可以为0.5至20nm以下、甚至0.5至10nm以下。此外，对InSb掺杂了Sn、Si、S、Te、Se等的给予体杂质的InSb导电层中，也能得到同样的效果，上述的结果不变(电子浓度较小、例如未掺杂的InSb薄膜的电子迁移率在低温下一般会下降，但通过掺杂Sn、Si、S、Te、Se等给予体杂质，在低温区域也可以得到高电子迁移率)。此外，本发明人也重复研究调查了令绝缘性或高电阻的AlxGaylm."Sb混合晶层在InSb薄膜上生长的情况。结果表明，当AlxGayIni.x.ySb混合晶层形成于InSb薄膜上时，不怎么降低InSb的特性。第2个AlInSb混合晶的结晶生长时的基板温度自InSb的结晶生长的最适温度土5'C以内选择最适值。特别是AlInSb的生长开始时的基板温度与InSb的结晶生长的最适温度相同最为理想，在士5t:以内即可。InSb层极薄时，表面会接触空气，或者与制作霍尔元件和磁阻元件等磁传感器时，由与用作保护膜的Si02或SiA等的无机质膜接触，或者树脂封装时的应力或异质的有机材料的影响等，而频繁产生降低特性的情况。在InSb上直接形成保护膜时，可发现4070%的特性下降，但在InSb薄膜上形成AlxGaylm-x-ySb混合晶层时，通过该混合晶膜的形成，不会降低InSb的特性。表明通过该混合晶层形成作为上述保护层的Si02或Si3N4时，上述的保护膜的较大影响、还有树脂封装时的应力或异质的有机材料的影响等会变得极小。结果观察到，通过形成保护层，InSb层的4070y。的特性降低顶多减少至3免左右的值。艮P，表明AlxGayIni.x-ySb混合晶层不会令InSb层的特性恶化，此外，用以防止上述的保护膜或封装的影响所造成的InSb层特性恶化的半导体保护层式的作用很大。形成于此种InSb薄膜的动作层上的绝缘性的薄层或保护层也被称为罩层(或半导体保护层)。此外，作为此种绝缘性的半导体保护层的AlxGayIni.x.ySb混合晶层，由于能带隙较InSb大，因此InSb层极薄时，由于也作为构成InSb的量子井的势垒层发挥作用，因此有时也被称为势垒层或单称为屏障层。在AlxGaylm-x-ySb半导体保护层上，很多时候会进一步形成GaAs层，通过两者的组合形成更为强固的保护层。该GaAs层较AlGalnSb层耐氧化性更好，频繁得到使用。与AlGalnSb的生长时的基板温度相同较为理想，但并无特别限制。本发明人发现，上述的与晶格的相匹配相关的上述条件是必须的，但是，AlxGayIni.x.ySb混合晶层与InSb的晶格错配在0.25%至1.0%范围，则作为InSb的薄膜的表面保护层，极其有效。还知道，该表面保护层的情况下，其上InSb不进行结晶生长，因此X射线所示的半值宽度条件几乎没有影响。但是，作为量子井等屏障使用时，由于InSb的厚度极薄，与异质界面形成的缓冲层相同，结晶性是个问题，为了得到InSb的高电子迁移率，必须要满足与上述的晶格的匹配相关的条件和X射线的半值宽度的条件。其程度依赖于InSb的膜厚，越变薄越要求优异的结晶性。形成此种罩层时，与罩层相接、形成于InSb薄膜表面附近的低电子迁移率的层，较之于没有罩层的情况薄，薄至30nm以下、或20nm以下、甚至10nm以下、最小值极薄为0.5nm。通过此种研究结果，本发明人发现了，将外延生长的InSb薄膜层压体用作磁传感部的高灵敏度InSb薄膜霍尔元件中，(1)使磁传感部的InSb薄膜与基板的异质界面附近所形成的低电子迁移率层的厚度极薄的层压结构。此外发现了(2)使接近于基板相反侧的InSb薄膜表面所形成的低电子迁移率层做薄的技术，即，有时也会自然形成，但更多的情况下，在制作霍尔元件的工序中，在直接与InSb相接形成保护膜的情况、或通过通过树脂封装等引起的表面的形变等，在磁传感部的InSb表面附近制造元件工序中，使不得已所形成的低电子迁移率层变得极薄的技术。这样，本发明人发现了，能极度减小伴随薄膜积层体的InSb导电层薄膜的钝化保护膜的形成而出现的特性变化、或伴随磁传感器的树脂封装产生的感磁面的形变或应力产生的特性变化的InSb的表面保护层，即罩层或半导体保护层的技术。此外还发现，作为保护层，与InSb晶格常数接近的绝缘性的m-V族化合物半导体的薄层为理想，更优良。结果，本发明人在首次确立了在InSb厚度薄至0.15um或更薄时也能得到电子迁移率在30,000cm2/Vs以上、即使为0.05nm时也能得到电子迁移率为20,000cmVVs或其以上的技术，与此同时，完成了将其使用于霍尔元件或磁阻元件等高灵敏度、实用性的磁传感器的磁检测部位，制作高灵敏度InSb薄膜磁传感器的技术。艮P，本发明人完成并实现了制作异质界面的低电子迁移率层极薄、或InSb表面的低电子迁移率层变得极薄的薄膜层压体，以及上述两个低电子迁移率层极薄的InSb霍尔元件或磁阻元件等的磁传感器和它的制作技术。此外，本发明的薄膜层压体或InSb磁传感器中，无论磁传感部的InSb薄膜上是否掺杂有给予体原子，均可令低电子迁移率层变得极薄。本发明的结果是，无论是在掺杂了的InSb霍尔元件还是未掺杂的InSb霍尔元件，均可制造低电子迁移率层极薄的InSb霍尔元件。磁阻元件的情况也相同。艮P，本发明的磁传感器是一种高灵敏度InSb薄膜磁传感器，其特征是，以外延形成于基板上的InSb薄膜的导电层作为动作层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGayIni_x.ySb混合晶层(0《x、y《1)，以Al的原子含有率为x-5.0。/。至17%的范围(0.05《x《0.17)，或与InSb动作层相接的绝缘性混合晶层(AlxGayIni.x.ySb)的晶格失配为0.25%至1.0%的范围的任意一个，且该高灵敏度InSb薄膜磁传感器具有薄膜层压体作为磁传感部，所述薄膜层压体将与X射线衍射的摇摆曲线的上述混合晶层相对应的峰的半值宽度在1300秒以下的AlxGayIni-x.ySb混合晶层直接相接的InSb薄膜作为动作层。本发明的磁传感器是一种高灵敏度InSb薄膜磁传感器，其特征是，以外延形成于基板上、室温的电子浓度在1.2X10"5.0X10"cm-s的范围的InSb薄膜作为动作层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的层一AlxGaylm—x.ySb混合晶层(0《x、y《1)，以Al的原子含有率为乂=5.0%至17%的范围(0.05《x《0.n)，或与InSb导电层相接的绝缘性混合晶层(AlxGayIm-x.ySb)的晶格失配为0.25%至1.0%的范围的任意一个，且该高灵敏度InSb薄膜磁传感器具有薄膜层压体的磁传感部，所述薄膜层压体的磁传感部将与X射线衍射的摇摆曲线的上述混合晶层相对应的峰的半值宽度在1300秒以下的AlxGaylm-x-ySb混合晶层直接相接的InSb薄膜作为动作层。本发明的磁传感器是一种高灵敏度InSb薄膜磁传感器，其特征是，以外延形成于基板上、室温的电子浓度在1.2\1016~5.0乂1018011-3的范围的11135薄膜作为动作层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGayIni—x-ySb混合晶层(0《x、y《1)，以Al的原子含有率为乂=5.0%至17%的范围(0.05《x《0.17)，或与InSb动作层相接的绝缘性混合晶层(AlxGayIni-x-ySb)的晶格失配为0.25%至1.0%的范围的任意一个，且该高灵敏度InSb薄膜磁传感器具有薄膜层压体的磁传感部，所述薄膜层压体的磁传感部将直接与X射线衍射的摇摆曲线的上述混合晶层相对应的峰的半值宽度在1300秒以下、且掺杂有Sn、Si、S、Te、Se等对于InSb的给予体杂质的InSb薄膜作为动作层。本发明的磁传感器是一种高灵敏度InSb薄膜磁传感器，其特征是，以外延形成于基板上、室温的电子浓度在L2X10"5.0X10"cm-s的范围的InSb薄膜作为动作层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGaylm.x.ySb混合晶层(0《x、y《l)，AlxGayIni-x.ySb混合晶层中，Al的原子含有率为x-5.0。/o至17%的范围(0.05《x《0.n)或(0.05《x+y《0.17)，或与InSb动作层相接的绝缘性混合晶层(AlxGayIni+ySb)的晶格失配在0.25%至1.0%的范围的任意一个、且X射线衍射的摇摆曲线的上述混合晶层相对应的峰的半值宽度在1300秒以下，此外，该高灵敏度InSb薄膜磁传感器具有由薄膜层压体构成的磁传感部，所述薄膜层压体将与AlxGayIni_x-ySb混合晶层(0《x、y《1)的异质界面相接形成的低电子迁移率的层的厚度在0.5nm以上、30nm以下的InSb薄膜作为动作层，以该薄膜层压体作为磁传感部。本发明的磁传感器是一种高灵敏度InSb薄膜磁传感器，其特征是，以外延形成于基板上的InSb为导电层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGayIm.x.ySb混合晶层(0《x、y《1)，以Al的原子含有率为乂=5.0%至17%的范围内(0.05《x《0.n)，且与InSb动作层相接的绝缘性混合晶层(AlxGaylm-x-ySb)的晶格失配在0.25%至1.0%的范围内，高灵敏度InSb薄膜磁传感器具备由薄膜层压体构成的磁传感部，所述薄膜层压体含有InSb薄膜的动作层。此夕卜，本发明的磁传感器是一种具有以AlxGaylm.^Sb混合晶层的薄膜电阻值在10KQ以上、2000MQ以下为特征的薄膜层压体的磁传感部的高灵敏度InSb薄膜磁传感器。此外，是一种高灵敏度InSb薄膜磁传感器，将InSb薄膜层压体作为磁传感部，其特征是，以外延形成于基板上的InSb薄膜为动作层，在该动作层的至少一侧上形成有电阻高于该动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGayIni.x.ySb混合晶层(0《x、y《1)，以Al或Ga的原子含有率为x+"5.0。/。至17。/。的范围(0.05《x+y《0.17)，两者的(相接面的)能带隙差优选0.3eV以上、2.4eV以下，且与InSb导电层相接的绝缘性层的晶格失配在0.25%至1.0%的范围，还有，AlxGaylm.x.ySb层的薄膜电阻值在10KQ以上、2000MQ以下为。本发明是一种具有由InSb薄膜层压体构成的磁传感部的高灵敏度InSb薄膜磁传感器，其特征是，在InSb动作层与AlxGayIni-x-ySb混合晶层的异质界面附近形成的低电子迁移率层的厚度优选20nrn以下，更优选10nm以下。此外，由于AlxGayIni.x.ySb层只要为绝缘或高电阻即可，因此AlxGayIni.x.ySb混合晶层与InSb相接的异质界面的能带隙差并无特别限定，但优选0.3eV以上。此外，高灵敏度InSb薄膜磁传感器，其特征是，磁传感部为霍尔元件、利用霍尔效果的元件、磁阻元件或利用磁阻效果的元件。AlxGayIni-x-ySb混合晶层的X射线衍射的峰值的半值宽度优选1000秒以下，更优选500秒以下。高灵敏度InSb薄膜磁传感器，其特征是，磁传感部的InSb薄膜的厚度并无特别限定，但优选8nm以上2,000nm以下，更优选l,OOOnm以下，进一步优选500nm以下，最优选区域为300nm以下。此外，200nm以下本发明的效果显著，即使是100nm以下，InSb的电子迁移率也极大，可以制造磁场高灵敏度、且输入电阻值较大的磁传感器。动作层的InSb薄膜层与AlxGayIni+ySb混合晶层的异质界面相接形成的低电子迁移率层的容许厚度，根据InSb动作层的厚度而不同。150nm以上的厚度时也可以是30nm，但更小的厚度较为理想。此外，InSb动作层为100nm以下时，低电子迁移率的厚度在20nm以下较为理想，此夕卜，50nm以下时，低电子迁移率层的厚度必须在5nm以下。即，低电子迁移率层的厚度必须在动作层厚度的20%以下。混合晶层的X射线衍射的峰值的半值宽度较小是较为理想的，当动作层的InSb薄膜的厚度较薄时，优选更小的值，InSb的厚度在200nm以下时，1300秒以下也可，但优选1000秒以下，更优选500秒以下。在AlGalnSb层的厚度为0.7ixm至l.Oum时可得到此种条件。以上的说明中，举例显示了作为形成于基板上的绝缘层的AlxGayIni-x.ySb混合晶层上所生长的InSb薄膜动作层，但有时，在InSb薄膜动作层的上面(与基板相反侧的面)还形成有混合晶层，该混合晶层是与上述相同的绝缘层的AlxGayIm.x.ySb混合晶层(0《x、y《1)，Al和Ga的原子含有率(x+y)为5.0%至17%的范围(0.05《x+y《0.17)，或InSb导电层与相接的绝缘性AlxGayIni-x.ySb混合晶层的晶格失配在0.25%至1.0%的范围的任意一个。此外，此种情况下，虽然不是必须，但当然，形成于InSb薄膜动作层上面的绝缘层的AlxGaylm-x-ySb混合晶层的(004)晶格面的X射线衍射得到的摇摆曲线的半值宽度为1300秒以下的结晶性较为理想是不言而喻的。一般，推测为与空气层接触的InSb薄膜动作层的表面所形成的低电子传递层较薄，最多也在50nm以下，但出于赋予可靠性和保护层的目的，在InSb表面形成制作磁传感器时形成的无机质保护层，例如，形成Si3N4、Si02等时，由于形成时的损伤或形成后的晶格失配或面内的形变等引起的InSb表面层的损伤层厚度会较其更大，时常发生InSb薄膜的电子迁移率等特性受到极大损伤的情况。由此损伤所形成的InSb的低电子迁移率层(此时也可称为损伤层)，由于形成保护膜等造成很大的InSb薄膜的特性恶化和其膜厚依赖性，可达到50100nm的厚度。这些形成保护膜所引起的特性变化，一般可以作为元件制作工序中的变动来掌握，是必须要降低的。InSb动作层极薄时，这些工序变动值极大，不能制造出高灵敏度的磁传感器。出于防止此种的伴随着InSb的保护膜的形成或形成工序中的冲击等造成的InSb层表面附近的损伤，本发明中，有时会在InSb上面相接形成绝缘性的半导体保护层。这样，与InSb层相接形成的薄层、半导体保护层较为理想的是使用绝缘性的化合物半导体薄层。此外，为了不对InSb的表面造成损伤，该半导体保护层的材料选择与InSb的晶格错配较小的材料。因此，对于降低与InSb表面相接形成的低电子迁移率的层的厚度，选择适当的条件的话也有效果。因此，本发明中，主要出于保护InSb动作层的表面部分免受来自保护层或封装的树脂的形变、或来自形成这些时的元件制作工序中的损伤的目的，在InSb薄膜动作层的上面(与基板相反侧的面)形成有AlxGayIn!.x.ySb混合晶层。此时，通过在InSb的表面形成AlxGaylm-x-ySb混合晶层，可以防止在保护膜形成时、形成于InSb薄膜表面的低电子迁移率的较厚的损伤层的形成，或将其厚度减至极小。例如，通过形成该层，可以令InSb薄膜表面的低电子迁移率层与自然表面的情况下相同或厚度更低。即，表面的低电子迁移率层的厚度与基板和InSb的界面的情况相同，可减至极小。动作层的InSb厚度在0.5um以下时，将AlxGayIni.x.ySb混合晶层相接形成于InSb薄膜上面的效果特别显著，优选进行。发挥此种作用的AlxGaylm+ySb混合晶层有时也被称为罩层。因而，在磁传感部的InSb薄膜的上下面相接形成AlxGayIni.x.ySb混合晶层是在制作InSb薄膜霍尔元件等、将本发明的InSb的薄膜层压体作为感磁部的磁传感器时最为理想的。此外，在AKMnSb保护层上，有时通过形成GaAs层，通过两者的组合可作为更强固的保护层。该GaAs层较之于AlGalnSb层耐氧化性更好，被频繁使用。InSb动作层的厚度在8nm以上200nm以下，g卩，在200nm以下时，在InSb薄膜的两面形成AU5aylm—x.ySb混合晶层、降低低电子迁移率层的同时，必须降低或防止工序变动，本发明中是较为理想的。制作具备有100nm以下的动作层、进而是60nm以下的InSb动作层的磁传感器的本发明的情况，也可用于制作量子井结构的目的，即，将作为载体的电子封闭在InSb动作层中的目的。这样，本发明中，有时也在InSb薄膜动作层的上面(基板相反侧的面)形成有AlxGayIni-x-ySb混合晶层，此种情况下也相同，关于上述的AlxGayIni-x-ySb混合晶层或InSb动作层的低电子迁移率层的降低等的情况在上下面附近也同样成立。上下面中的低电子迁移率的层的厚度也变成相同程度的厚度。此外，本发明中，磁传感部的InSb薄膜通过分子射线外延等方法制造，但只要能得到经过控制的所期望的电子迁移率和薄膜电阻值等的物性值，也可使用MOCVD等其斗也方法，在方法上没有限制。另外，本发明中，InSb薄膜动作层可以是单结晶，也可以是多结晶，但单结晶是更为理想的材质。根据本发明，通过具备作为形成于基板上的InSb薄膜的InSb动作层；电阻高于该InSb动作层或显示出绝缘性或p型传导性、能带隙大于InSb的AlxGayIni.x.ySb混合晶层(0《x、y《1)。混合晶层设置于基板和InSb动作层之间，Al与Ga的原子含有率(x+y)在5.0%至17%的范围(0.05《x+y《0.17)，或与InSb动作层相接的混合晶层的晶格失配在0.25%至1.0%的范围，因此，实现了可高灵敏度地直接检测出磁通量密度，且可用于消耗电力和消耗电流较小的微小型InSb薄膜磁传感器的薄膜层压体以及使用了它的InSb薄膜磁传感器。图1A是显示以本发明的薄膜层压体作为磁传感部的InSb薄膜磁传感器的一实施形态的剖面构成图。图1B是显示以本发明的薄膜层压体作为磁传感部的InSb薄膜磁传感器的一实施形态的俯视图。图2A是显示以本发明的薄膜层压体作为磁传感部的InSb薄膜磁传感器的其他实施形态的剖面构成图。图2B是显示以本发明的薄膜层压体作为磁传感部的InSb薄膜磁传感器的其他实施形态的俯视图。图3是本发明的InSb薄膜磁传感器中的作为由InSb薄膜构成的磁传感部基础的薄膜层压体的剖面构成图。图4是本发明的InSb薄膜磁传感器中的由InSb薄膜构成的磁传感部的其他薄膜层压体的剖面构成图。图5是本发明的InSb薄膜磁传感器中的磁传感部的更详细的薄膜层压体的剖面构成图。图6是显示本发明的InSb薄膜磁传感器的另一其它实施形态的图。图7A是显示本发明的InSb薄膜磁传感器的另一实施形态的图，是在InSb薄膜表面形成有绝缘性半导体保护层的霍尔元件的剖面结构图。图7B是显示本发明的InSb薄膜磁传感器的其它另一实施形态的图，是在InSb薄膜表面形成有绝缘性半导体保护层和保护层的霍尔元件的剖面结构图。图8是本发明的InSb薄膜磁传感器的磁传感部的更详细的另一薄膜层压体的剖面结构图。图9是显示本发明的混合晶层含有率与电子迁移率的关系的图。[图10]图10是显示直接形成于GaAs基板上的InSb薄膜的膜厚与电子迁移率的关系以及本发明的薄膜层压体(在GaAs基板上形成于AlInSb层上、进而在InSb层上形成有InSb薄层、进而在InSb层的上面形成有AlInSb层和GaAs层的情况)与电子迁移率的关系的图。具体实施方式以下，参照本发明的实施形态。(实施形态l)图1A、图1B是显示以本发明的InSb薄膜为动作层的薄膜层压体作为磁传感部的InSb薄膜磁传感器的一实施形态的图，是以InSb薄膜为磁传感部或磁场检测部的InSb薄膜磁传感器的霍尔元件的构成图，图1A为剖面结构图，图1B是俯视的结构图。图中符号l表示基板、2为AlxGayIni.x.ySb混合晶层(绝缘层)、3为动作层、通过磁场施加产生霍尔效果的InSb薄膜、4(41、42、43、44)为连接外部的4个端子电极、5为电极围绕部分、6为连接在导线的电线。图1A中央部分的磁传感器部显示的是本发明的薄膜层压体的剖面结构。本发明的InSb薄膜磁传感器中，基板1上设置有AM3aylm.x-ySb混合晶层(绝缘层)2，在它的上面，有通过施加磁场产生霍尔效果的InSb薄膜，即设置有动作层3，该动作层3的端部，如图1B所示，通过电极围绕部分5，分别设置有端子电极4。此外，该端子电极4上分别安装有电线6。这样，具备有形成于基板1上的InSb薄膜的InSb动作层3，和电阻高于该InSb动作层3或显示出绝缘性或显示出p型传导性、能带隙大于InSb的AlxGayIni-x-ySb混合晶层(0《x、y《1)2。该混合晶层2的构成如图9所示，Al与Ga的原子含有率(x+y)在5.0%至17%的范围(0.05《x十y《0.17)，且自(004)晶格面的X射线衍射的摇摆曲线的半值宽度在1秒以上、1300秒以下，存在于基板l和InSb动作层3之间。此外，图9中，将不含Ga的情况下的电子迁移率用图表显示，但这是上述"0的情况，此时为AlJn,.xSb混合晶层，x的范围为0.05《x《0.17时，显示出电子迁移率较大。(实施形态2)图2A、图2B是显示以本发明的InSb薄膜为动作层的薄膜层压体作为磁传感部的InSb薄膜磁传感器的另一实施形态的图，是在2端子具备多个短路棒电极的磁阻元件的构成图。图2A为剖面结构图，图2B是俯视结构图。具有与图1A、图1B相同功能的构成要素附有相同的符号。图中符号3表示动作层，是显示施加磁场引起的电阻变化的层。图中符号7(71、72)表示2个端子电极、8表示用于加大磁阻变化的短路棒电极。磁阻元件部分，即磁传感部的两端具备用于连接外部的2个端子电极7，设置于这些端子电极71和端子电极72之间的InSb薄膜3上，配置有多个短路棒电极8。本发明的以InSb薄膜为动作层的薄膜层压体的基板1，通常由高温下稳定的物质构成，使用绝缘性、或高电阻的表面平坦的基板。因此，使用可得到表面平滑的结晶面的绝缘性的单结晶基板较为理想。特别优选使用GaAs或InP等的绝缘性的基板。此外，表面形成有绝缘性、或高电阻的薄层，实际上为绝缘性、或高电阻形成的薄层表面为与平坦的基板相同即可。此外，表面形成有较薄的绝缘层的Si单结晶基板，通过在其表面再附有GaAs等绝缘性的化合物半导体层，可以得到与InSb相同结晶结构、绝缘性的平滑表面，因此优选作为基板使用。绝缘性良好的蓝宝石也是理想的基板。(实施形态3)图3是本发明的InSb薄膜磁传感器中的作为由InSb薄膜构成的磁传感部基础的薄膜层压体的剖面构成图。基板1上，设有AlxGaylm.x.ySb混合晶层的绝缘层2，在其上还设置有作为磁传感部的通过磁场施加产生霍尔效果和电阻变化的InSb薄膜的动作层3。(实施形态4)图4是本发明的InSb薄膜磁传感器中的由InSb薄膜构成的磁传感部的其他薄膜层压体的剖面构成图，基板表面形成有诸如Si02的绝缘物或半导体构成的绝缘性或高电阻的薄层。符号1(11、12)表示基板，第1基板11的表面设有作为绝缘性或高电阻的薄层的基板表面层12。该基板表面层12上，设有AlxGayIm.x.ySb混合晶层(绝缘层)2，在其上还设置有动作层3。此外，本发明使用的基板l只要具备耐热性、绝缘性即可。此外，绝缘性、或高电阻的AlxGayIni-x—ySb混合晶层2能在其之上生长，那么，特别是绝缘性则无特别限制。此外，如图4所示，基板ll为绝缘性较为理想，但只要能形成如图4所示的绝缘性、或高电阻的基板表面层12，则基板11具有导电性也可。另外，基板1的表面必须平坦。这里所说的平坦，指的是表面凹凸在0.2nm以上、10nm以下，优选5nm以下，更优选lnm以下，最合适的是，基板表面上，由构成基板的原子所形成的结晶的晶格面呈一原子层的平坦度与晶格面平行排列的状态，即基板为单结晶基板，具备由结晶的晶格面构成的原子一层以下的平坦性是较为理想的。或者，一晶格面的间隔以下的平坦性是最为理想的平坦性。基板1只要是绝缘性或高电阻，则单结晶、多结晶、非结晶状态等无特别限制，但最理想的是与InSb相同的结晶结构的单结晶，此外，III-V族的化合物半导体的单结晶较好，GaAs或InP、GaN等的绝缘或半绝缘基板较为理想。这些单结晶基板的表面沿着结晶晶格面形成较为理想，此外，从结晶面以某个角度形成、以便结晶易于生长在其之上也较好。例如，GaAs的基板的例子中，有时从(100)、(111)、(110)等基板面形成有0度至10度左右范围倾斜的表面，较为理想。基板l的表面并不局限使用上述的分度(index)面。近年来尝试进行结晶生长的高分度的面也可。此外，基板l为高电阻的单结晶Si或蓝宝石、高耐热玻璃、陶瓷基板也可。另外，基板1为至少加热至40(TC时也不会分解的基板较为理想。(实施形态5)图5是显示本发明的InSb薄膜磁传感器中的磁传感部的更详细的薄膜层压体的剖面构成图，是InSb薄膜与AlxGayIni-x-ySb混合晶层2与基板的异质界面的InSb内部形成的低电子迁移率层的图，符号31明确表示了低电子迁移率层。如图5的磁传感部的剖面所示，基板1上设有绝缘层2，其上设有动作层3，该动作层3内，一般形成有低电子迁移率层31。形成于基板1表面的绝缘层2使用诸如由AlGalnSb层的III-V族的化合物半导体构成的绝缘层较为理想。作为可使用的层，也可使用绝缘性或高电阻的GaAs或InP的薄层或GaN的薄层等。另外，使用由绝缘性、或高电阻的A1、Ga和Sb构成的3元混合晶；由Al、Ga、As和Sb构成的4元混合晶；或由Al、In、Ga、As和Sb构成的5元混合晶或依据它们的多元混合晶等也较为理想。此夕卜，在这些多元混合晶中，还可根据需要添加新的元素，此时也属于本发明的技术范围。但是，2元、3元、4元、5元的混合晶的表示，在III-V族的化合物半导体中，一般可记作AlxInyGazAsaSbeNY、x+y+z=l、a+P+Y=l。此时，为了简化，5元混合晶时本说明书有时也记作AlInGaAsSb等，但也表示上述意思。另外，对于12的绝缘层，该12的绝缘层也可以改变顺次组成(变化x、y、z、a、3)的倾斜组成状态形成多个。另外，也可用1层连续变化组成来构成绝缘层以代替多层的构造。为了令与InSb晶格常数接近的单结晶或多结晶层、混合晶层生长，理想的是此种化合物半导体的绝缘层或高电阻层12的最上面为与InSb相同结晶结构的单结晶或多结晶。使用与由单结晶蓝宝石基板或由Si、玻璃、石英玻璃Si02、八1203构成的氧化铝基板等的III-V族的化合物半导体不同材质的基板时，也可直接使用，更理想的是，必须在其表面形成由III-V族的化合物半导体构成的绝缘层或高电阻层12,其形成较为理想。另外，为了令AlxGayInk.ySb单结晶、或表面平滑的多结晶层生长，更理想的是在该层的最上面形成与AlxGayIni—x.ySb相同结晶结构的单结晶或多结晶。此外，将Si单结晶用作基板时，由于具备导电性，在Si表面直接形成绝缘性的GaAs、AlGaAs等III-V族的化合物半导体的绝缘或高电阻层更为理想，出于进一步确保与基板的绝缘性，更为理想的是，在Si表面至少预先形成一层Si02、AU)3或稀土类金属的绝缘性氧化物、Si3N4等绝缘性的氮化物等的绝缘层，之后为了令AlInSb等单结晶或表面平滑的多结晶层生长，在该层的最上面形成与AlInSb等相同结晶结构的单结晶或多结晶。如上所述，本发明中，图1A、图2A、图3所示的结构中，与结晶生长无关的元素的氢、氦、C02、各种烃、氧、氮(氮化物形成时除外)等的全气压在8X10力Torr以下的超高真空中，通过分子射线外延法(MBE法)，在基板1的表面上形成电阻高于InSb动作层3或显示出绝缘性、或显示出p型传导性的层、且能带隙大于InSb的AlxGayIm.x.ySb混合晶层(0《x、y《1)。该混合晶层的Al与Ga的原子含有率(x+y=)在5.0%至17%的范围(0.05《x+y《0.17)，或与InSb导电层的晶格失配在0.25%至1.0%的范围的任意一个、且该混合晶层的X射线衍射评价的结晶性(结晶的性质-特性)也具有特征，自(004)晶格面的X射线衍射的摇摆曲线的该混合晶所对应的峰的半值宽度(FWHM)为1300秒以下。接着，以MBE法在超高真空中，通过特别是与结晶生长无关的元素一氢、氦、C02、各种烃、氧、氮(氮化物形成时除外)等的全气压在8X10力Toir以下中令InSb薄膜动作层3生长，制作出可用于具备有厚度极薄也具有较高电子迁移率的InSb导电层的高灵敏度的霍尔元件或磁阻元件等的磁传感器的InSb薄膜。通过将含有该InSb动作层的薄膜的层压结构加工为所期望的形状，制作出具备以该InSb薄膜为动作层的磁传感部的高灵敏度InSb薄膜磁传感器。传统的例子中，即晶格错配高至14。/。的GaAs基板上直接生长InSb薄膜时，在GaAs与InSb的异质界面，形成有与InSb薄膜的厚度无关、厚为0.2ym或200nm的级别的低电子迁移率的层(区域)。由于该低电子迁移率层的存在，一直以来，当InSb层较薄时，例如，0.3ym以下时，无法得到较高的电子迁移率。但本发明中，通过形成晶格常数与InSb薄膜动作层3极其接近的AlxGayIni.x.ySb层2，InSb薄膜3与AlxGayIni-x-ySb层2之间的异质界面相接而成低电子传递层31的厚度可以达到极薄的20nrn以下。该低电子传递镀层的厚度较薄是本发明的具有InSb薄膜动作层的薄膜层压体的特征。因此，即使动作层很薄，在本发明的情况下，也可以得到较大的InSb动作层的电子迁移率。此外，本发明中，InSb薄膜3的厚度没有特别限定。较为理想的使用厚度为8nm2000nm，更优选8nm700nm。如上所述，图5显示了本发明的InSb薄膜磁传感器的磁传感部剖面的一部分。显示了在InSb薄膜与基板的异质界面出现的低电子迁移率层31。通过形成满足本发明条件的AlxGayIni_x-ySb混合晶层2，以该低电子迁移率层31所示的层的厚度变得极薄，例如，变为30nm以下，或20nm以下。即，由于与形成于基板上的A^Gaylm+ySb的晶格的失配，与AM3aylm-x-ySb层的异质界面附近的InSb中产生缺陷，输送电流时通过异质界面的电子数急剧减少，因此，对于低电子迁移率的异质界面的电子迁移率的影响变得极小。因此，即使InSb薄膜极薄，电子迁移率也呈飞跃式增大。即，InSb为相同厚度时，形成有满足本发明条件的AlxGaylm-x-ySb层时，较之于未形成的情况达到数倍。例如，8nm以上、300nm以下的InSb动作层的情况下，该差异特别显著，电子迁移率飞跃式提升，实现了高薄膜电阻值的、可使用于高灵敏度磁传感器的InSb薄膜。因此，过去在InSb的膜厚为0.3iim以下时无法实现高灵敏度的InSb薄膜磁传感器，但本发明予以实现。此外，该低电子迁移率的层的厚度，虽然也根据InSb动作层的厚度而不同，但一般InSb动作层的厚度在0.3ixm以下时，为InSb动作层厚度的大约20%以下。这样，本发明发现了令以晶格失配形成的异质界面的低电子迁移率层变薄的条件，因而InSb薄膜动作层即便很薄也能得到较大的电子迁移率。这样，通过本发明，诞生了全新的高灵敏度的磁传感器材料技术和可以增大动作层的InSb的电子迁移率的绝缘层技术，实现了高灵敏度的InSb薄膜磁传感器。另外，带来了应用了其的电子机器系统的新功能的实现和赋予、提高性能、降低成本等很大的效果。本发明的InSb薄膜磁传感器，一般使用图1A、图2A或图3剖面所示的结构。InSb薄膜磁传感器在应用中，有时也要求具备极高的耐久性和可靠性。(实施形态6)图6是显示本发明的InSb薄膜磁传感器的另一个实施形态的图，是在InSb薄膜的表面形成有作为绝缘层的保护层的图。符号9表示保护层。在图l所示的结构中，设置有保护层9，覆盖了InSb薄膜的动作层3上以及电极围绕部分5的端部。该保护层一般在磁传感器的制作工序中形成。出于防止磁传感部的InSb薄膜的特性恶化和赋予磁传感器高度的可靠性、耐久性的目的，如图6所示，也经常会在由InSb薄膜构成的磁传感部表面形成与III-V族的化合物半导体不同的无机物或有机物的绝缘层的保护层9。此时，作为无机物绝缘层的保护层9的较为理想的材质例，有Si3N4、Si02、A1202、等。另外，较为理想的有机绝缘层的保护层9的例子有，聚酰亚胺或聚酰亚胺系的有机绝缘层。此外，该保护层9也可以是由多种材质构成的层压结构，该层压结构可以是多个无机质层，也可以是多个有机物层，也可以是层压无机层、然后有机层的无机有机的复合层。但是，对于此种重要的保护层9，当InSb厚度在l"m以上时并无问题，但当InSb厚度较薄时增加保护层9的话，会产生很大的问题。艮P,在较薄的InSb薄膜上直接形成这样的无机物或有机物的绝缘层9的话，会伤害InSb薄膜3的表面，引起电子迁移率的大幅下降。虽然也根据InSb的厚度，但表1已经显示，其大小在30~70%以上。特别是InSb的厚度极薄至1ixm以下、甚至0.7um以下、0.5um以下、0.3um以下时，该保护层9的影响很大，由于形成InSb薄膜3表面时的冲击或形变，会引起歪斜、或损伤、电子迁移率大幅下降。虽然也根据InSb的厚度，但其大小在30~70%或以上。此外，0.3lim以下时，通常为40%左右，但根据条件不同，也会达到70%以上，另外，也会根据厚度，但会招致InSb的薄膜电阻值极大变化等特性的恶化。因此，想要制造以该InSb薄膜为感磁部或磁传感部的高灵敏度的磁传感器，由于此种保护层9造成的极大的InSb的特性变动，是不可能制造出高灵敏度的磁传感器的。特别是InSb的厚度在0.5um以下、0.3um以下这样的厚度极薄的情况下，即使是具备所期望的特性的InSb薄膜，由于保护膜引起的特性恶化，不可能制造出高灵敏度的元件。为了克服此种问题，防止增加保护层9出现的特性恶化，显示了图7A、图7B所示结构的以本发明的薄膜层压体为磁传感部的InSb薄膜磁传感器。是霍尔元件的例子，显示的是它的剖面图。(实施形态7)图7A、图7B是显示本发明的InSb薄膜磁传感器的另一个实施形态的图。图7A是在InSb薄膜表面形成有绝缘性半导体保护层的(有时也称作罩层)IO的霍尔元件的剖面结构图。该半导体保护层10有时也为多层结构，但这里为了简化，表示了1层。若将保护层9直接与1nSb动作层相接形成，则由于与保护层9的晶格的错配或形成保护层9的工序中的冲击，特性恶化较大，因此，半导体保护层10是出于即使形成保护层9也能减少特性恶化而形成的层，是预先在InSb上形成由与InSb晶格错配较小的化合物半导体构成的绝缘层。因此，具有代表性的较为理想的半导体保护层，可举出AlxIni—xSb混合晶层。图7B是在InSb薄膜表面形成有绝缘性半导体保护层10和保护层9的霍尔元件的剖面结构图。本发明中，也多次在动作层3上形成能带隙大于InSb的层一AlxGayIm.x.ySb层10。即，形成Al或Ga的原子含有率x+"5.0。/。至17%的范围(0.05《x+y《0.17)，或与InSb的导电层相接的绝缘性的层的晶格失配在0.25%至1.0%的范围，薄膜电阻值在IOKQ以上的AlxGayIm-x-ySb层lO，作为防止InSb薄膜的损伤的绝缘性的半导体保护层。如图7B所示，这种预先形成的绝缘性的半导体保护层10上，形成通常的保护层一保护层9较为理想。本发明的高灵敏度InSb薄膜磁传感器，此种绝缘性的半导体保护层10与InSb薄膜相接形成来使用较为理想，但根据情况，有时也省略保护层9，仅制作半导体保护层10。(实施形态8)图8是本发明的InSb薄膜磁传感器的磁传感部的又一薄膜层压体的剖面结构图，显示的是与AlxGayIni-x-ySb半导体保护层10相接的InSb薄膜的表面以及与AlxGaylm+ySb混合晶层2的异质界面相接形成的低电子迁移率层。基板1上设有绝缘层2，其上设有动作层3。该动作层3内，绝缘层2—侧形成有低电子迁移率层31，相反侧形成有低电子迁移率层32。在其之上，设有绝缘性的半导体保护层10。此种半导体保护层的优点是，在图8显示本发明的InSb薄膜磁传感器的磁传感部的薄膜层压体的剖面，自然形成于InSb薄膜表面的低电子迁移率层32的厚度通常为50nm左右，但通过形成绝缘性的半导体保护层10，变为10nm以下，其影响减少，InSb薄膜的电子迁移率提高。InSb的表面较薄时特别显著。通过此种的InSb层的下面和表面设置AlxGayIm.x-ySb混合晶层的结构，即使InSb的薄膜导电层膜厚为0.1Pm以下，也显示了较高的电子迁移率。本发明的InSb薄膜磁传感器，通过将磁传感部的InSb薄膜用晶格常数接近于InSb的AlxGayIni.x-ySb绝缘层2以及AlxGayIni-x-ySb半导体保护层10或半导体罩层10夹入中间，即使InSb的膜厚较薄，也能得到极大的电子迁移率。特别是可以使InSb薄膜两面形成的低电子迁移率层的厚度在lOnrn以下，这是很大的优点。用AlxGayIni.x—ySb绝缘层2以及AlxGayIni.x.ySb半导体保护层10层压较薄的InSb层时，形成InSb的量子井结构，这两层形成势垒层。该半导体保护层IO的厚度并无特别限定，但在某一厚度以上较为理想，可根据需要决定厚度。即使是5nm左右的厚度，也具备作为罩层的效果，作为可充分发挥作为保护层的功能的厚度，例如，10nm200nm的范围较为理想。当然超过该范围的厚度也可。另外，也有较薄的情况。此外，在该半导体保护层之上，通过再形成绝缘性较高的第2层半导体薄层，可以令半导体保护层的效果更完全，较为理想。作为一个较好的例子，有绝缘性较高GaAs层。虽然图中没有显示，但也可以在这样的半导体保护层10上再形成一层半导体保护层，或形成2层的半导体保护层10。此种2层的半导体保护层结构极其有效，得到频繁的使用。即，本发明中，AlxGaylm-x-ySb绝缘层2以及作为AlxGayIni.x.ySb半导体保护层的罩层10也可以由多层构成。此时，其条件必须是与InSb相接的一侧的层是上述的晶格常数接近的层，且绝缘性高。但是，不与InSb相接的第2层的半导体绝缘层，或第2层的半导体保护层，与InSb存在晶格的错配也可。作为一个例子，罩层中，事先在InSb表面形成与InSb晶格常数差在0.25%~1.0%以下的m-V族的化合物半导体的AlxGaylm.x-ySb层，接着，作为第2层，形成能带隙大于InSb、绝缘性或高电阻的AlxInyGazAsaSbeNpx+y+z=l、a+e+Y=l，等的层，然后形成无机物或有机物的保护层9，也较为理想。该第2层的半导体绝缘层，半导体保护层可使用绝缘性的GaAs较为理想。此种以本发明的InSb薄膜为动作层的薄膜层压体为磁传感部的InSb薄膜磁传感器，由AlxGayIni-x-ySb混合晶构成的绝缘层2或由AlxGayIni.x.ySb混合晶构成的半导体保护层的罩层10的任意一个与InSb薄膜相接来形成即可，基本上具备这些结构的InSb薄膜层压物都是本发明的技术范围。此外，本发明中InSb层的膜厚并无特别限定。因此，也可以是lym以上的膜厚，特别是在InSb的厚度在1Pm以下、甚至在0.7um以下、0.5nm以下、0.3ym以下的极薄的情况下，也具有较高的电子迁移率，此外，可得到较大的薄膜电阻值。另外，本发明中，通过AlxGayIni.x.ySb绝缘层2以及作为AlxGayIni.x.ySb半导体保护层的罩层10层压InSb薄膜时，即使InSb的厚度在0.1Pm以下，也可以得到显示较高电子迁移率的磁传感部，属于本发明的技术范围。这样，通过本发明的技术，可以降低InSb薄膜的异质界面所生成的低电子迁移率层的厚度。此外，本发明中，出于降低电阻的温度变化和电子迁移率的温度变化的目的，也在InSb薄膜上掺杂给予体杂质。给予体杂质以VI族元素较为理想，但也优选使用IV族元素。举例的话，有S、Se、Te、Si、Ge、Sn等。其中，作为通过分子射线外延法制作本发明的InSb层压物时的给予体杂质，优选使用Si、Sn。特别是，Sn在较低温下易于控制蒸汽压，是较为理想的材料。作为掺杂杂质的掺杂方法，较为理想的是，在与AlxGayIni-x-ySb的异质界面起10nm左右不掺杂杂质，在其他地方，即10nm至表面掺杂。另外，也可选择掺杂InSb层的一部分或全部等几个方法。这样，本发明的InSb薄膜为上述结构的话，即使InSb薄膜层较薄，特别是InSb的厚度在1ixm以下、甚至是0.7Um以下、0.5um以下、0.3um以下的极薄的情况下，InSb薄膜层的电子迁移率在30,000cm2/Vs以上。根据下述的实施例，即使InSb层的厚度为0.15um，也可得到电子迁移率为28,000cm2/Vs。这样，本发明能得到InSb为薄膜、电子迁移率较大的高灵敏度磁传感器的同时，还能制作InSb为薄膜、薄膜电阻值大、输入电阻高、消耗电力少的霍尔元件和磁阻元件。此外，详细地说，本发明中，当InSb层厚度相同时，形成有满足本发明条件的AlxGaylm-x-ySb层时，较之于未形成的情况，能得到数倍的电子迁移率。其差距极大，该差距会随着InSb的膜厚变薄而变得更大、更显著。特别是，InSb层在0.5ym以下、0.3um以下等极薄的情况下，甚至在O.lum以下时极为显著，通过形成本发明的A^Gaylin.wSb层，首次实现了可制作高灵敏度的磁传感器的较高的电子迁移率。接着，举例显示本发明的效果，通过形成图1所示的AlxGayIiih.ySb层的1例一InAlSb层2，制作磁传感器时提高对应于磁场检测灵敏度的电子迁移率的提升效果极大。例如，在GaAs(100)基板上直接制作0.15Pm的InSb时，电子迁移率的大小大致是7,000cmVVs。在GaAs基板上制作厚0.15um的InSb薄膜时，仅能得到上述的较低的电子迁移率，但是，通过形成本发明的图1所示的AlxGayIni.x-ySb层的1例一InAlSb层2，较之于无InAlSb层的情况，可得到电子迁移率为28,000cm2/Vs，根据结晶条件还可得到40,000cm2/Vs以上的值。该值较之于直接生长InSb层的情况达到4至5倍的电子迁移率。此夕卜，生长厚0.3um的InSb层时，可制作40,000cm2/Vs以上、根据结晶条件达到50,000cn^/Vs以上的高电子迁移率的InSb单结晶薄膜。这样，本发明对制作磁传感器时对提高对应于磁场检测灵敏度的电子迁移率的提升效果极大。此外，将本发明的AlxGaylnk-ySb层作为罩层形成于InSb层表面时，InSb层极薄的情况下，在形成Si3N4或Si02等无机质的保护层时，无罩层时会存在50%或更多的工序变动(灵敏度特性下降)，但本发明的情况下工序变动为5%以下，甚至3%左右。这样，工序变动的值变小，不会引起磁传感器的特性的问题。即，使用本发明技术的话，即便InSb层极薄，也可以得到极高的电子迁移率，此外，工序中特性恶化的情况也极少，可以制作高灵敏度的磁传感器。这样，本发明的效果在制作高灵敏度的磁传感器时极其显著，对该产业的影响无法估计。特别是，InSb层厚度为0.7um以下时达到1.5倍以上，0.5Um以下时达到2倍以上，0.35um以下时达到3倍以上，0.25ym以下时达到4倍或以上，0.10um以下时达到6倍甚至更高，该InAlSb层的效果显著。通过InAlSb层，即使InSb的膜厚变薄，在InSb层上掺杂作为给予体杂质的Si、Sn、Te、S、Se等时，InSb层得到的较大的电子迁移率效果本质上也不会变化。另外，通过在InSb层3上掺杂给予体杂质，可以制作灵敏度或输入电阻值、霍尔系数等对温度依赖性较小的高灵敏度薄膜磁传感器。这里所说的给予体杂质，只要是赋予InSb的n型导电性可以是任意一个，较好的例子有，Sn、Si、Ge、C、S、Se、Te等VI族元素、IV族元素等。不直接惨杂在InSb层3，而在邻接的绝缘性或高电阻的AlxInyGazAsaSbeNY、(x+y+z=l、a^廿-l)等的层2上掺杂作为给予体的杂质，调制掺杂式地将电子注入InSb薄膜层，也可以大幅改善温度依赖性，因此也经常使用这个方法。接着，对本发明的InSb薄膜磁传感器的制造方法进行说明。本发明中，InSb薄膜磁传感器的制造，一般通过分子射线外延法，在基板l上生长AlxGayIni-x-ySb混合晶层2，接着，在该混合晶层上外延生长InSb薄膜。接着，在通过对于进行以使用了感光性抗蚀剂(resist)的照相平版印刷为基础的InSb薄膜的图形蚀亥lj，此夕卜，在罩层的AM3aylr^x—ySb混合晶的必要部位开孔、露出InSb层的表面的工序；通过金属薄膜通过蒸镀、溅射、湿镀法等，将InSb需要的部位，或开孔的InSb的表面露出的电极接触部位形成电极图形的形成工序；根据需要在除了连接外部的结合(*>于'>，')电极以外的部位形成无机质的保护层形成工序，以便盖住元件的感磁部分的表面；此外，根据需要，用照相平版印刷等方法，形成具备Si树脂等橡胶弹性的薄层，盖住感磁部的工序等构成的磁传感器中，将制作的InSb薄膜通过固有的晶片工序进行加工，在微小且多个的霍尔元件或磁阻元件等在高灵敏度InSb薄膜磁传感器的晶片上一次性制作。接着，通过剂晶圆切割机切成个别的霍尔元件片等。此外，将该InSb薄膜磁传感器的片通过标准的传递模塑工序，进行包装，检査特性，制成产品。以下对具体的实施例进行说明。(实施例1)用于制作本发明的薄膜层压体的分子射线外延装置，至少具备有由用于保持真空的圆筒形的真空槽构成、将在表面进行结晶生长的GaAs基板保持在水平方向的机构，以及赋予使在基板面制作的薄膜的构成元素的蒸汽从蒸发源相同且均匀地照射而旋转等周期运动的机构。此外，还是具有在保持结晶生长室的真空的状态下将该基板搬入、搬出结晶生长室的手段的结晶生长装置。本装置具备有设置于与InSb薄膜的生长面相反侧的以电加热的高温热辐射源一电阻加热器，以及可测定基板温度的温度传感器。此外，设置有可将以规定的时间、规定的强度充装到蒸发源的元素蒸汽射线照射到基板面的多个蒸发源，即通过电加热产生形成薄膜的构成元素蒸汽的手段一多个蒸发源(克努森容器也称为K-cell)，和用以控制该蒸汽强度而分别设置在蒸发源上的温度测定传感器、为了对应事先设定的蒸汽强度，保持产生充装到蒸发源的元素蒸汽的状态，被对应于各自的蒸发源而设置、维持蒸发源为预先规定的蒸发源温度的电力供给手段、和电力供给手段(机构)。此外，还具有可截断产生自蒸发源的蒸汽的开闭器或阀门等装置，另外，在具备结晶生长室的作为结晶生长装置的分子射线外延装置中，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持在1X10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有AS4或AS2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至63(TC后，控制在420土2(TC以内，上述结晶生长室具有可测定该蒸汽强度的蒸汽强度测定器。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入A1、In以及Sb，以lum/小时的生长速度，在GaAs(lOO)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(uIno,9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7ym。接着，以基板温度420土2(TC令In与Sb同时蒸发，在形成于GaAs(100)面上的AWn^Sb层上，制作厚0.7ym的单结晶的InSb薄膜。另外，对以该试作条件生长在GaAs(100)面上的AlInSb层进行X射线衍射的实验，评价Altnln^Sb混合晶层的结晶性。结果是，自(004)面的X射线衍射的摇摆曲线的Al(uIno.9Sb混合晶的峰的半值宽度(FWHM)为1150秒。另夕卜，Al(uIna9Sb的膜厚为1.0um时半值峰降至600秒，但本例中厚度设为0.7um。以该结构制作的InSb薄膜的电子迁移率为53,000cm2/Vs，薄膜电阻值为101Q/口，电子迁移率、薄膜电阻值极高。通过将该InSb薄膜层压物用于感磁部，可以制作高灵敏度、高输入电阻值(200Q以上的高灵敏度)的霍尔元件或磁阻元件等的磁传感器。以本例的InSb薄膜作为感磁部制得的霍尔元件的特性是，输入电阻值为200Q，以恒电压1V驱动时，50mT的磁通量密度施加的霍尔电压为132mV。g卩，磁场的灵敏度显示为132mV/V50mT的高灵敏度。(实施例2)实施例1的InSb薄膜有时也可直接使用于磁传感器的制作，但是，出于制作耐环境性能得到进一步提高的磁传感器的目的，也频繁地在实施例1的InSb薄膜层上，通过等离子体CVD法，形成作为对环境保护层的Si3N4或Si02等的保护层。特别是InSb薄膜的厚度为lum以下的实施例l那样的较薄的InSb层的情况下，在InSb的表面，通过等离子体CVD法，直接形成例如0.3ixm的Si3N4时，根据厚度会变化，但至少会产生35~40%的电子迁移率和薄膜电阻值的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的高灵敏度特性的磁传感器的问题。InSb薄膜变薄的话，通过将用作保护层的Si3N4直接形成在InSb上，本发明的InSb层压物的作为磁传感器材料的良好特性消失，这是一个极大的问题。为了解决该问题，本发明中，有时会在InSb薄膜上形成与InSb晶格常数接近的半导体绝缘层的半导体保护层。该半导体绝缘层可以是一层，也可以是2层，但与InSb薄膜相接的面上，形成与InSb晶格常数接近的AlInSb或AlGalnSb层。本实施例中，以与实施例l相同的方法(构成)形成同样厚度0.7um的InSb薄膜。接着，在基板温度420土2(rC下形成AltuIna9Sb层，再在上面形成GaAs层，形成罩层，即半导体绝缘层的半导体保护层。即，使In:90%和Al:10%的原子数组成比、且绝缘或半绝缘或高电阻的单结晶线麵"Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长为50nm(0.05請)的厚度。接着，生长6nm的GaAs。形成该化合物半导体的保护层。本实施例的InSb薄膜的电子迁移率为51，600cm2/Vs、薄膜电阻值为97Q/口。特性与实施例1没有大的变化，能得到较大的电子迁移率和较大的薄膜电阻值。S卩，通过将该InSb薄膜层压用于感磁部，可以制作高灵敏度、高输入电阻值(200Q以上)的霍尔元件或磁阻元件等的磁传感器，证明了可使用于制作高灵敏度磁传感器。通过形成该半导体保护层，可以得到抑制上述的保护层引起的特性下降的效果。艮P，在将InSb薄膜层压体作为磁传感部的霍尔元件的制作工序中，为形成保护膜而以等离子体CVD法在最上层的GaAs层上形成了0.3ym的Si3N4，但电子迁移率和薄膜电阻值的下降极少，在5%以下。即，保护层没有引起大幅的特性下降，即使经过保护层形成工序，较高的电子迁移率和高薄膜电阻等特性也没有下降。结果，使用本实施例的InSb薄膜，可以制作高灵敏度、高输入电阻值(200Q以上的高灵敏度)、甚至具有极高耐环境可靠性的霍尔元件或磁阻元件等的磁传感器。制作霍尔元件后得到的元件特性是，输入电阻值为205Q、以恒电压1V驱动时的霍尔电压为50mT，为126mV。g卩，磁场的灵敏度显示为126mV/V50mT的高灵敏度。与实施例1相比，霍尔元件的特性基本没有变化，因此通过形成AlInSb半导体绝缘层，几乎看不到0.3lim的Si3N4保护层的影响。(实施例3)使用具有与实施例1所使用的相同的功能和结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时保持为1Xl(T叶orr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(g卩，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至63(TC后(控制在士2。C)，一边照射As蒸汽，一边将温度降至42(TC，接着根据420。C附近事先规定的温度模式，将基板的温度控制在对于中心温度士2'C以内。此外，将充装到蒸发源的元素的蒸汽，即，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In及Sb，使ln90。/。与八110%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AltuIn^Sb混合晶薄膜(与InSb的晶格常数差为0.5%)以1um/小时的生长速度在GaAs(100)面上生长0.7um。接着，令In与Sb同时从各自充装In与Sb的蒸发源蒸发，在形成于GaAs(100)面上的Al(nlno,9Sb层上，制作厚0.3um的薄膜电子浓度为5.8X1011/cm2的单结晶的InSb薄膜。此外，在该InSb薄膜上使In:90。/。和A1:10%的原子数组成比、且绝缘或半绝缘或高电阻的单结晶Alo.iIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长为50nm(0.05um)厚度。接着，生长6nm的GaAs。以该结构制作的本实施例3的InSb薄膜的电子迁移率为37,000cm2/VS、薄膜电阻值为300Q/口，电子迁移率、薄膜电阻值极高，通过将该InSb薄膜层压物用于感磁部，使制作高灵敏度、高输入电阻值(500Q以上)的霍尔元件或磁阻元件等的磁传感器变为可能，可以制作霍尔元件或磁阻元件等的磁传感器。通过将InSb薄膜用作感磁部制作高灵敏度、高输入电阻值(200Q以上的高电阻)的霍尔元件。结果是，所得到的元件的特性是，输入电阻值为550Q、以恒电压1V驱动时的霍尔电压为50mT、为92mV。g卩，磁场的灵敏度显示为92mV/V50mT的高灵敏度。此外，由于该元件输入电阻值极大，因此驱动电力也很小。出于制作耐环境性能得到进一步提高的磁传感器的目的，也频繁地在最上层的GaAs(没有GaAs时为AlcuIno.gSb绝缘层)的表面，通过等离子体CVD法，形成0.3Um左右的Si3N4。特别是InSb薄膜的厚度为1um以下的本实施例这样的较薄的InSb层的情况下，在InSb的表面，通过等离子体CVD法，例如直接在InSb薄膜上形成0.3Um的Si3N4时，根据厚度变化量会不同，但很多情况都会伴随很大的特性变动。在厚0.3um的InSb上直接通过等离子体CVD形成0.3Um的Si3N4时，会产生至少35~50%以上的电子迁移率和薄膜电阻值的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的高灵敏度特性的磁传感器的问题。但是，本实施例中，InSb薄膜上还形成有作为半导体保护层的绝缘性的Al(uIno.9Sb，以及GaAs(6nm)，即使以等离子体CVD法形成0.3Um的Si3N4，电子迁移率和薄膜电阻值的下降也极少，在5%以下。因此，本实施例的情况下，尽管InSb薄膜薄至0.3um,但可以制造出高灵敏度、高输入电阻值(500Q以上的高电阻)、甚至具有极高耐环境可靠性的霍尔元件或磁阻元件等的磁传感器。即使在磁传感器制作工序中附加以等离子体CVD法形成0.3iim的Si3N4的保护层形成工序，所制作的元件特性几乎不会变化。艮P，得到的霍尔元件的特性是，输入电阻值为590Q、恒电压1V驱动时的霍尔电压为50mT、为89mV。即，磁场的灵敏度显示为89mV/V50mT的高灵敏度，几乎看不到保护层引起的灵敏度下降的影响。另一方面，通过形成该0.3um的Si3N4保护膜，赋予了霍尔元件对环境性能和长寿命等较高的可靠性。(实施例4)使用具备与实施例1的结晶生长装置相同功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时保持为lXl(T叶orr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至62(TC后，降温，设定并保持在420士2-C。此状态下，将充装到蒸发源的元素的蒸汽，艮P，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In及Sb，以lum/小时的生长速度，在GaAs(100)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(nIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7um。接着，令In与Sb同时蒸发，再自作为给予体杂质加入Sn的蒸发源令Sn蒸发，在形成于GaAs(100)面上的Al(uIno,9Sb层上，制作厚0.3um的掺杂了Sn的薄膜电子浓度为2.0X1012/cm2的薄膜电阻值为77Q/口、电子迁移率为34,000cm2/Vs的单结晶的InSb薄膜。本实施例的InSb薄膜，通过掺杂有给予体杂质Sn，InSb薄膜中的电子较未掺杂时增加，通过此种效果，薄膜电子浓度和薄膜电阻值的室温环境(-40150'C范围)的温度依赖性(温度系数)较之于未掺杂的实施例1，大致降低为一位，即降低为1/10~2/10。结果表明，制作了使用本实施例的InSb薄膜的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)的温度依赖性降低为一位，即降低为1/10~2/10。输入电阻值的温度依赖性也降低为1/10-2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，大大地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为164Q、恒电压lV驱动时的霍尔电压为50mT、为85mV。B卩，磁场的灵敏度显示为85mV/V50mT的极高灵敏度。(实施例5)在实施例4中，再在InSb薄膜上生长50nm(0.05um)厚度的Im90%与Al:10%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(uIno,9Sb混合晶薄膜(与IiiSb的晶格常数差为0.5%)。接着，生长6nm的GaAs。虽然能发现掺杂Sn引起的若干的薄膜电阻值的下降和杂质散乱引起的若干的电子迁移率的下降，但InSb薄膜的特性是，电子迁移率为34,000cin2/Vs、薄膜电阻值为80Q/□。电子迁移率、薄膜电阻值极高，通过将此InSb薄膜用作感磁部，可以制作高灵敏度、高输入电阻值(电阻180Q以上)的霍尔元件或磁阻元件等的磁传感器，与实施例4相同，是可以用于制作高灵敏度且温度依赖性小的磁传感器的InSb薄膜。此外，本实施例中，InSb薄膜的薄膜电子浓度的室温环境-4015(TC范围的温度依赖性(温度系数)较之于实施例1，大致降低为一位，即降低为1/10-2/10。结果表明，将本实施例的InSb薄膜作为磁传感部的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)以及霍尔元件的输入电阻值的温度存性降低为一位，即，较未掺杂时的情况降低为1/10-2/10。在霍尔元件制作工序中不形成0.3nm的Si3N4的绝缘层而制作的霍尔元件的特性是，输入电阻值为175Q、恒电压1V驱动时的霍尔电压为50mT、为82mV。艮卩，磁场的灵敏度显示为82mV/V*50mT的极高灵敏度。此外，尽管掺杂了Sn，但输入电阻值也十分大，为175Q。此外，对出于制作耐环境性能进一步提高的磁传感器的目的，在InSb层压物的最上层的GaAs的表面，通过等离子体CVD法形成0.3um的Si3N4，制作霍尔元件的情况进行说明。若lnSb薄膜的厚度为0.3um、没有半导体保护层，则在InSb上直接形成Si3N4时，会产生35~50%以上的电子迁移率和薄膜电阻值的下降，损害当初期待的磁传感器的高灵敏度的特性。本实施例中，调査了通过等离子体CVD法形成0.3ym的Si3N4的保护层形成工序时对元件特性的影响。由于形成有半导体保护层，因此等离子体CVD引起的损伤低至3%左右，霍尔元件的灵敏度、温度依赖性、元件电阻值等霍尔元件的基本特性几乎没有下降。因此，所制作的霍尔元件的特性与上述的未形成有Si3N4的本实施例的上述元件特性没有变化。(实施例6)使用具备与实施例1所使用的相同的功能、结构的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、SW等)累积的蒸汽压在基板加热时保持为1X10—叶orr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至630'C(控制在土2'C)后，一边照射As蒸汽，一边将温度降至42(TC，将基板的温度设定在事先规定的420士2'C。该基板温度下，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入Al、In及Sb，以1um/小时的生长速度在GaAs(100)面上使In90。/o与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AlaiIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)生长0.7um。接着，在基板温度420土2"C下，令In与Sb同时从蒸发源蒸发，再从作为给予体杂质加入Sn的蒸发源令Sn蒸发，在Al(nIno.9Sb层上，制作厚0.15Pm的单结晶的InSb薄膜。此外，使Im90y。与Al:10%的原子数组成比且绝缘或半绝缘或高电阻的作为半导体保护层的单结晶的AlaiIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长为50nm(0.05um)的厚度，接着，生长6nm的GaAs。基板温度在此期间全部保持在420°C。制作的InSb薄膜的电子迁移率为28,200cmVVs、薄膜电阻值为700Q/口，薄膜电子浓度为3.3X10"/cm2。很明显，电子迁移率、薄膜电阻值极高，通过将该InSb薄膜用于感磁部，可制作高灵敏度、高输入电阻值(l，OOOQ以上)的霍尔元件或磁阻元件等的磁传感器，消耗电力极少，且可用于高灵敏度磁传感器的制作。因此，本实施例中，实施用该InSb薄膜、形成厚0.3ixm的Si3N4的保护层(钝化-RC形成)的工序，制作了霍尔元件。特别是，InSb薄膜的厚度如本实施例这样为极薄的0.15"m时，通过等离子体CVD法，在InSb的表面直接形成0.3"m的Si3N4的话，会产生60~70%以上的电子迁移率和薄膜电阻值的下降，当初期待的磁传感器的高灵敏度的特性受损，无法制作期望特性的霍尔元件。但是，本实施例的情况下，即使通过等离子体CVD法形成0.3ym的Si3N4，电子迁移率和薄膜电阻值的下降为极少的3%以下，g卩，保护层形成工序中的特性下降极少，制作出了具备极高的耐环境可靠性、高灵敏度、高输入电阻值的霍尔元件。其特性是，1V驱动时50mT的磁场的霍尔电压为70mV、输入电阻值为1200Q。此外，磁场的灵敏度显示为70mV/V'50mT的高灵敏度。另外，还可以制造得到输入电阻值为1200Q、驱动时消耗电力极少的霍尔元件。(实施例7)(InP基板的例子)使用具有与实施例1所使用的相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，在残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1X1(T叶orr以下，在绝缘性的厚0.35mm、直径2英寸的InP基板的(100)面上，一边照射含有As4或As2的As蒸汽，一边加热至620'C后，将温度降至420'C，保持为InSb的结晶生长的最适基板温度一420士2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入A1、In及Sb，以lum/小时的生长速度，在InP(100)面上使In卯。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AltuIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7ym。接着，保持基板温度420土2'C，令In与Sb同时从蒸发源蒸发，再从作为给予体杂质加入Sn的蒸发源令Sn蒸发，在形成于InP(100)面上的AlaiIno.9Sb层上制作厚0.3um的掺杂了Sn的电子浓度为2.42X10力cr^的单结晶的InSb薄膜。此外，使In:卯。/。与Al:10%的原子数组成比且绝缘或半绝缘或高电阻的作为半导体保护层的单结晶的Al(nlno,9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长50nm(0.05u)的厚度，接着，生长6腦的GaAs。虽然能发现掺杂Sn引起的若干的薄膜电阻值的下降和杂质散乱引起的若干的电子迁移率的下降，但InSb薄膜的特性是，电子迁移率为38，200cm2/Vs、薄膜电阻值为70Q/□。电子迁移率、薄膜电阻值极高，通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值、温度依赖性小的霍尔元件或磁阻元件等的磁传感器。因此，使用本实施例的InSb薄膜制作霍尔元件。霍尔元件制作工序中不形成0.311111的Si3N4的绝缘层而制作的霍尔元件的特性为，输入电阻值为150Q、恒电压1V驱动时的霍尔电压为50mT、为95mV。B卩，磁场的灵敏度显示为95mV/V'50mT的极高灵敏度。此外，即使掺杂了Sn，输入电阻值也十分大，为150Q。使用了该InSb薄膜层压体的霍尔元件的实施例中，通过Sn掺杂，室温环境-40~150'C范围的霍尔元件特性的温度依赖性(温度系数)较之于未掺杂的实施例1，大致降低为一位，即降低为1/10~2/10。恒电流驱动的霍尔电压(磁场的检测信号)以及霍尔元件的输入电阻值的温度依赖性降低为一位，艮卩，降低为1/10~2/10。此外，对出于制作耐环境性能进一步提高的磁传感器的目的，形成保护层的霍尔元件的特性进行说明。结果表明，在最上层的GaAs薄层的上面，通过等离子体CVD法实施了形成0.3iim的Si3N4的保护层的形成工序，制作了霍尔元件，但是其影响极小，所制作的霍尔元件的灵敏度、温度依赖性、元件电阻值等霍尔元件的基本特性几乎未受影响。此外，所制作的霍尔元件的特性与之前所述的本实施例的元件特性没有变化。从此例可知，即使基板从GaAS变为InP,本发明的结果几乎不变。(实施例8)(Si基板的例子)使用具备与实施例1的结晶生长装置相同功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)所累积的蒸汽压在基板加热时保持为IX10—SToit以下，设置在绝缘性的厚0.35mm、直径2英寸、表面形成有1ym的高频溅射的Si02的绝缘层的Si单结晶基板。通过在该Si基板的Si02表面照射Ga和As的射线，形成0.5ym的绝缘性的GaAs层。接着，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至61(TC后，将温度降至42(TC，将基板温度设定为最适于InSb的结晶生长的温度一420士2'C。在此基板温度下，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Al、In及Sb，以1nm/小时的生长速度，在GaAs薄膜面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(uInc9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7Um。接着，在基板温度420土2'C下令In与Sb同时从蒸发源蒸发，再从作为给予体杂质加入Sn的蒸发源令Sn蒸发，在Alcnlna9Sb层上，制作厚0.3wm的掺杂了Sn的电子浓度为2.42X1012/cm2的单结晶的InSb薄膜。该实施例的InSb薄膜，电子迁移率、薄膜电阻值、霍尔系数、薄膜电阻值等特性，室温环境-4(^15(TC范围的温度依赖性(温度系数)较之于实施例1的未掺杂的InSb薄膜，大致降低为一位，即降低为1/10~2/10。结果是，制作霍尔元件时，可以得到高灵敏度、且恒电流驱动的霍尔电压(磁场的检测信号)的温度存性降低为一位，即，降低为1/10-2/10的霍尔元件。此外，从本实施例可以看到，即使从GaAs(100)基板变为表面具有Si02的绝缘层的Si基板，生长工序、结晶生长时的操作顺序虽然有若干变化，但本发明的结果几乎没有变化，得到了与GaAs(100)基板相同的结果。使用蓝宝石等其他基板的情况下也是一样。此外，本实施例中使用了Si02的绝缘层，但其之上所形成的GaAs薄层绝缘性较高(低温形成等场合下GaAs薄层的绝缘性较高)时，也可以省略Si02。(实施例9)使用具备与实施例i的结晶生长装置相同功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压基板加热时保持为lX10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至630°C(控制在土2。C)后，降温至420。C，基板温度设定为420±2°C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)使Ga、Al、In及Sb同时蒸发，以lPm/小时的生长速度，在GaAs(100)面上使Ga5%、In85。/。与AllO。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AlcuGao.o5lno.85Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7um。接着，令In与Sb同时蒸发，再将作为给予体杂质的Sn蒸发，在AlcuGao.Mlno.ssSb层上制作厚0.3wm的掺杂了Sn的薄膜电子浓度为2.4X1012/cm2的薄膜电阻值为74Q/口、电子迁移率为34,000cmVVs的单结晶的InSb薄膜。本实施例9的InSb薄膜，通过掺杂有给予体杂质Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，较之于实施例1的未掺杂的InSb薄膜，霍尔系数、薄膜电子浓度和薄膜电阻值的室温环境(-40150'C范围)的温度依赖性(温度系数)大致降低为一位，g卩，降低为1/10~2/10。结果表明，制作了使用本例的InSb薄膜的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)的温度依赖性降低为一位，即，降低为1/10~2/10。输入电阻值的温度依赖性也降低了1/10-2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，格外地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为168Q、恒电压lV驱动时的霍尔电压为50mT、为90mV。即，磁场的灵敏度显示为90mV/V50mT的极高灵敏度。(实施例10)使用具有与实施例1的结晶生长装置相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时保持为IX10—STorr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或A&的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至620。C后，降温至420。C，基板温度设定为420土2T:。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Al、In及Sb，以lum/小时的生长速度，在GaAs(100)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(uIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7um。接着，令In与Sb同时蒸发，再从作为给予体杂质加入Sn的蒸发源令Sn蒸发，在形成于GaAs(100)面上的AlaiIno.9Sb层上，制作厚0.3ym的掺杂了Sn的薄膜电子浓度为2.4X1012/cn^的薄膜电阻值为77Q/口、电子迁移率为35,000cm2/Vs的单结晶的InSb薄膜。由于本实施例的InSb薄膜层压体的InSb膜厚薄、电子迁移率大、且薄膜电阻值大，因此适于制作无磁场时电阻值高、且高电阻变化率的磁阻元件。此外，本实施例的InSb薄膜，通过掺杂有给予体杂质Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，较之于实施例1的InSb薄膜，霍尔系数、薄膜电阻值的室温环境(-40150'C范围)的温度依赖性(温度系数)大致降低为一位，即降低为1/10~2/10。因此，使用本实施例的InSb薄膜制作磁阻元件，调查了其特性。所制作的2端子磁阻元件，是具有多个短路棒的结构，如图2所示。除端子电极部分以外，由InSb的薄膜构成的磁阻元件部分的长度为1450Um，InSb薄膜的宽度为120um，跨过宽120Um的InSb磁阻元件部分形成的由Cu/Ni/Au/Ni的4层构成的短路棒电极长度为120um，宽度为9ym，等间隔地与InSb薄膜直接接触形成。没有磁场施加时，电极间的电阻值为650Q。既是在将磁阻元件用作磁传感器时施加的磁通量密度区域，即为磁阻变化为以磁通量密度直线变化的磁通量密度区域，且又是用于高灵敏度检测出微弱的磁场变化的偏(bias)磁通量密度区域一0.45T的磁通量密度时，绝对的电阻变化率为210%，显示出极大的磁阻变化。此种厚度的InSb薄膜下，可以制作截至目前未实现的利用了极高电阻变化率的磁阻元件、极高灵敏度的磁阻元件的磁传感器。此外，在Sn掺杂效果下，本例的磁阻元件的输入电阻值的温度依赖性大致极低至0.2%/°C。此种的InSb薄膜的磁阻元件的电阻变化的提升和高输入电阻值、且输入电阻的较小的温度依赖性，在实用上极其重要，格外地提高了InSb薄膜的磁阻元件的实用性能和功能。(实施例ll)使用具有与实施例1中使用的相同的功能和结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为lXl(T8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至620。C后，降温至420。C。接着，将基板温度设定在420土2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时使Al、In及Sb蒸发，以lym/小时的生长速度，在GaAs(100)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(nlno,9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7um。接着，在相同基板温度下令In与Sb同时蒸发，在形成于GaAs(100)面上的Alo.,Ina9Sb层上，制作厚0.05um的单结晶的InSb薄膜。再在该InSb薄膜上使In:90。/。与A1:10%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Alo.iIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长50nrn(0.05um)。接着，生长6nm的GaAs。以此结构制作的本实施例的InSb薄膜的特性电子迁移率为20,000cm2/Vs、薄膜电阻值为3，000Q/口。此外，作为厚度极薄至0.05ym的InSb薄膜的电子迁移率，电子迁移率、薄膜电阻值极高，通过将该InSb薄膜层压物用于感磁部，使制作高灵敏度、高输入电阻值的霍尔元件或磁阻元件等的磁传感器变为可能，可以制作霍尔元件或磁阻元件等的磁传感器。得到的元件的特性是，输入电阻值为6,200Q、恒电压1V驱动时的霍尔电压为50mT、为50mV。磁场的灵敏度显示为50mV/V50mT的极高灵敏度。此外，由于该元件的输入电阻值极大，因此驱动电力也很少。出于制作耐环境性能得到进一步提高的磁传感器的目的，也频繁地在最上层的GaAs(没有GaAs时为AlcuIn^Sb绝缘层)的表面，通过等离子体CVD法，形成0.3Um左右的Si3N4。特别是InSb薄膜的厚度为1um以下的本实施例这样的较薄的InSb层的情况下，在InSb的表面，通过等离子体CVD法，例如直接形成0.3um的Si3N4时，根据厚度变化量会不同，但很多情况都会伴随很大的特性变动。在厚0.05ym的InSb上直接通过等离子体CVD形成0.3!xm的Si3N4时，产生至少80%以上的电子迁移率的下降和薄膜电阻值的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的的磁传感器。但是，本实施例中，InSb薄膜上形成有绝缘性的Al(uIno》Sb，甚至GaAs(6nm)，即使以等离子体CVD法形成0.3Um的Si3N4，电子迁移率和薄膜电阻值的下降极少，为5%以下。因此，本实施例的情况下，尽管InSb薄膜薄至0.05nm，但可以制造出高灵敏度、高输入电阻值、甚至具有极高耐环境可靠性的霍尔元件或磁阻元件等的磁传感器。即使在磁传感器制作工序中附加以等离子体CVD法形成0.3Um的Si3N4的保护层形成工序，所制作的元件特性几乎不会变化。得到的霍尔元件的特性是，输入电阻值为5，900Q、恒电压1V驱动时的霍尔电压为50mT。磁场的灵敏度显示为50mV/V，50mT的高灵敏度，几乎看不到保护层引起的灵敏度下降的影响。另一方面，通过形成0.3um的Si3N4保护层，赋予了霍尔元件对环境性能和长寿命等较高的可靠性。(实施例12)使用具有与实施例1的结晶生长装置相同的功能结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)所累积的蒸汽压在基板加热时，保持为1X10-8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至62(TC后，降温至42(TC，基板温度设定为420土2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Ga、Al、In及Sb，以lum/小时的生长速度，在GaAs(100)面上使Ga5%、In85。/。与八110%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AlcnGao.osInassSb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7ym。接着，令In与Sb同时蒸发，再从作为给予体杂质加入Sn的蒸发源令Sn蒸发，在AltuGao.o5lno.85Sb层上生长厚0.3um的掺杂了Sn的单结晶的InSb薄膜，另夕卜，在此InSb上，作为2层的半导体保护层，使Im90。/。和A1:10%的原子数组成比、且绝缘或半绝缘或高电阻的单结晶AltuIn^Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长为50nm(0.05um)厚度，接着，生长6nm的GaAs。结果是制作了薄膜电子浓度为2.4X10Wci^的薄膜电阻值为76Q/口、电子迁移率为35，000cm2/Vs的单结晶的InSb薄膜。本实施例12的InSb薄膜，通过掺杂有给予体杂质Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，较之于实施例l，霍尔系数、薄膜电子浓度和薄膜电阻值的室温环境(-40150'C范围)的温度依赖性(温度系数)大致降低为一位，即，降低为1/10~2/10。结果表明，制作了使用本实施例的InSb薄膜的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)的温度依赖性降低为一位，艮卩，降低为1/10-2/10。输入电阻值的温度依赖性也降低为1/10~2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，格外地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为170Q、恒电压lV驱动时的霍尔电压为50mT、为90mV。即，磁场的灵敏度显示为90mV/V50mT的极高灵敏度。(实施例13)分子射线外延装置至少具备有由用于保持真空的圆筒形的真空槽构成、将在表面进行结晶生长的GaAs基板保持在水平方向的机构，以及赋予使在基板面制作的薄膜的构成元素的蒸汽从蒸发源相同且均匀地照射而旋转等的周期运动的机构。此外，该结晶生长装置具备有将该基板在保持结晶生长室的真空的状态下搬入、搬出生长的手段，本装置具备有接近具备令InSb薄膜生长的GaAs(100)面的基板，设置于InSb薄膜的生长面的相反侧的电加热的高温热辐射源一电阻加热器，以及设置于距GaAs基板面30cm以上的以规定的时间规定的强度将充装到蒸发源的元素蒸汽射线照射到基板面的多个蒸发源，即产生通过电加热形成薄膜的构成元素的蒸汽的手段一多个蒸发源(克努森容器也称为K-cell)、和用以控制该蒸汽强度而各自设置在蒸发源上的温度测定传感器、和为了保持产生充装到蒸发源的元素蒸汽的状态，与各个蒸发源对应设置的将蒸发源维持在事先设定的蒸发源温度的加热手段及电力供给手段(机构)，且还具备有可截断产生自蒸发源的蒸汽的开闭器或阀门等手段。另外，在具备有结晶生长室的结晶生长装置一分子射线外延装置中，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)所累积的蒸汽压在基板加热时，保持为1X10—8TOit，在加热保持在620'C的绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上照射含有As4或As2的As的蒸汽(g卩，构成GaAs基板表面的成分元素脱离防止工序)，然后将基板温度保持在420士20。C，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In以及Sb，以1um/小时的生长速度，在GaAs(100)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al71Ino.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7nm。对以该试作条件生长在GaAs(100)面上的AlwIn^Sb层进行X射线衍射的实验，评价AlcuIno.9Sb混合晶层的结晶性，上述结晶生长室具有可测定该蒸汽强度的蒸汽强度测定器。结果是，X射线衍射的摇摆曲线的Al(nlno.9Sb混合晶的峰的半值宽度(FWAHM)为1150秒。接着，令In和Sb同时蒸发，在AlaiIno.9Sb层上，将基板温度保持在与AltuIn^Sb生长时相同，使InSb层生长。在生长初期，由于与AltuIna9Sb层的晶格错配有0.5。/。，因此会形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度根据生长时的温度等条件而不同，本例中为20nm。即，在单结晶的整体厚度0.7ym的InSb薄膜生长的同时制作以InSb薄膜为动作层的薄膜层压体。以该结构制作的InSb薄膜的电子迁移率为53,000cmVVs，薄膜电阻值为101Q/口，电子迁移率、薄膜电阻值极高。通过将该InSb薄膜层压物用于感磁部，可以制作高灵敏度、高输入电阻值(200Q以上的高灵敏度)的霍尔元件或磁阻元件等的磁传感器。以本例的InSb薄膜作为感磁部制得的霍尔元件的特性是，输入电阻值为200Q，恒电压1V驱动时，施加50mT的磁通量密度的霍尔电压为132mV。B卩，磁场的灵敏度显示为132mV/V50mT的高灵敏度。(实施例14)试作例1的InSb薄膜有时也可直接用于磁传感器的制作，但是，出于制作耐环境性能得到进一步提高的磁传感器的目的，也频繁地在试作例1的InSb薄膜层上，通过等离子体CVD法，形成作为对环境保护层的Si3N4或Si02等钝化层。本实施例14中，在以实施例13相同的条件形成的厚0.7nm的单结晶InSb薄膜表面，再形成Al(uIno.9Sb层，再在上面形成GaAs薄层，作为半导体保护层。即，以生长InSb时相同的基板温度下，生长50nm(0.05ixm)厚的单结晶的Al。jIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)，接着，生长6nm的GaAs，形成化合物半导体保护层。通过形成由该Al(uIno.9Sb的薄层和GaAs层2层构成的半导体保护层，在InSb的表面正下方的部位，由于InSb和Alcnlno.9Sb的晶格的微弱(0.5%)失配，形成了20nm的电子迁移率较低的层。其厚度根据条件一般不相同。本例的条件下为20nm。本实施例的InSb薄膜的电子迁移率为51,600cm2/Vs、薄膜电阻值为97Q/口。通过形成半导体保护层，特性没有大的变化，能得到较大的电子迁移率和较大的薄膜电阻值。即，通过将该InSb薄膜层压物用于感磁部，可以制作高灵敏度、高输入电阻值(200Q以上)的霍尔元件或磁阻元件等的磁传感器，是可用于制作高灵敏度磁传感器的薄膜层压体。通过形成该半导体保护层，可以得到抑制上述的钝化引起的特性下降的效果。即，即使以等离子体CVD法在最上层的GaAs层上形成了0.3um的Si3N4，但电子迁移率和薄膜电阻值的下降极少，为5%以下。即，没有因钝化引起的大幅的特性下降，即使经过钝化工序，较高的电子迁移率和高薄膜电阻等特性也没有下降。结果，若将本试作例的InSb薄膜层压体用于磁传感部，则可以制作高灵敏度、高输入电阻值(200Q以上的高灵敏度)、甚至具有极高耐环境可靠性的霍尔元件或磁阻元件等的磁传感器。制作霍尔元件后得到的元件特性是，输入电阻值为205Q、恒电压1V驱动时的霍尔电压为5.0mT、为126mV。g卩，磁场的灵敏度显示为126mV/V50mT的高灵敏度。与试作例1相比，霍尔元件的特性基本没有变化，因此通过形成AlInSb半导体绝缘层，几乎看不到钝化的影响。(实施例15)使用具有与试作例1使用的相同的功能和结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为lX10—8Torr以下，在加热保持在62(TC的绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上照射含有As4或As2的As的蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，然后降温，将基板温度保持在420土20'C，接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In以及Sb，以llim/小时的生长速度，在GaAs(100)面上使单结晶的Al力Ino.9Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)生长0.7um。接着，令In和Sb同时蒸发，在形成于GaAs(100)面上的AlaiIno.9Sb层上，将基板温度保持在与Al(uIno.9Sb生长时相同，生长厚0.3um的InSb层。在生长初期，由于与Alo.ilno.9Sb层的晶格错配有0.5。/。，因此形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度根据生长时的温度等条件而不同，本例中为20nm。接着，再在该InSb薄膜上生长50nm的In:90%与Al:10%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Al(uIno,9Sb混合晶薄膜(与InSb的晶格常数差为0.5y。)，接着，在与InSb相同的基板温度下依次生长6nm的GaAs层。由于存在罩层的Alo.1Ino.9Sb层与InSb的晶格的错配，因此在InSb的表面正下方形成的低电子迁移率层为20nm。如此制作InSb厚度为0.3um的薄膜层压体。以此结构制作的本实施例15的InSb薄膜是电子迁移率为37,000cr^/Vs、薄膜电子浓度为5.8Xl()U/cn^的单结晶的InSb薄膜。此外，InSb薄膜的薄膜电阻值为300Q/口。半导体保护层的形成所引起的电子迁移率的降低较少，电子迁移率、薄膜电阻值极高。通过将该InSb薄膜层压体用于感磁部，使制作高灵敏度、高输入电阻值(500Q以上)的霍尔元件或磁阻元件等的磁传感器成为可能，可以制作霍尔元件或磁阻元件等的磁传感器。将该InSb薄膜层压体用于感磁部，制作高灵敏度、高输入电阻值(500Q以上)的霍尔元件。得到的元件的特性是，输入电阻值为550Q、恒电压IV驱动时的霍尔电压为50mT、为92mV。即，磁场的灵敏度显示为92mV/V50mT的极高灵敏度。此外，由于该元件的输入电阻值极大，因此驱动电力也很少。出于制作耐环境性能得到进一步提高的磁传感器的目的，也频繁地在薄膜层压体的磁传感部的表面，通过等离子体CVD法形成0.3Pm左右的Si3N4。特别是InSb薄膜的厚度为0.3um的本例这样的较薄的情况下，在InSb层的表面直接相接，通过等离子体CVD法，例如直接形成0.3um的Si3N4时，会产生至少40~50%以上的电子迁移率的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的的磁传感器的问题。但是，本实施例中，InSb薄膜上形成有作为半导体保护层的由2层构成的绝缘性的Al(uIno.9Sb，甚至形成有GaAs(6nm)，即使以等离子体CVD法形成0.3ym的Si3N4，电子迁移率和薄膜电阻值的下降极少，为3~5%。因此，本试作例的情况下，尽管InSb薄膜薄至0.3ym，但可以制造出元件制造工序中的特性恶化极小、高灵敏度、高输入电阻值(500Q以上)、甚至具有极高耐环境可靠性的霍尔元件或磁阻元件等的磁传感器。这样，即使通过形成半导体保护层，在磁传感器制作工序中附加等离子体CVD法形成0.3"m的Si3N4的钝化工序，该工序前后制作的元件特性几乎不会变化。艮P，得到的霍尔元件的特性是，输入电阻值为590Q、恒电压1V驱动时的霍尔电压为50mT、为89mV。磁场的灵敏度显示为89mV/V50mT的髙灵敏度。另一方面，通过形成0.3Um的Si3N4的钝化，赋予了霍尔元件对环境性能和长寿命等较高的可靠性。(实施例16)使用具有与实施例13的结晶生长装置相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1X10'8Torr以下，在加热保持在设定的420°C以上的绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，在基板温度60(TC下，照射含有AS4或AS2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)后降温，将基板温度设定保持在420土2'C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In及Sb，以1Um/小时的生长速度，在GaAs(100)面上使In90。/。与A110。/。的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AlwIn^Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0,7um。接着，令In与Sb同时从各自充装的蒸发源蒸发，再从作为给予体杂质的加入Sn的蒸发源令Sn蒸发，在Al(nlna9Sb层上，将基板温度保持在420±2°C，生长InSb层。在生长初期，由于与AlcuIno.9Sb层的晶格错配有0.5。/。，因此形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度，本例中为20nm。gp，制作了单结晶的整体厚度0.3Um的在InSb薄膜上同样掺杂了Sn的InSb薄膜层压体。这样，制作了整体厚度0.3um的掺杂了Sn的电子浓度为2.0X1012/0112、薄膜电阻值为77Q/口、电子迁移率为37，000cmVVs的单结晶的InSb薄膜层压体。虽然能发现掺杂Sn引起的若干的薄膜电阻值的下降和杂质散乱引起的若干的电子迁移率的下降，但特性良好。使用了本实施例的InSb薄膜层压体，通过掺杂了给予体杂质Sn，比未掺杂时相比InSb的导电带的电子增加，根据其效果，薄膜电子浓度和薄膜电阻值的室温环境(-40~150°C范围)的温度依赖性(温度系数)较之于InSb层上未掺杂杂质的未掺杂的试作例13的InSb动作层，大致降低为一位，即降低为1/10-2/10。因此，使用本例的InSb薄膜层压体制作霍尔元件的结果，恒电流驱动的霍尔电压(磁场的检测信号)的温度存性降低为一位，即，降低为1/10-2/10。输入电阻值的温度存性也降低为1/10-2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，格外地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为160Q、恒电压lV驱动时的霍尔电压为50mT、为90mV。g卩，磁场的灵敏度显示为90mV/V'50mT的极高灵敏度。(实施例17)在实施例16中，再在InSb薄膜上生长50nm(0.05nm)厚的作为绝缘性的2层构成的半导体保护层的单结晶的Al(uIno,9Sb混合晶薄膜(与InSb的晶格常数差为0.5M)。接着，在基板温度420土2。C下，生长6nm的GaAs。结果，由于存在罩层的Altnlno.9Sb层与InSb的晶格错配，因此制作了在InSb表面正下方具有厚度20nm的低电子迁移率层，具备有整体厚度0.3um的同样掺杂了Sn的InSb薄膜动作层的薄膜层压体。其特性是，电子迁移率为34,000cm2/Vs，薄膜电阻值为80Q/口。电子迁移率、薄膜电阻值极高。通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值(180Q以上)的霍尔元件或磁阻元件等的磁传感器，与试作例16相同，是可以用于制作高灵敏度且温度依赖性小的磁传感器的InSb薄膜层压体。此外，本实施例中，InSb薄膜的薄膜电子浓度的室温环境-4015(TC范围的温度依赖性(温度系数)较之于InSb层未掺杂杂质的试作例13的InSb动作层，大致降低为一位，即降低为1/10~2/10。结果，以本试作例的InSb薄膜为磁传感部制作的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)以及霍尔元件的输入电阻值的温度存性降低为一位，即，降低为1/10~2/10。在霍尔元件制作工序中不形成0.3um的Si3N4的绝缘层而制作的霍尔元件的特性是，输入电阻值为175Q、恒电压1V驱动时的霍尔电压50mT、为82mV。即，磁场的灵敏度显示为82mV/V50mT的极高灵敏度。此外，尽管掺杂了Sn，但输入电阻值也十分大，为175Q。此外，出于制作耐环境性能进一步提高的磁传感器的目的，在InSb层压体的最上层的GaAs的表面，实施钝化工序，即通过等离子体CVD法形成0.3Um的Si3N4。但是，其影响极小，霍尔元件的灵敏度、温度依赖性、元件电阻值等霍尔元件的基本特性几乎未受影响。因此，所制作的霍尔元件的特性与前述的本例的元件特性没有变化。(实施例18)使用具有与实施例13的结晶生长装置相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1X10—8Torr以下，在加热保持在设定的420°C以上的绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，在基板温度620。C下，照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)后降温，将基板温度设定保持在420±2°C，而且，将充装到蒸发源的元素蒸汽，B卩，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In及Sb，以1ixm/小时的生长速度，在GaAs(100)面上使单结晶的AlcnlnasSb混合晶薄膜(与InSb的晶格常数差为0.5%)生长0.7um。接着，不改变基板温度，保持设定为420士2'C的状态下，令In与Sb同时从蒸发源蒸发，接着，稍后令Sn从作为给予体杂质加入Sn的蒸发源蒸发。即，为了在与Al(uIno,9Sb的异质界面形成10nm的未掺杂InSb层的目的，在打开In与Sb元件(cell)的开闭器后，晚36秒打开Sn池的开闭器。以这样的顺序，在形成于GaAs(100)面上的AlInSb层上，将基板温度保持在与AlcuIno.9Sb生长时的相同，生长InSb层。在生长初期，由于与AlojIna9Sb层的晶格错配有0.5。/。，因此形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度为20nm。结束InSb层的生长时，将Sn的开闭器较In和Sb池早36秒关闭。这样，使单结晶、InSb层的上下都具有10nm未掺杂层、中央部分均匀掺杂有Sn、且整体厚度0.3um的InSb单结晶薄膜生长。制作了该InSb薄膜的电子浓度为1.8X1012/cm2、薄膜电阻值为82Q/□、电子迁移率为40,000cmVVs的单结晶的InSb薄膜层压体。本试作例18的InSb薄膜层压体，通过掺杂有Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，薄膜电子浓度和薄膜电阻值的室温环境(-40150'C范围)的温度依赖性(温度系数)较之于InSb层未掺杂杂质的试作例13的InSb动作层，大致降低为一位，艮卩，降低为1/10~2/10。结果，制作了使用本例的InSb薄膜层压体的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)的温度依赖性降低为一位，即，降低为1/10~2/10。输入电阻值的温度依赖性也降低为1/10~2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，在InSb层的薄膜化的同时，格外地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为170Q、恒电压lV驱动时的霍尔电压为50mT、为99mV。S卩，磁场的灵敏度显示为99mV/V.50mT的极高灵敏度。这样，若不在与InSb上下面相接的低电子迁移率部位上掺杂Sn，则可以得到较高的电子迁移率，而且，其优点是薄膜电阻值不下降。因此，制作磁传感器，得到灵敏度提高，元件电阻值也有所增大的优点。该效果不依存于InSb膜厚，但InSb的膜厚越薄效果越大。(实施例19)与实施例18相同，使lnSb层的上下具备10nm的未掺杂层，中央部分掺杂了Sn的厚0.3um的InSb薄膜生长，接着，在InSb薄膜上生长50nm(0.05y)厚的作为半导体保护层的单结晶的Al(uIna9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)，接着，生长6nm的GaAs。结果，由于存在AlaiIno.9Sb层与InSb的晶格失配，因此在InSb表面正下方形成厚度20nm的低电子迁移率层。这样，制作了整体厚度0.3um、中央部分均匀掺杂了Sn、与Al(uIna9Sb相接的界面部分的10nm具有未掺杂的InSb单结晶薄膜的InSb薄膜层压体。InSb薄膜的特性是，电子迁移率为37,200cm2/Vs，薄膜电阻值为75Q/口。通过仅中央部分掺杂Sn，电子迁移率、薄膜电阻值均变大。通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值(150Q以上)的霍尔元件或磁阻元件等的磁传感器，是可以用于制作高灵敏度且温度依赖性小的磁传感器的InSb薄膜。此外，本实施例中，InSb薄膜的薄膜电子浓度的室温环境-4(M5(TC范围的温度依赖性(温度系数)较之于InSb层中未掺杂杂质的试作例13的InSb动作层，大致降低为一位，即降低为1/10~2/10。结果表明，以本试作例的InSb薄膜为磁传感部制作的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)以及霍尔元件的输入电阻值的温度存性降低为一位，即，降低为1/10~2/10。在霍尔元件制作工序中不形成0.3um的Si3N4的绝缘层而制作的霍尔元件的特性是，输入电阻值为180Q、恒电压lV驱动时的霍尔电压为50mT、为92mV。即，磁场的灵敏度显示为92mV/V，50mT的极高灵敏度。此外，尽管掺杂了Sn，但输入电阻值也十分大，为180Q。此外，出于制作耐环境性能进一步提高的磁传感器的目的，在InSb层压物的最上层的GaAs(无GaAs时为AlInSb绝缘层)的表面实施了钝化工序，即通过等离子体CVD法形成0.3um的Si3N4。但是，其影响极小，霍尔元件的灵敏度、温度依赖性、元件电阻值等霍尔元件的基本特性几乎未受影响。因此，所制作的霍尔元件的特性与前述的本例的元件特性没有变化。(实施例20)使用具有与实施例13使用的装置相同的功能、结构的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1X10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至620。C后，降温至420。C，基板温度保持在420士2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Al、In及Sb，以1wm/小时的生长速度，使l.Oum的AlaiIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)在GaAs(100)面上生长。以此条件制造的Al(uIno.9Sb的X射线衍射的半值宽度为500秒。也确认了半值宽度随AlInSb的厚度增大而变小。接着，令In与Sb同时蒸发，再令Sn自作为给予体杂质加入Sn的蒸发源蒸发，在形成于GaAs(100)面上的AlaiIno.9Sb层上，令基板温度保持与Alo.Jn^Sb生长时相同的420±2°C，使厚0.15um的InSb层生长。在生长初期，由于与AUn^Sb层的晶格错配有0.5%，因此会形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度本例中为10nm。即，使单结晶、整体厚度0.15um的均匀掺杂了作为给予体原子Sn的InSb薄膜生长。接着，在InSb薄膜上使50nm(0.05um)厚的单结晶的AlaiIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5y。)生长，接着，生长6nm的GaAs。因此，由于存在Al(uIno.9Sb层与InSb的晶格失配，因此在AlInSb与InSb的异质界面相接lnm的部位、InSb表面正下方的部位形成厚度20nm的低电子迁移率层。这样，制作了整体厚度0.15um、具备在中央部分均勾掺杂了Sn的InSb单结晶薄膜的InSb薄膜层压体。该InSb薄膜的电子迁移率为29,300cm2/Vs，薄膜电阻值为680Q/口，薄膜电子浓度为3.2X10"/cm2。电子迁移率、薄膜电阻值极高，很明显，通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值(l,OOOQ以上)的霍尔元件或磁阻元件等的磁传感器，可以用于制作消耗电力极少、且高灵敏度的磁传感器。此外，本实施例中，使用该InSb薄膜，实施形成厚0.3ixm的Si3N4的保护层(钝化薄膜制作)的形成工序，制作霍尔元件。特别是，当InSb薄膜的厚度如本实施例这样极薄至0.15ym时，在InSb的表面，直接通过等离子体CVD法，例如直接形成0.3ym的Si3N4时，会产生60~70%以上的电子迁移率和薄膜电阻值的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的特性的霍尔元件。但是，本实施例的情况下，受半导体保护层的影响，即使通过等离子体CVD法形成0.3um的Si3N4，电子迁移率和薄膜电阻值的下降也仅为极少的3%以下，艮卩，保护层形成工序中的特性下降极少，制作出了具备极高的耐环境可靠性、高灵敏度、高输入电阻值的霍尔元件。其特性是，IV驱动时的50mT的磁场的霍尔电压为75mV、输入电阻值为1150Q。此外，磁场的灵敏度显示为75mV/V"50mT的高灵敏度。另外，还可以得到输入电阻值为1150Q的高电阻、可以制作驱动时消耗电力极少的霍尔元件。(实施例21)使用具有与实施例13所使用的装置相同的功能、结构的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为lX10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的InP基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至620'C后，一边照射As，一边将温度降至420'C，将基板温度设定保持在420±2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Al、In及Sb，以lwm/小时的生长速度，在GaAs(100)面上使绝缘或半绝缘或高电阻的单结晶的Al(uIno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长l.Oym。以此条件制造的Al(uIno.9Sb的X射线衍射的半值宽度为500秒。接着，令In与Sb同时从各自充装了In和Sb的蒸发源蒸发，再令Sn自作为给予体杂质加入Sn的蒸发源蒸发，在形成于GaAs(100)面上的Al(nIno.9Sb层上，令基板温度保持与Al(uIno,9Sb生长时的相同，InSb层的生长初期，由于与AlojIn^Sb层的晶格错配有0.5%，因此会形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响会消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度本例中为10nm。即，生长了单结晶、整体厚度0.15um的均匀掺杂了给予体原子Sn的InSb薄膜。接着，使作为半导体保护层的高电阻的单结晶Alcnlno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)以70nm(0.07u)厚度生长，接着，生长6nm的GaAs。结果，由于存在Alo.Jno.9Sb层与InSb的晶格失配，因此在InSb表面正下方形成厚度薄为10nm的低电子迁移率层。这样，制作了整体厚度0.15um、具有在中央部分均匀掺杂了Sn的InSb单结晶薄膜的InSb薄膜层压体。该InSb薄膜的电子迁移率为29,800cm2/Vs，薄膜电阻值为670Q/口，薄膜电子浓度为3.2X10"/cm2。电子迁移率、薄膜电阻值极高，通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值(l，OOOQ以上)的霍尔元件或磁阻元件等的磁传感器，明显可以用于制作消耗电力极少、且高灵敏度的磁传感器。此外，本实施例中，使用该InSb薄膜，实施了形成厚0.3um的Si3N4的保护层(钝化薄膜制作)的形成工序，制作霍尔元件。特别是，当InSb薄膜的厚度如本实施例这样极薄至0.15um时，在InSb的表面，直接通过等离子体CVD法，例如直接形成0.3um的Si3N4时，会产生60~70%以上的电子迁移率的下降，当初期待的磁传感器的高灵敏度的特性受到损害，存在无法制作期望的特性的霍尔元件。但是，本实施例的情况下，即使通过等离子体CVD法形成0.3um的Si3N4，电子迁移率和薄膜电阻值的下降也仅为极少的3%以下，g卩，保护层形成工序中的特性下降极少，制作出了具备极高的耐环境可靠性、高灵敏度、高输入电阻值的霍尔元件。其特性是，IV驱动时的50mT的磁场的霍尔电压为77mV、输入电阻值为1150Q。此外，磁场的灵敏度显示为77mV/V50mT的高灵敏度。另外，还得到输入电阻值为极高的1110Q的高电阻，可以制作驱动时消耗电力极少的霍尔元件。(实施例22)使用具有与实施例13所使用的装置相同的功能、结构的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1X10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的InP基板的(100)面上，一边照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至610'C后，一边照射As,—边将温度降至42(TC，将基板温度设定保持在420士2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入A1、In及Sb，以l"m/小时的生长速度，使绝缘或半绝缘或高电阻的单结晶的Al(uIno.9Sb混合晶薄膜(与inSb的晶格常数差为0.5%)在GaAs(100)面上生长0.9ixm。以此条件制造的AlaiIno.9Sb的X射线衍射的半值宽度为700秒。接着，令In与Sb同时从各自充装了In和Sb的蒸发源蒸发，再令Sn自作为给予体杂质加入Sn的蒸发源蒸发，在形成于GaAs(100)面上的Alo.Jn^Sb层上，令基板温度保持与Alo.iIno.9Sb生长时相同的420±2°C,同时打开In和Sb的开闭器，开始InSb的生长。接着，晚36秒打开掺杂剂Sn的蒸发源的开闭器，开始Sn的掺杂。这样，一边在InSb上掺杂Sn，一边进行InSb层的生长。结束InSb层的生长时，关闭掺杂剂Sn的开闭器36秒后，关闭In和Sb的开闭器，结束厚0.15um的InSb薄膜的生长。在InSb的生长初期，由于与AlcuIno.9Sb层的晶格错配有0.5%,因此会形成低电子迁移率层，但随着InSb膜厚的依次变厚，晶格错配的影响消除，形成电子迁移率高的层、高电子迁移率层。此时形成的低电子迁移率层的厚度本例中为10nm。如此制成的InSb薄层，在InSb生长的初期层压的低电子迁移率的10nm的部分为未掺杂，最后层压的10nm也是未掺杂。制作了中间的130nm的高电子迁移率部分是掺杂了Sn的结构的厚0.15um的InSb薄膜。接着，在相同的基板温度下，在InSb薄膜上使单结晶Al(nlno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5%)以70nm(0.07um)的厚度生长，接着，生长6nm的GaAs。结果，由于存在Al(nlno.9Sb与InSb的晶格失配，因此在InSb表面正下方形成未掺杂Sn的厚度10nm的部分被低电子迁移率层化。这样，制作了整体厚度0.15um、具备有InSb层下面以及表面部分分别有10nm未掺杂、仅中央部分的130nm厚的高电子传递部分均匀掺杂了Sn的InSb单结晶薄膜的InSb薄膜层压体。该InSb薄膜的电子迁移率为31,500Cm2/Vs，薄膜电阻值为630Q/口，薄膜电子浓度为3.0X1011/0112。电子迁移率、薄膜电阻值极高，很明显，通过将此InSb薄膜用于感磁部，可以制作高灵敏度、高输入电阻值(l,OOOQ以上)的霍尔元件或磁阻元件等的磁传感器，可以用于制作消耗电力极少、且高灵敏度的磁传感器。此外，本实施例中，使用该InSb薄膜，实施形成厚0.3ym的Si3N4的保护层(钝化-RC形成)形成工序，制作霍尔元件。特别是，当lnSb薄膜的厚度极薄至0.15um时，在InSb的表面，直接通过等离子体CVD法，例如直接形成0.3um的SisN4时，会产生60~70%以上的电子迁移率和薄膜电阻值的下降。但是，本实施例的情况下，由于在InSb层上形成有半导体保护层，即使通过等离子体CVD法形成0.3um的Si3N4，电子迁移率和薄膜电阻值的下降仅为极少的3%以下，gp，保护层形成工序中的特性下降极少，可以制作出具备极高的耐环境可靠性、高灵敏度、高输入电阻值的霍尔元件。其特性是，1V驱动时的50mT的磁场的霍尔电压为85mV、输入电阻值为1050Q。此外，磁场的灵敏度显示为85mV/V'50mT的高灵敏度。另外，由于输入电阻值为1050Q的高电阻，还可以制造驱动时消耗电力极少的霍尔元件。(实施例23)使用具有与实施例1的结晶生长装置相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、S、等)累积的蒸汽压在基板加热时，保持为1X10—8Torr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，照射含有As4或As2的As蒸汽(即，构成GaAs基板表面的成分元素脱离防止工序)，加热至610'C后，降温至42(TC，将基板温度设定在420士2。C。而且，将充装到蒸发源的元素蒸汽，以事先设定的蒸汽压比(射线监控器测定的射线强度比)同时射入A1、In及Sb，以lwm/小时的生长速度，在GaAs(100)面上使Ga5。/0、In85y。与A110M的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Alo.85Gao.o5lno.u)Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)生长0.7um。接着，令In与Sb同时蒸发，再令Sn自作为给予体杂质加入Sn的蒸发源蒸发，在形成与GaAs(100)面上的AlInSb层上，使厚0.3um的掺杂了Sn的InSb单结晶薄膜生长，接着，再以与InSb生长时相同的基板温度，在InSb薄膜上使Im90%与Al:10%的原子数组成比且绝缘或半绝缘或高电阻的单结晶的AlG.85Gao.()5Ino.1()Sb混合晶薄膜(与InSb的晶格常数差为0.5%)生长50nrn(0.05ym)。接着，生长6nm的GaAs。结果，制作了电子浓度为2.4X1012/cm2、薄膜电阻为76Q/口、电子迁移率为35,000cm2/Vs的单结晶的InSb薄膜。该InSb薄膜，通过掺杂有给予体杂质Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，较之于未掺杂的InSb，霍尔系数、薄膜电子浓度和薄膜电阻值的室温环境(-4015(TC范围)的温度依赖性(温度系数)大致降低为一位，B卩，降低为1/10~2/10。结果表明，使用本实施例的InSb薄膜制作的霍尔元件，恒电流驱动的霍尔电压(磁场的检测信号)的温度依赖性降低为一位，即，降低为1/10~2/10。输入电阻值的温度依赖性也降低为1/10~2/10。此种的霍尔元件的温度依赖性的降低，在实用上是极其重要的，在InSb层的薄膜化的同时大大地提高了霍尔元件的实用性能和功能。得到的元件的特性是，输入电阻值为170Q、恒电压lV驱动时的霍尔电压为50mT、为90mV。即，磁场的灵敏度显示为90mV/V50mT的极高灵敏度。(实施例24)使用具有与实施例1的结晶生长装置相同的功能的结晶生长室的结晶生长装置一分子射线外延装置，在将残留的杂质气体，例如H2、CO、C02、He、N2、02等(除去形成薄膜的元素的蒸汽，例如，As4、As2、Sb2、Sb4等)累积的蒸汽压在基板加热时，保持为1Xl(T叶orr以下，在绝缘性的厚0.35mm、直径2英寸的GaAs基板的(100)面上，一边照射含有As4或As2的As蒸汽(S卩，构成GaAs基板表面的成分元素脱离防止工序)，一边加热至620。C后，降温至420。C，基板温度设定为420士2。C。接着，以事先设定的蒸汽压比(射线监控器测定的射线强度比)，同时射入Al、In及Sb，以1Um/小时的生长速度，使11190%与A110W的原子数组成比且绝缘或半绝缘或高电阻的单结晶的Alcnlno.9Sb混合晶薄膜(与InSb的晶格常数差为0.5。/。)在GaAs(100)面上生长0.7um。接着，令In与Sb同时从In和Sb各自充装的蒸发源蒸发，再令Sn自作为给予体杂质加入Sn的蒸发源蒸发，在形成于GaAs(100)面上的AlaiIno.9Sb层上，制作厚0.3wm的掺杂了Sn的薄膜电子浓度为2.4X1012/cm2的薄膜电阻值为77Q/口、电子迁移率为35，000cm2/VS的单结晶的InSb薄膜。虽然能发现掺杂Sn引起的若干的薄膜电阻值的下降和杂质散乱引起的若干的电子迁移率的下降，但特性良好。如此制作本发明的薄膜层压体。由于本实施例的InSb薄膜层压体其膜厚较薄、电子迁移率大、且薄膜电阻值大，因此适于制作无磁场时电阻值高、且高电阻变化率的磁阻元件。此外，本实施例的InSb薄膜，通过掺杂有给予体杂质Sn，InSb的导电带的电子较未掺杂时增加，通过此种效果，较之于未掺杂的InSb薄膜，霍尔系数、薄膜电阻值的室温环境(-4015(TC的范围)的温度依赖性(温度系数)大致降低为一位，即降低为1/10~2/10。因此，使用本实施例的InSb薄膜制作磁阻元件，调查了其特性。制作的2端子磁阻元件，是具有多个短路棒的结构，如图2所示。除端子电极部分以外，由InSb的薄膜构成的磁阻元件部分的长度为1450um，InSb薄膜的宽度为120um，跨过宽120nm的InSb磁阻元件部分形成的由Cu/Ni/Au/Ni的4层构成的短路棒电极长度为120um，其宽度为9um，等间隔地与InSb薄膜直接接触形成。形成短路棒电极以及端子电极时，出于在与电极下部对应的InSb表面部分形成n+层的目的，在端子电极以及短路棒电极下部的InSb层表面，事先以光刻胶掩膜(photoresistmask)的溶脱法(lift-off)蒸镀2nm的Sn，接着，为了令Sn向InSb层的表面扩散，以30(TC加热5分钟。如此制作的磁阻元件的电极间的电阻值，在没有磁场施加时为650Q。在既是将磁阻元件用作磁传感器时施加的磁通量密度区域，即磁阻变化为磁通量密度直线变化的磁通量密度区域，且又是用于高灵敏度检测出微弱的磁场变化的偏磁通量密度区域一0.45T的磁通量密度时，绝对的电阻变化率为210%,显示出极大的磁阻变化。此种厚度的InSb薄膜下，可以制作截至目前无法实现的利用了极高电阻变化率的磁阻元件、极高灵敏度的磁阻元件的磁传感器。此外，在Sn掺杂效果下，本例的磁阻元件的输入电阻值的温度依赖性大致极低至0.2%/。C。此种的InSb薄膜的磁阻元件的电阻变化的提升和高输入电阻值、且输入电阻的较小的温度依赖性，在实用上极其重要，大大地提高了InSb薄膜的磁阻元件的实用性能和功能。权利要求1.一种薄膜层压体，其特征在于，具备作为形成于基板上的InSb薄膜的InSb动作层、电阻高于该InSb动作层或显示出绝缘性、能带隙大于InSb的AlxGayIn1-x-ySb混合晶层(0≤x、y≤1)；上述混合晶层设置于上述基板和上述InSb动作层之间，Al与Ga的原子含有率(x+y)在5.0％至17％的范围(0.05≤x+y≤0.17)，或上述InSb动作层与相接的上述混合晶层的晶格失配在0.25％至1.0％的范围。2.如权利要求1所述的薄膜层压体，其特征在于，上述混合晶层的自(004)晶格面的X射线衍射的摇摆曲线的半值宽度为l秒以上、1300秒以下。3.如权利要求1或2所述的薄膜层压体，其特征在于，上述InSb动作层的室温的电子浓度在1.2X10"5.0X10"cn^的范围。4.如权利要求1、2或3所述的薄膜层压体，其特征在于，上述InSb动作层掺杂有Sn、Si、S、Te、Se中任意一个的给予体杂质。5.如权利要求1~4的任意一项所述的薄膜层压体，其特征在于，相对于上述InSb动作层在与上述基板相接面的相反面，设置有作为绝缘性的半导体保护层的与上述AlxGayIn，.x.ySb混合晶层相同的第2个AlxGaylm+ySb混合晶层。6.如权利要求1~5的任意一项所述的薄膜层压体，其特征在于，上述InSb动作层具备低电子迁移率层，该低电子迁移率层与上述AlxGayIm—x_ySb混合晶层相接，厚度在0.5nm以上、30nm以下。7.如权利要求1~6的任意一项所述的薄膜层压体，其特征在于，上述低电子迁移率层与上述动作层和上述基板以及上述第2个AlxGayIni+ySb混合晶层的界面相接而存在。8.如权利要求5~7的任意一项所述的薄膜层压体，其特征在于，上述AlxGayIni.x-ySb混合晶层或上述第2个AlxGayInNx.ySb混合晶层为AlxIni.xSb混合晶层。9.一种薄膜层压体的制造方法，其特征在于，是权利要求1~8的任意一项所述的薄膜层压体的制造方法，至少具备在上述基板上层压事先规定的上述AlxGayln^-ySb混合晶层后，在设定为与上述基板温度差在士5度以内的基板温度下形成InSb的低电子迁移率层，接着，再形成高电子迁移率层的工序。10.—种InSb薄膜磁传感器，其特征在于，将权利要求18所述的上述薄膜层压体的上述InSb动作层作为磁传感部。11.如权利要求10所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层为霍尔元件、利用霍尔效果的元件、磁阻元件或利用磁阻效果的元件中的任意一种的动作层。12.如权利要求11所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层的厚度在8nm以上、2,000nm以下。13.如权利要求10~12所述的InSb薄膜磁传感器，其特征在于，上述AlxGayIni-x-ySb混合晶层的厚度在50nrn以上、3000nm以下。14.如权利要求10~13所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层为单结晶。15.如权利要求1014的任意一项所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层的厚度在8nm以上、300nm以下。16.如权利要求1015所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层上，具备作为半导体保护层的第2个AlxGayIni.x.ySb混合晶层。17.如权利要求10~16的任意一项所述的InSb薄膜磁传感器，其特征在于，上述AlxGayIni.x-ySb混合晶层、或第2个AlxGayIni.x.ySb混合晶层、或其中任意一个均是不含Ga的AWn^Sb混合晶层。18.如权利要求10~17的任意一项所述的InSb薄膜磁传感器，其特征在于，上述AlxGayIni.x-ySb混合晶层、或第2个AlxGayIni.x.ySb混合晶层、或其中任意一个均是Alo.,Ino.9Sb混合晶层。19.如权利要求1018的任意一项所述的InSb薄膜磁传感器，其特征在于，上述第2个AlxGayIni-x.ySb混合晶层上，还具备有GaAs层。20.如权利要求10~19的任意一项所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层上掺杂有给予体杂质。21.如权利要求20所述的InSb薄膜磁传感器，其特征在于，上述给予体杂质为Sn、Si、S、Te、Se等的4族、6族。22.如权利要求10~21的任意一项所述的InSb薄膜磁传感器，其特征在于，上述InSb动作层在距离与上述AlxGayIni.x.ySb混合晶层的界面1.5nm以上、20nm以下的部位上掺杂有给予体杂质。23.如权利要求10~22的任意一项所述的InSb薄膜磁传感器，其特征在于，在上述InSb层的必要的表面部位连接并形成有作为电极的金属薄膜,至少在形成有该金属薄膜的部位的InSb薄膜的表面上，掺杂有多于其他部位的给予体杂质。24.如权利要求1023的任意一项所述的InSb薄膜磁传感器，其特征在于，上述InSb薄膜磁传感器为霍尔元件或磁阻元件。25.—种InSb薄膜磁传感器的制造方法，其特征在于，是权利要求1024的任意一项所述的InSb薄膜磁传感器的制造方法，至少具备有在事先规定的基板温度下，在上述基板上层压上述AlxGaylm+ySb混合晶层后，在设定为与上述基板温度差在士5度以内的基板温度下形成InSb薄膜的低电子迁移率层，再形成高电子迁移率层的工序。全文摘要本发明涉及可高灵敏度地直接检测出磁通量密度，且可用于消耗电力和消耗电流较小的微小型InSb薄膜磁传感器的薄膜层压体以及InSb薄膜磁传感器。是将InSb薄膜作为磁传感部、或磁场检测部的InSb薄膜磁传感器。具备有作为形成于基板(1)上的InSb薄膜的InSb动作层(3)、电阻高于该InSb动作层(3)或显示出绝缘性或p型传导性、能带隙大于InSb的Al_xGa_yIn_1-x-ySb混合晶层(0≤x、y≤1)(2)。混合晶层(2)设置于基板(1)和InSb动作层(3)之间，Al与Ga的原子含有率(x+y)在5.0％至17％的范围(0.05≤x+y≤0.17)。文档编号H01L43/08GK101351902SQ20068004952公开日2009年1月21日申请日期2006年12月27日优先权日2005年12月27日发明者冈本敦,外贺宽崇,柴崎一郎申请人:旭化成株式会社