沟槽的形成方法

专利名称：沟槽的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种沟槽的形成方法。
背景技术：
半导体制作工艺是一种平面制作工艺，其在同一衬底上形成大量各 种类型的复杂器件，并互相连接以具有完整的电子功能。在这一制造过 程中，常需要在衬底上形成大量的沟槽，其可通过填充金属形成金属连 线。目前这一用于形成金属连线的沟槽在形成过程中存在一个备受关注
的问题刻蚀后残留的光刻胶及聚合物的去除。
传统的刻蚀后去除残留的光刻胶及聚合物的方法主要有两种， 一种 是在低温下进行灰化(ashing)处理的方法，该方法可以得到较好的残 留物的去除效果，但其会在器件结构上造成削角的形状；另一种是在高 温下进行灰化处理，其形成的器件结构较为完整，但残留物的去除效果 不好，在处理后仍易残留部分光刻胶及聚合物微粒，往往还需要在其后 进行湿法清洗处理。
图l为现有的形成沟槽图形后的器件剖面示意图，如图l所示，在硅 衬底101上生长介质层102，该介质层102可以是氧化硅层，然后在介质层 102的表面涂布光刻胶103，并光刻形成沟槽结构的图形。
图2为现有的刻蚀形成沟槽后的器件剖面示意图，如图2所示，利用 刻蚀工艺将未被光刻胶保护的介质层102刻蚀去除，形成沟槽IIO。在刻 蚀过程中，通常所用的刻蚀反应气体会包含氟化碳气体中的一种，它们 与光刻胶、刻蚀生成物等会产生一定的结合，形成聚合物lll，该聚合物 lll能阻挡对沟槽侧壁的刻蚀，增强刻蚀的方向性，从而实现对沟槽的孔 径尺寸的良好控制。
但是，这些聚合物111与残留的光刻胶103，在刻蚀完成后必须去除， 否则其将成为增加产品表面缺陷密度的颗粒和污染物源，毁坏器件功能，
影响器件的成品率和可靠性。事实上，这些聚合物的去除已成为了刻蚀 工艺完成后必须经过的一个关键步骤，其去除效果的好坏也会直接影响 到沟槽的形成质量。
示意图，如图3所示，采用低温(通常在室温附近)灰化方法进行处理后， 刻蚀后残留的光刻胶103，及聚合物111都去除干净了 ，但该方法需要对衬
底加偏置电压，结果会导致沟槽110的侧壁处形成削角310，其在显微镜
下观察到的表现之一是沟槽的尺寸与设计值相比较大。
虽然这一 削角现象对大尺寸器件的性能参数影响不太明显，但随着 器件尺寸的不断缩小，对器件尺寸的要求越来越严格，该削角现象对器
件性能的影响也越来越突出，尤其在制作工艺进入至90nm以下时，该削 角对器件性能的影响已不能再忽视，具体可表现为器件的电阻值较大， 电性能变差等。
图4为采用现有的高温灰化方法去除光刻胶及聚合物后的器件剖面 示意图，如图4所示，高温灰化方法不需要对衬底加偏置电压，在处理完 成后，沟槽110的侧壁形状可以保持得较好，但其的去除效果不佳，在光 刻胶及聚合物较厚的沟槽表面区域，往往仍会残留部分难以去除的光刻 胶及聚合物的微粒111，，其会对后续工艺造成影响，进而影响到器件性能。
为此，于2005年8月10日公开的公开号为CN1653593A的中国专利申 请提出了一种两步灰化的方法，其先利用不对衬底加偏置的灰化方法将 大部分残留的光刻胶和聚合物去除，然后，再通过对衬底加偏置的方法 进一步灰化去除剩余的光刻胶及聚合物。但是，该方法在第一步灰化处 理中，需要在低温不加偏置的情形下去除大部分残留的光刻胶和聚合物， 其去除的效率较低，延长了整个灰化处理所需的时间，使生产周期有所 加长，并不适于在实际生产中推广应用。

发明内容
本发明提供一种沟槽的形成方法，在不影响生产周期的前提下，改
善了现有的沟槽形成方法，提高了沟槽的形成质量。 本发明提供的一种沟槽的形成方法，包括步骤
提供衬底，且所述衬底上具有刻蚀停止层及介质层；
在所述介质层上定义出沟槽图形；
刻蚀形成沟槽；
对所述衬底进行高温灰化处理；
利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻 胶及聚合物的微粒。
其中，所述高温灰化处理的温度在200至300。C之间。
其中，所述高温灰化处理过程中通入了氧气和氮气。
优选地，所述等离子体刻蚀方法去除刻蚀停止层的功率设置在800 至IOOOW之间。
优选地，所述等离子体刻蚀方法去除刻蚀停止层的腔室压力设置在 40至60mTorr之间。
其中，所述等离子体刻蚀过程中通入的气体包括氧气和氢氟化碳气体。
其中，所述刻蚀停止层为氮化硅层或掺氮的碳化硅层。 其中，所述刻蚀停止层的厚度在500至800A之间。 其中，所述介质层至少包括氧化硅层。
其中，所述介质层至少包括位于刻蚀停止层之上的未掺杂的氧化硅 层和位于所述未掺杂的氧化硅层之上的氮氧化硅层。
其中，所述未掺杂的氧化硅层的厚度在1至1.8微米之内。
其中，所述氮氧化硅层的厚度在1000至2000A之内。
与现有技术相比，本发明具有以下优点
本发明的沟槽的形成方法，在刻蚀形成沟槽后，先采用高温灰化的 方法去除光刻胶及聚合物，然后，再在利用等离子体刻蚀去除刻蚀停止 层时将灰化后残留的光刻胶及聚合物微粒进一步去除干净。采用本发明 的沟槽的形成方法，不仅避免了传统的低温灰化中沟槽侧壁出现削角的 现象，还可以在不增加额外的工艺步骤的情况下将残留的光刻胶及聚合 物微粒去除干净，有效地提高了沟槽的形成质量，改善了器件整体的电 性能，另外，本发明的沟槽形成方法还具有操作简便的优点。


图1为现有的形成沟槽图形后的器件剖面示意图2为现有的刻蚀形成沟槽后的器件剖面示意图3为采用现有的低温灰化方法去除光刻胶及聚合物后的器件剖面 示意图4为采用现有的高温灰化方法去除光刻胶及聚合物后的器件剖面 示意图5为本发明的沟槽形成方法的具体实施例的流程<image>image see original document page 7</image>，
的示意图7为本发明具体实施例中定义沟槽图形后的器件剖面示意图 图8为本发明具体实施例中刻蚀形成沟槽后的器件剖面示意图 图9为本发明具体实施例中高温灰化处理后的器件剖面示意图 图10为本发明具体实施例中去除刻蚀停止层后的器件剖面示意图； 图11为采用本发明方法形成的沟媸占类闳祛绍
成的沟槽的串联电阻测试结果对比图； 图12为采用本发明方法形成的爿
成的沟槽的接触电阻测试结果对比图
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本发明的具体实施方式
做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许 多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明 并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替 换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。
半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底
上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功 能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器 件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体 工艺制作结果的影响也日益突出。
如随着器件尺寸的进一步缩小，对器件尺寸的要求会更加严格，这 就对半导体制作工艺提出了更高的要求。以沟槽的形成为例，传统的低 温灰化去除残留的光刻胶及聚合物的工艺方法会造成沟槽侧壁出现削 角现象，在对器件尺寸要求不高的大尺寸器件中，这一削角现象还在可 容忍的范围内，但随着器件尺寸的缩小，其对器件性能的影响已越来越 明显，已难以满足小尺寸器件的制作要求，必须对该工艺进行改进。
为此，本发明提出了一种新的沟槽形成方法，其对沟槽形成过程中 的各工艺进行了改进，克服了传统的沟槽形成方法中，尤其在小尺寸器 件时，沟槽的形状较差(低温灰化方法)或残留物去除不干净(高温灰 化方法)的问题，提高了沟槽的形成质量。图5为本发明的沟槽形成方法的具体实施例的流程图，图6至图10 为说明本发明具体实施例的器件剖面示意图，下面结合图5至图10对 本发明的具体实施例进行详细介绍。
首先，提供衬底，且所述衬底上具有刻蚀停止层及介质层(S501)。
意图，如图6所示，在硅衬底601上形成了刻蚀停止层602和介质层603。
注意到，若将该沟槽的形成方法应用于具体器件，则该衬底内还应 包括各种MOS器件的结构及层连接结构(图中未示出)。本实施例中， 该沟槽结构用于制作顶层金属连线，其的底部需要与下层的导电结构 (或图中所示的硅衬底601 )相连通，以实现上、下两层间的电连接。
沟槽结构中的介质层603作为顶层金属层与下一层金属层(或硅衬 底601 )之间的隔离绝缘层，厚度通常较厚，如可以设置在1.5至2jam 左右，例3a 1.8 jum。
另外，介质层603可以由一种介质材料组成，也可以由多种材料组 成，如其可以由低K值的未掺杂的氧化硅材料(USG)和氮氧化硅材料 (图中未示出)组成。前者主要作为隔离绝缘层使用，要求具有较低的 K值，其厚度可以设置在1至1.8nm之间，如为1.6jam。后者可以作 为抗反射层使用，其对下一步光刻图形的形成有利，该层的厚度可以较 薄，如可以设置在1000至2000A之间，例如为1200A。
在本发明的其它实施例中，该介质层603还可以由其它材料组成， 也可以形成三层以上的结构，这可以根据该沟槽结构的具体应用要求而 确定，其具体实施步骤与思路均和本实施例相似，在本发明实施例的启 示下，这一应用的延伸对于本领域普通技术人员而言是易于理解和实现 的，在此不再赘述。
沟槽通常是形成于介质层603内，为防止因过刻蚀而损伤下面的导 电结构(或硅衬底601 )，通常会在下面的导电结构(或石圭衬底601 )与
介质层603之间形成一层刻蚀停止层602，其可以在形成沟槽时更好地 控制刻蚀的终点。为此，要求该刻蚀停止层602所用的材料的刻蚀速率 要远小于介质层603，其具体所用的材料与介质层603不同，如可以为 氮化硅、氮氧化硅，或含氮的碳化硅材料等。另外，该刻蚀停止层的材 料与介质层的最表层不同(本实施例中假设为由氮氧化硅形成的抗反射 层)，还可以在去除该刻蚀停止层时，可以更好地保护整个介质层603。
该刻蚀停止层602的厚度可以通过折衷考虑确定，既要确保能够起 到刻蚀停止的作用，又要易于去除，防止因其难以去除而导致沟槽结构 的损坏，具体厚度可以设置在500至800A之间，如为700A。
然后，在所述介质层上定义出沟槽图形(S502)。图7为本发明具 体实施例中定义沟槽图形后的器件剖面示意图，如图7所示，利用光刻 的方法，在介质层603上涂布光刻604,再将掩膜版上的沟槽图形转移 到衬底上，在介质层603上定义出由光刻胶604形成的沟槽图形。
接着，刻蚀形成沟槽(S503 )。图8为本发明具体实施例中刻蚀形 成沟槽后的器件剖面示意图，如图8所示，以光刻胶为掩膜，利用干法 刻蚀的方法在介质层603内刻蚀形成了沟槽610。其中，由于在介质层 603下存在刻蚀速率明显较慢的刻蚀停止层602，可以确保本次刻蚀停 止于该刻蚀停止层602内，不会出现过刻蚀损伤下面的导电结构(或硅 衬底601 )的现象。
注意到，本步刻蚀结束后在介质层表面仍会残留部分用于保护介质 层的未被刻蚀去除的光刻胶604',另夕卜，在沟槽内还会形成聚合物611。 这些聚合物611与残留的光刻力交604，在刻蚀完成后必须去除，否则其将 成为污染物源，影响器件的成品率和可靠性。
再接着，对所述衬底进行高温灰化处理(S504)。本实施例中，采 用了高温灰化的处理方法将刻蚀后残留的光刻胶604，及聚合物611去 除。其灰化时的温度可以设置在200至300°C之间，如为250°C,灰化
图9为本发明具体实施例中高温灰化处理后的器件剖面示意图，如 图9所示，采用该高温灰化的处理方法，不需要对衬底加偏置电压，也 不会对器件结构造成损伤，但在经过该步处理后的在沟槽表面仍会残留
部分难以去除的光刻胶及聚合物的微粒6lr未能清除。注意到在该步处 理后，残留的光刻胶及聚合物的微粒主要集中于沟槽的表面。
传统的残留光刻胶及聚合物去除方法中，为了将高温灰化后的残留 的光刻胶及聚合物微粒6ir去除，常增加一步湿法清洗的步骤，然而，
由于灰化处理后在沟槽表面残留的光刻胶及聚合物微粒611 ，往往更加 难以去除，该湿法清洗的效果并不理想，而且还因此延长了生产周期。
为了将这些残留的光刻胶及聚合物微粒6lr去除，本实施例中利用 了后续的等离子体刻蚀去除刻蚀停止层的工艺。本实施例中，通过对去 除刻蚀停止层的工艺条件的调整，可以在刻蚀去除刻蚀停止层的同时， 将这些残留的光刻胶及聚合物微粒6lr去除干净。
本实施例中，在高温灰化后，直接利用等离子体刻蚀去除所述刻蚀
停止层(S505 )。本实施例中，刻蚀停止层为氮化硅层(或含氮的碳化 硅层)，因此，在本步等离子体刻蚀中所用的气体通常为氧气(02)和 氟化-友气体，如CF4、 C2F6、 CHF3等，具体在本实施例中所用的为02 和CHF3气体。该气体对残留的光刻胶及聚合物微粒611，也有一定的刻 蚀去除的效果。因此，本步等离子体刻蚀不仅可以刻蚀去除作为刻蚀停 止层的氮化硅等材料，还可以同时将前面所残留的光刻胶及聚合物的微
粒6ir—起去除。若将本步等离子体刻蚀的条件调整合适，就可以得到 较为理想的结果。
经过大量的实验，本实施例中将本步等离子体刻蚀的功率设置得比
常用的(通常在600W左右)要高，如可以设置在800至1000W之间， 例如为900W;刻蚀时的腔室压力设置得比常用的(通常在100mTorr
左右)要低，如可以设置在40至60mTorr之间，例如为50mTorr，此时， 本步刻蚀停止层的去除完成后，不仅器件的结构未受损伤，而且其上残 留的光刻胶及聚合物的微粒611，也可以被去除干净。
如图10所示，本步完成后，不〗又沟槽610底部的刻蚀停止层602 ^皮去 除干净，其上所残留的光刻胶及聚合物的微粒611，也被去除干净了 。
采用本实施例的沟槽形成方法，不需要增加额外的工艺步骤，对生 产周期及生产成本均没有大的影响。其可以在确保器件结构(沟槽结构) 完整的前提下，将残留的光刻胶及聚合物去除干净，提高了沟槽的形成 质量和器件的性能。
图11为采用本发明方法形成的沟槽与采用传统的低温灰化方法形 成的沟槽的串联电阻测试结果对比图，如图11所示，图中的横坐标为 片号，纵坐标为测试得到的沟槽的串联电阻Rs,图中的三角形数据点 1101为测试得到的采用传统的低温灰化方法去除残留的光刻胶及聚合 物后形成的各沟槽的串联电阻值，图中的菱形数据点1102为测试得到 的采用本发明方法去除残留的光刻胶及聚合物后形成的各沟槽的串联 电阻值。由图中可以看到，采用本发明的沟槽形成方法形成的沟槽的串 联电阻值明显较低。
成的沟槽的接触电阻测试结果对比图，如图12所示，图中的横坐标为 片号，纵坐标为测试得到的沟槽的接触电阻Rc,图中的三角形数据点 1201为测试得到的采用传统的低温灰化方法去除残留的光刻胶及聚合 物后形成的各沟槽的接触电阻值，图中的菱形数据点1202为测试得到 的釆用本发明方法去除残留的光刻胶及聚合物后形成的各沟槽的接触 电阻值。由图中可以看到，采用本发明的沟槽形成方法形成的沟槽的接 触电阻值也明显较低。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1、一种沟槽的形成方法，其特征在于，包括步骤:提供衬底，且所述衬底上具有刻蚀停止层及介质层；在所述介质层上定义出沟槽图形；刻蚀形成沟槽；对所述衬底进行高温灰化处理；利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻胶及聚合物的微粒。
2、 如权利要求1所述的形成方法，其特征在于所述高温灰化处 理的温度在200至300°C之间。
3、 如权利要求1所述的形成方法，其特征在于所述高温灰化处 理过程中通入了氧气和氮气。
4、 如权利要求1所述的形成方法，其特征在于所述等离子体刻 蚀方法去除刻蚀停止层的功率设置在800至1000W之间。
5、 如权利要求1所述的形成方法，其特征在于所述等离子体刻 蚀方法去除刻蚀停止层的腔室压力设置在40至60mTorr之间。
6、 如权利要求1所述的形成方法，其特征在于所述等离子体刻 蚀过程中通入的气体包括氧气和氢氟化碳气体。
7、 如权利要求1或6所述的形成方法，其特征在于所述刻蚀停 止层为氮化硅层或掺氮的碳化硅层。
8、 如权利要求7所述的形成方法，其特征在于所述刻蚀停止层 的厚度在500至800A之间。
9、 如权利要求1所述的形成方法，其特征在于所述介质层至少 包括氧化硅层。
10、 如权利要求1所述的形成方法，其特征在于所述介质层至少 包括位于刻蚀停止层之上的未掺杂的氧化硅层和位于所述未掺杂的氧 化硅层之上的氮氧化硅层。
11、 如权利要求9所述的形成方法，其特征在于所述未掺杂的氧 化硅层的厚度在1至1.8微米之内。
12、 如权利要求9所述的形成方法，其特征在于所述氮氧化硅层 的厚度在1000至2000A之内。
全文摘要
本发明公开了一种沟槽的形成方法，包括步骤提供衬底，且所述衬底上具有刻蚀停止层及介质层；在所述介质层上定义出沟槽图形；刻蚀形成沟槽；对所述衬底进行高温灰化处理；利用等离子体刻蚀方法去除所述刻蚀停止层，同时去除残留的光刻胶及聚合物的微粒。本发明的沟槽形成方法，在不增加额外的工艺步骤的情况下，不仅保持了较好的沟槽侧壁形状，还可以将残留的光刻胶及聚合物去除干净，有效地改善了器件的电性能。
文档编号H01L21/00GK101393842SQ20071004630
公开日2009年3月25日 申请日期2007年9月20日 优先权日2007年9月20日
发明者鸣 周, 沈满华 申请人:中芯国际集成电路制造(上海)有限公司