专利名称：栅极具有不同功函数的双栅极半导体器件及其制造方法
技术领域：
本发明涉及双栅极半导体器件及其制造方法。具体地，本发明涉 及具有双栅极配置的绝缘栅场效应晶体管。
背景技术：
由于存在增加集成电路中的半导体器件密度的持续需要，因此， 要求减小这种器件尺寸。然而，当常规器件的栅极长度减少到大约
100nm以下时，将面临伴随诸如源极和漏极之间的过度泄露之类的短 沟道效应的问题。因此，需要新的器件配置以进一步减小器件的尺寸。 已经发展的新结构为双栅极金属氧化物半导体场效应晶体管
(MOSFET)，其中可使用两个栅极以控制短沟道效应。FinFET是能 提供良好的短沟道性能的双栅极结构。
US-A-6853020公开了 一种FinFET。沟道形成在具有在鳍状物
(Fin)的相反边上的两个栅极的半导体材料的垂直鳍状物上。每个栅 极掺杂有与另一栅极相反导电类型的杂质，导致不同的各个功函数。
发明内容
本发明提供一种半导体器件，包括半导体材料的鳍状物，位于 绝缘衬底上；第一栅极，通过栅极电介质层与所述鳍状物的第一边分 离，所述第一栅极的至少一部分面向由多晶硅形成的鳍状物；以及第 二栅极，通过栅极电介质层从鳍状物的与第一边相对的第二边分离， 所述第二栅极的至少一部分面向由金属硅化物形成的鳍状物。
由于具有面向由多晶硅形成的鳍状物的第一栅极的部分，和由金 属硅化物形成的第二栅极的相应部分，这两个栅极表现出不同的功函 数，引起更好的短沟道控制。
第一栅极和/或第二栅极可以掺杂有掺杂剂原子。可以使用各种掺
杂剂类型和浓度以改变各个栅极的功函数。因此，可以应用这种方式 掺杂一个或两个栅极以按照良好可控的方式调节各个栅极的功函数。 例如，掺杂剂原子可包括砷原子。
此外，可选择不同的硅化物相用于第二栅极(通过改变半导体与 金属材料的比率)以改变第二栅极的功函数，而不依赖于第一栅极的 功函数。另外，第二栅极的功函数也可以通过改变用以形成硅化物的 金属而改变。
在较优实施例中，金属硅化物层形成在第一栅极的多晶硅部分上。 这种层可通过提供从多晶硅部分到器件的栅极电极的较低的电阻路径 而减少栅极的串联电阻。
本发明还提供一种制造双栅极半导体器件的方法，所述方法包括 以下步骤
(a) 配置具有顶部表面的绝缘衬底；
(b) 在所述绝缘衬底的顶部表面上形成半导体材料的鳍状物，所
述鳍状物具有第一和第二相对的边； (C)沉积多晶硅层；
(d) 在所述鳍状物的第一边上延伸的那部分多晶硅层上形成局部 氧化物层；
(e) 沉积金属层；以及
(f) 退火，使得通过多晶硅和在所述鳍状物的第二边上叠置的金 属形成金属硅化物。
在步骤(d)中形成的局部氧化物层导致选择性地形成金属硅化物， 即在不存在氧化物层的那些区域，包括叠置鳍状物的第二边上的区域 选择性地形成金属硅化物，同时多晶硅仍然保留在鳍状物的第一边上。
在本发明方法的较优实施例中，局部氧化物层形成步骤(d)包括 以下步骤
按照相对于衬底顶部表面非垂直的角度向衬底注入离子，使得在 鳍状物的第二边上叠置的那部分多晶硅层中比在鳍状物的第一边上叠
置的那部分多晶硅层注入更多数量的离子；
氧化多晶硅层的外表面，在鳍状物的第二边上叠置的所述部分多
晶硅层中存在的更多数量的注入离子，导致在其上形成相对于在鳍状 物的第一边上叠置的所述部分多晶硅层上的氧化物层更薄的氧化物 层；以及
各向同性地刻蚀掉氧化物材料以留下所述局部层。 在该方法的可替代较优实施例中，局部氧化物层形成步骤(d)包 括以下步骤
在多晶硅层上形成氧化物材料层；
按照相对于衬底顶部表面的非垂直角度向衬底注入离子，使得在 鳍状物的第二边上叠置的那部分氧化物层中比在鳍状物的第一边上叠 置的那部分氧化物层中注入更多数量的离子；
刻蚀掉氧化物材料以留下所述局部层，在鳍状物的第二边上叠置 的所述部分氧化物层上存在的大量注入离子，使得其比在鳍状物的第 一边上叠置的那部分氧化物层更迅速地刻蚀掉。
例如，可以通过氧化多晶硅层的外表面来形成多晶硅层上的氧化 物材料层。作为替代，也可以沉积。
较优地，注入离子包括氮离子。
应该理解的是在执行根据本发明的方法时，可以采用较宽范围 的金属以形成金属硅化物。较优地，所使用的金属为镍或铂。
较优地，通过去除在鳍状物的顶部上叠置的材料，在栅极的任一 侧上形成分离的第一和第二栅极。较优地，该材料通过化学机械抛光 (CMP)去除。可以在制造工艺期间的多个阶段中应用该步骤。较优 地，它在步骤(C)中沉积多晶硅层后执行。作为替代，在步骤(f) 后，可以包括去除在鳍状物的顶部上叠置的金属硅化物材料。
现在作为实例并参考
本发明的实施例，其中-
图1至9为根据本发明方法的一个实例，在半导体器件制造中的连
续阶段中的半导体器件的截面图10为图9中所示的半导体器件的平面图；以及 图11和12为根据本发明的方法的第二实例，在半导体器件制造中的中间阶段的半导体器件的截面图。
应指出附图为示意性的，并非等比例绘制。为了使附图清楚和 方便，这些图的各部分的相对尺寸和比例已放大或縮小。通常，相同 的参考标记通常用于表示修改和不同实施例中的相应或类似特征。
具体实施例方式
图l示出了实现本发明的制作双栅极FinFET方法的第一阶段中通 过衬底的截面图。衬底为绝缘体上的硅(SOI)结构，包括硅衬底IO、 掩埋氧化物层12和掩埋氧化物层12上的单晶硅层14。
掩埋氧化物层12可由诸如二氧化硅之类的氧化硅形成，并且具有 大约100至500nm的厚度。较优地，该层大约为150nm厚。硅层14可包 括单晶或多晶硅，并且大约为20至200nm厚的。较优地，该层为大约 70nm厚。应该理解的是，衬底10和层14可以包括硅之外的其它半导体 材料，例如，锗、或诸如硅锗之类的半导体材料组合。掩埋氧化物层 12也可以由除了氧化硅之外的电介质材料形成。
例如，可选地，由氮化硅或氧化硅形成的电介质层16可以形成在 硅层14上，以作为在后续刻蚀工艺期间的保护盖。通过以常规方式图 形化适当材料的均匀层来配置掩模18。例如，所述掩模18由二氧化硅、 氮化硅、SiON或SiOC形成。
如图2所示，然后在光致抗蚀掩模18限定的窗口中使用适当的常规 各向异性刻蚀剂刻蚀掉硅层14 (和电介质层16，如果存在的话)。这在 氧化物层12上形成硅鳍状物20。该鳍状物具有仍保留在层16上的电介 质材料的盖22。
使用掩模18，可以与鳍状物同时形成源极和漏极区域，并且与鳍 状物的各个终端相邻。图10中的已完成器件的平面图中分别示出了源 极和漏极区域200、 202。
然后，以在鳍状物的第一和第二边上的垂直层30、 32的形式，分
别在鳍状物20的暴露边上配置电介质层。例如，这些层可以通过硅鳍
状物的侧壁氧化形成。
接着，在衬底上沉积多晶硅层34(见图3)。该层为大约50至300nm
厚，较优地，大约100至200nm厚。然后多晶硅层34可以掺杂n型或p 型杂质。较优地，掺杂剂为砷、磷或硼。注入剂量在大约lxio"原子/cm2 至大约6xlO"原子/cmS的范围内，典型地，大约lxl0"原子/cm2，注入 能量为大约2至大约49KeV (依赖于所使用的掺杂剂)。如果合适，可 以在此工艺期间遮盖鳍状物的一边。
然后如图4所示，通过CMP工艺去除在鳍状物20的顶部上延伸的 那部分多晶硅层34。这用于分别分离该层在鳍状物的第一和第二边延 伸的那部分。选择鳍状物上的掩模层18的厚度以允许CMP步骤终点处 的足够容差，从而确保多晶硅层分为两个部分，而不在电介质层22上 连接。
接着，仍然如图4所示，执行离子注阶段入，其中离子40以一定的 角度向衬底注入。该角度引起离子的不对称注入，引起区域42、 44和 46中的多晶硅层34表面上更大的离子浓度。在鳍状物的第一边上延伸 的多晶硅层区域48通过包含鳍状物的竖立结构与离子注入屏蔽，并且 因此具有比区域42、 44和46更低的离子浓度。
然后，执行氧化工艺，引起如图5所示的多晶硅层34上的氧化物层50。
注入离子可以包括氮或砷。
在其表面具有更大注入离子浓度的多晶硅层34的区域比具有较低 离子浓度的多晶硅层34区域氧化更慢。这导致在鳍状物20的第一边上 形成比其它位置更厚的氧化物层50a，如图5所示。氧化速度的差异可 以是因子5。
然后，执行定时的各向同性刻蚀工艺，以去除均匀宽度的氧化物 层50。例如，适当的刻蚀剂为HF溶液。执行刻蚀直至氧化物层仅保留 在区域50a上为止，其中最初形成了更厚的层。因此，区域50a形成L 形间隔(spacer) 52，如图6所示。
如图7所示，然后沉积金属层60，例如通过溅射沉积。例如，金属 可为铂、镍、镱或铒。作为替代，可使用其它金属。依赖于形成的硅 化物和多晶硅半导体层34的厚度，该金属层的厚度可在大约20至200nm的范围内。 接着，执行热退火工艺以产生金属硅化物，其中金属层60和下面
的多晶硅层34接触。这形成完全硅化的金属硅化物区域70。这导致图8 所示的器件，所述器件具有与鳍状物20的第一边相邻的多晶硅的第一 栅极72和与鳍状物20的第二边相邻的金属硅化物的第二栅极74。
应该理解的是，掩模18的厚度需要足够大，以确保金属硅化物不 会到达鳍状物的顶部。 -
在较优实施例中，执行又一步骤，包括使用适当的刻蚀工艺去除 氧化物间隔52、又一金属层的沉积、以及之后的热退火步骤以硅化鳍 状物20的第一边上当前暴露的多晶硅层。在去除任何非硅化的金属后， 这导致图9所示的自爱第一栅极72上具有额外硅化物层70a的结构。硅 化物层70a用以减小连接到第一栅极72的串联电阻。
图10示出了图9所示的已完成器件的平面图。源极和漏极区域200 和202分别从鳍状物20的相对端延伸。第一和第二栅极72和74分别从鳍 状物20的相对边延伸。可以图形化并刻蚀它们，以形成各个栅极电极 或触点204和206。
源极和漏极区域200、 202可以掺杂n型或p型杂质。
现参考图11和12描述形成L形氧化物间隔52的替代方法。该工艺 可以代替参考图4至图6上述的中间步骤。
从图3所示的阶段幵始，然后在多晶硅层34上配置氧化物层300。 例如通过氧化多晶硅层(如图ll中的情况)或通过沉积形成。例如， 氧化物可为二氧化硅，并且其厚度可大约为5至20nm厚。然后执行与 上述参考图4所示类似方式执行有角度的离子注入。例如，离子302可 以为氮离子。由于上述的"遮蔽效应(shadow effect)",在鳍状物20 的第一边上叠置的那部分氧化物层300中注入较低的离子浓度。
然后，执行刻蚀工艺，导致图12所示的氧化物的L形间隔52。使 用在具有不同氮离子浓度的氧化物区域之间具有选择性的刻蚀溶液执 行刻蚀，例如HF溶液。基本上为L形的非离子注入部分52仍存在，同 时选择性地刻蚀掉氧化物层300的剩余部分。接着，可执行上述参考图 7的另外工艺以形成完成的器件。
从本发明公开的内容，其它变换或改变对于本领域的技术人员是
显而易见的。这种变换或改变可包括相同和本领域已知的其它特征， 其可替代使用或附加于在此处已说明的特征。
虽然本申请中已将权利要求归纳为特征的特定组合，应当理解 本发明的公开范围也包括其中明确地或非明确地以公开的任何新的特 征或任何特征新的组合，或对其的任何概括，无论其是否涉及任何权 利要求中所述的相同发明，并且无论其是否解决本发明所述的任何或 全部技术问题。
各个实施例中说明的特征也可在组合在单个实施例中。反之，单 个实施例的内容中说明的多个特征也可分别配置或以任何适当的分设 组合配置。申请人在此指出，在本申请或本申请延伸出的任何又一申 请审查期间，可以将新的权利要求归纳为这些特征和/或这些特征的组
权利要求
1、一种半导体器件，所述器件包括半导体材料的鳍状物(20)，位于绝缘衬底(12)上；第一栅极(72)，通过栅极电介质层(30)与鳍状物的第一边分离，所述第一栅极的至少一部分面向由多晶硅形成的鳍状物；以及第二栅极(74)，通过栅极电介质层(32)从鳍状物的与第一边相对的第二边分离，所述第二栅极的至少一部分面向由金属硅化物形成的鳍状物。
2、 根据权利要求1所述的器件，其中靠近鳍状物(20)的至少一 部分第一栅极(72)和/或第二栅极(74)掺杂有掺杂剂原子。
3、 根据权利要求2所述的器件，其中所述掺杂剂原子包括砷原子。
4、 根据上述权利要求中任一项所述的器件，其中金属硅化物层 (70a)形成在第一栅极的多晶硅部分上。
5、 一种制造如上述权利要求中任一项所述的半导体器件的方法， 所述方法包括以下步骤-(a) 配置具有顶部表面的绝缘衬底U2);(b) 在所述绝缘衬底的顶部表面上形成半导体材料的鳍状物 (20)，所述鳍状物具有第一和第二相对的边；(c) 沉积多晶硅层(34);(d) 在鳍状物的第一边上延伸的那部分多晶硅层上形成局部氧化 物层(52);(e) 沉积金属层(60);以及(f) 退火，使得通过多晶硅和在所述鳍状物的第二边上叠置的金 属形成金属硅化物。
6、 根据权利要求5所述的方法，其中步骤(d)包括以下步骤 按照相对于衬底顶部表面非垂直的角度向衬底(12)注入离子(40)，使得鳍状物(20)的第二边上叠置的那部分多晶硅层(34)比 鳍状物(20)的第一边上叠置的那部分注入更多数量的离子；氧化多晶硅层的外表面，在鳍状物的第二边上叠置的所述部分多 晶硅层中存在的更多数量的注入离子，导致其中形成相对于在鳍状物的第一边上叠置的所述部分多晶硅层的氧化物层(50a)更薄的氧化物 层；以及各向同性地刻蚀掉氧化物材料以留下所述局部层(52)。
7、 根据权利要求5所述的方法，其中步骤(d)包括以下步骤 在多晶硅层(34)上形成氧化物材料层(300); 按照相对于衬底顶部表面非垂直的角度向衬底(12)注入离子(302)，使得在鳍状物(20)的第二边上叠置的那部分氧化物层比在 鳍状物(20)的第一边上叠置的那部分氧化物层注入更多数量的离子； 刻蚀掉氧化物材料以留下所述局部层(52)，在鳍状物的第二边上 叠置的所述部分氧化物层上存在的更多数量的注入离子，使得其比在 鳍状物的第一边上叠置的那部分氧化物层更迅速地刻蚀掉。
8、 根据权利要求6或权利要求7所述的方法，其中所注入的离子 (302)包括氮。
9、 根据权利要求5至8中任一项所述的方法，其中所述金属层(60) 由镍或铂形成。
10、 根据上述权利要求中任一项所述的方法，包括以下步骤去 除在鳍状物(20)的顶部上叠置的多晶硅层(34)中的材料，以分离 栅极的任一边上的部分。
11、 根据权利要求5至9中任一项所述的方法，包括以下步骤 在步骤(f)后，去除在鳍状物(20)的顶部上叠置的金属硅化物材料(70)，以在鳍状物的相应边上形成第一和第二分离的栅极(72、 74)。
12、 根据权利要求10或11所述的方法，其中通过CMP去除所 述材料。
全文摘要
本发明提供一种双栅极FinFET及其制造方法。所述FinFET包括鳍状物(20)的相邻各个边的第一和第二栅极(72，74)，至少一部分第一栅极面向由多晶硅形成的鳍状物，并且至少一部分第二栅极面向金属硅化物形成的鳍状物。两个栅极的不同成分提供各个不同的功函数以减小短沟道效应。
文档编号H01L29/49GK101385150SQ200780005193
公开日2009年3月11日 申请日期2007年2月2日 优先权日2006年2月13日
发明者拉杜·苏尔代亚努, 马克·范达尔 申请人:Nxp股份有限公司