专利名称：用于改善的机械和热机械性能的焊料凸点互连的制作方法
技术领域：
本直接公开涉及电子晶片级芯片规模封装和倒装芯片封装以及 装配领域，更具体地，提供了具有改善的机械强度和抗冲击性的焊
^f凸点互连结构。
背景技术：
传统上，丝焊用来提供半导体器件和外部电路之间的电连接。 从晶片将半导体器件切成小方块，在晶片上加工半导体器件并在封装中将半导体器件放置为面朝上。然后，较小的引线(典型地由金 或铜制成)被焊接在封装上的外部导线和半导体器件上所存在的焊
盘(bond pad)之间。
倒装芯片技术的名字来源于在封装中将半导体器件面朝下放 置。封装的外部导线和半导体器件之间的电连接是通过在半导体器 件的表面上回流导电焊料凸点制成的。
倒装芯片技术允许制成大量的电连接，这是因为可以使用半导 体器件的整个区域来形成焊盘，尽管在引线键合中焊盘被典型地形 成在半导体器件的周围。倒装芯片技术还有利于通过消除与丝焊相 关联的电容和阻抗来加速半导体器件和外部电路之间的电连接。
晶片级芯片规^^莫封装("WLCSP，，)或晶片级封装("WLP，，)通 过在加工半导体器件期间直接在半导体器件上形成电连接而推进了 倒装芯片的概念。这允许半导体器件被直接安装到印刷电路板 ("PCB")上，从而消除了单独封装的需要。所得到的被封装器件 大小类似于棵的半导体器件。WLCSP的实现还得益于电性能的提 高以及更小的封装大小。该工业中从利用铅冶金学的焊接到WLCSP 的无铅冶金学的转变已导致了用于高可靠性芯片封装的对热循环和 突然枳4成冲击效应的更高每文感性。
再分布层("RDL")技术允许其中焊盘被定位于器件周围的较 早的半导体器件设计使用WLCSP。 RDL建立了焊料凸点和半导体 器件上的焊盘之间的电路径，允许焊料凸点被均匀地分布在半导体 器件的整个区域上。
图1示出了在形成焊^f凸点之前器件焊盘(device pad )上的现 有4支术的IO上凸点(bumponIO)结构，以及图2a示出了在应用 了焊料凸点106之后图1的现有技术IO上凸点结构。该器件由衬底101、器件焊盘102、以及《屯化层103构成。器件焊盘102是金属 材料，典型地包括铝、铜、或这两者的合成物。器件焊盘102可以 利用工业中已知的多种方法中的任意方法来形成。衬底101可以包 括诸如硅、砷化镓、钽酸锂、锗化硅等的材料。为了简化，在本文 中衬底材料一般被称作硅，但是其使用不应当被解释为旨在仅将本 公开文件限制为基于硅的衬底。
器件钝化层103典型地包括氮化硅、氧化物氮化物等。钝化层 103在器件焊盘上不是连续的，而是具有限定的开口，在开口处没 有4屯^匕才才:扦，多个开口单独地^皮称作#/[匕开口。在图2中更详细;也 示出了钝化开口 ，其提供了图1的IO上凸点结构的俯视图。钝化开 口一^:为圓形并且位于器件焊盘102中部。钝化开口限定了一个区 域，在该区域中将在WLCSP处理或倒装芯片封装处理中沉积随后 的金属以制作连接并粘附到器件焊盘上。
用于》文置下层IO上凸点结构的现有冲支术(如图1和图2所示 的)由以下步骤构成使用标准的金属沉积方法(诸如金属电镀、 金属喷^余等)形成凸点下金属焊盘("UMB，， ) 105。 UMB 105可以 包括多种已知材料中的任意种，包括Ti(W)/Cu、 Al/无电4度Ni/浸Au、 Al/无电镀Ni/PdlAu、 AlCu/无电镀Ni/浸Au、 AlCuSi/无电镀Ni/浸 Au、以及AlSi/无电镀Ni/浸Au。由于所使用的技术和材料，UMB 105 可以粘附于4屯化材对牛103和器件焊盘102，并且典型地形成约1.0 微米或更厚的层。UBM 105的上表面提供了焊料凸点放置位置并有 利于其粘附。在图i和图2中，UBM焊冲牛凸点位置—皮聚合体104 中的开口所P艮定。
传统的现有4支术处理利用了由聚酰亚胺、苯环丁烯("BCB") 等构成的聚合物材料。聚合物104的厚度典型地为IO微米或更小。 聚合物104典型地被光限定以建立开口，开口一4殳为圓形并且位于 UBM105中部。在该实例中以及在大多凄t的传统」见有冲支术焊冲+凸点结构中，器件焊盘102的直径大于或等于UBM 105的直径，导致 1:1或更大的比值。在这种传统现有技术焊料凸点结构中，聚合物 204中的开口的直径典型J4小于UBM 105的直径，具有0.86:1或更 小的比^f直。
图3和图4分别示出了可选的5见有冲支术IO上凸点结构的截面 图和俯浮见图。在该现有才支术版本中，器件焊盘302的直径小于UBM 305的直径，具有典型的比值0.43:1。该聚合物开口直径小于UBM 305的直径，具有典型的比值0.32:1。用于》文置诸如图3和图4所示 的下层结构的现有技术由以下步骤构成将聚合物304放置在器件 钝化层303中的开口之上以及器件焊盘302之上，其中，聚合物诸 如聚酰亚胺、苯并环丁烯、聚苯并噁唑、聚苯并噁唑的衍生物等。 聚合物304的厚度典型地为10微米或更小。然后聚合物304被光限 定以建立开口 ，该开口一般为圆形并且位于器件钝化开口中部上， 并且开口到器件焊盘302的表面。
在该处理的该点处，聚合物304已经限定了一个连接到器件4屯 化层303并且落在器件钝化层303的开口内的区域。聚合物304中 的该开口区域一皮称为聚合物开口。 一旦限定了聚合物开口，将经由 诸如金属电镀、金属喷涂等的标准方法来沉积UBM305。该工艺形 成了 UBM 305， 4吏得UBM 305的底部粘附于聚合物304、器件4屯 化层303在聚合物304和器件焊盘302之间的任何暴露的钝化部分、 以及器件焊盘302本身。UBM 305的顶部是,皮限定用于焊料凸点放 置和粘附的表面。
在该结构中以及在大多数下层焊料凸点结构中，器件焊盘302 的直径小于UBM 305的直径，并且典型地具有0.43:1的比值。这 导致UBM305在器件焊盘302之上的显著重叠。此外，聚合物304 中开口的直径典型地小于UBM305的直径，并且典型地具有0.32:1
的比值。图5和图6是示出在形成焊料凸点之前的示例性现有技术再分 布层("RDL")下层结构的截面图。图6a是示出在已经应用了焊料 凸点507之后的示例性现有技术RDL下层结构的截面图。图7是图 5和图6中所示的结构的^府一见图。RDL 4九迹(trace) 505是4吏用该 工业中已知的标准金属沉积方法形成的。RDL轨迹可以是单一的金 属层或是堆叠的金属层(诸如铼/铝/钬或铜或铝或镍铜或铬/铜/4各 等)。在RDL轨迹505的末端，该金属典型地被形成为圆形图案以 变成连4妻焊盘(landing pad ) 505a。连4矣焊盘505a为随后的WLCSP 或倒装芯片封装处理提供连接点。连接焊盘可以是单一的金属层或 堆叠的金属层(诸如铝、铝/镍/铜、钛/铝/钬或铜或镍/金/铜等)。一 旦已形成了轨迹505和连接焊盘505a，则光限定的聚合物2材料506 ,皮沉积在4九迹505和连4妄焊盘505a之上。然后开口被限定在聚合物 2材料506中，其中开口位于连4妻焊盘505a的中央区域中并暴露连 接坪盘505a的一部分。连接焊盘的中部之外的所有聚合物2材料 506保持接触，覆盖轨迹505。聚合物2材料506的厚度典型地为 20樣i米或更小。UBM 507 一皮形成在聚合物2材津+ 506之上并一皮形 成在连4妻焊盘505a上，以建立UBM 507和连4妄焊盘505a之间的 电连接。
典型地，连接焊盘505a的直径大于或等于UBM507的直径。 传统连接焊盘直径与UBM直径的比值是1:1或更大。聚合物2开 口直径与UBM直径的比值典型地是0.9:1或更大。图6a示出了典 型的RDL上焊料凸点。
半导体工业中的盛行趋势是转变到这样的处理:技术，该处理#支 术采用了更小的部件大小，允许半导体器件展现更多的功能性。片 上系统("SoC")器件是可能通过更小的部件大小制作的这类半导 体器件的实例，并且通过图3和图4所示的结构示出。集合了更大 功能性的更小的部件大小已经导致减小的输入-输出("IO") 盘大小， 如通过将图1和图2与图3和图4进4亍比4交所示的。WLCSP应用中最终IO盘几何结构已变得显著小于所需的焊料凸点，从而在焊料
凸点和最终的IO盘几何结构之间建立窄颈结构。该窄颈将不稳定性
和不一致性？ 1入到焊料凸点中，还提高了它们对温度周期变化和突 然的机械震击冲击的敏感性。
发明内容
因此，期望能有一种改进的半导体封装，该封装在稳定性测试
(诸如枳4成3失落测试、积4戒撞击或震动测试、枳4戒剪切测试、温度 周期变化、温度骤变测试或在测试半导体封装中^f吏用的其他测试) 中提供改善的机械和热-机械性能，尤其当刚性焊料组合物而非铅焊 料组合物被用于焊料凸点时。本直接公开涉及一种焊料凸点互连结 构，该结构基本上消除了由于相关技术的限制和缺点引起的一个或 多个问题。
本发明的其他特征和优点将在以下的描述中给出，并且部分地 将通过这些共开内容而变得显而易见，或通过实践本发明来获得。 本发明的目的和其他优点将通过叙述的描述(包括本文所包含的任 意权利要求和附图)中所具体指出的结构和实现和达到。
在一些实施例中，^是供了一种再分布芯片规才莫封装，该封装具 有衬底和最终的金属焊盘，该金属焊盘具有最终的金属焊盘大小。 沉积在最终金属焊盘之上的器件钝化层具有钝化开口，其中，钝化 层^f皮局部移除以暴露下面的最终金属焊盘。沉积在^/f匕层之上的聚 合物层具有聚合物开口，其中，聚合物层被局部移除以暴露下面的 最终金属焊盘。导体层沉积在聚合物层之上，其中，导体层被图案 化以提供轨迹和连接焊盘，连接焊盘具有连接焊盘长度。沉积在导 体层之上的聚合物层具有聚合物层开口，其中，聚合物层被局部移 除以包括下面的连接焊盘。沉积在聚合物层之上的凸点下金属层具 有最终的凸点下金属大小和凸点下金属突出。聚合物开口直径与最终凸点下金属直径的比值范围/人约0.35:1到约0.85:1。连4妄焊盘直 径与最终凸点下金属直径的比值范围从约0.5:1到约0.95:1。在凸点 下金属和其他区域具有近似圆形几何结构的实施例中，上述限定的 长度对应于其直径。
在一些实施例中，提供了一种焊料IO上凸点芯片规模封装， 该封装具有衬底和最终金属焊盘，最终金属焊盘具有最终金属焊盘 大小。沉积在最终金属焊盘之上的器件钝化层具有钝化开口，其中， 4屯化层一皮局部移除以暴露下面的最终金属焊盘。沉积在4屯化层之上 的聚合物层具有聚合物开口，其中，聚合物层被局部移除以暴露下 面的最终金属焊盘。沉积在聚合物层之上的凸点下金属层具有最终 的凸点下金属大小。聚合物开口与最终的凸点下金属大小的比值范 围从约0.35:1到约0.85:1。最终金属焊盘大小到最终凸点下金属大 小的比值范围在约0.5:1到约0.95:1。钝化开口到最终凸点下金属大 小的比值范围在约0.35:1到约0.80:1。在凸点下金属和其他区域具 有近似圓形几何结构的实施例中，上述限定的长度对应于其直径。
应当理解的是，前述总体描述和以下详细描述两者都是示例性 的和阐述性的，并且旨在才是供对所4皮露的具有改进的热-才几械强度和 跌落测试性能的焊料凸点互连结构的进一 步阐述。
被包括以提供对所披露的具有改善的热机械强度和跌落试验性 能的焊料凸点互连结构的进一步理解并且被结合于此并构成本说明 书的一部分的附图，示出了示例性实施例，并连同"i兌明书一起用于 阐述所披露的具有改善的热机械强度和跌落试验性能的焊料凸点互 连结构的至少 一 个实施例的原理。
在附图中图1示出了在形成焊料凸点之前器件焊盘上的现有技术IO上
凸点结构。
图2示出了图1的IO上凸点结构的俯视图。
图2a示出了用于在器件焊盘上创建IO上凸点结构(包括创建 焊料凸点)的典型现有技术处理。
图3示出了在形成焊料凸点之前器件焊盘上的可选现有技术的 IO上凸点结构。
图4示出了图3的IO上凸点结构的俯"现图。
图5是示例性现有技术再分布层结构的截面图。
图6是图5中所示的再分布层结构的一部分的详细视图。
图6a是示例性现有技术的RDL上凸点结构(包括焊料凸点) 的截面图。
图7是图5中所示的再分布层结构的俯视图。
图8是根据一个实施例的示例性IO上凸点结构的截面图。
图9是图8中所示的示例性IO上凸点结构的俯一见图。
图10是才艮据一个实施例的示例性再分布层结构的截面图。
图11是图10中所示的再分布层的一部分的详细视图。
图12是图10中所示的示例性再分布层结构的俯碎见图
具体实施例方式
以下描述和附图示出了特定实施例，这些实施例足以使本领域 技术人员能够实现本文所描述的这些系统和方法。其他实施例可以 结合结构上的、逻辑上的处理及其他变化，并且也旨于落在本7>开 的范围之内。实例仅代表可能的变化。
以下描述实现本系统和方法的各种实施例的元件。许多元件是 可以利用已知结构来配置的。还应当理解到的是，本系统和方法的 才支术可以利用各种^支术来实现。
具有改进的热机械强度和跌落试验性能的焊料凸点互连结构的 特定实施例的公开内容将在下面呈现。半导体器件封装典型地被实 现为芯片规模封装或晶片级封装，例如，被用于板上芯片装配应用，
实i见方式的实例在以下专利中有所描述美国专利第6,441,487号 (Elenius等人在2002年8月27日发布，才示题为Chip Scale Package Using Large Ductile Solder Balls )、美国专利第5,844,304号(Kata 等人在1998年12月1日发布，标题为Process for Manufacturing Semiconductor Device and Semiconductor Wafer )、 美国专矛J第 5,547,740号(Higdon等人在1996年8月20日发布，标题为Solderable Contacts for Flip Chip Intergrated Circuit Devices )、 美国专利第 6,251,501号(Higdon等人在2001年6月26曰发布，标题为Surface Mount Circuit Device and Solder Bumping Method Therefor )、 以及 PCT专牙寸申"i青第PCT/U505/39008号(Vrtis等人在2005年10月28 曰发布，沖示题为Semiconductor Device Package with Bump Overlying a Polymer Layer ),通过至少引i正它们关于去于装应用、结构、及力口工 方法的教导将它们结合于此。所披露的互连结构的 一个优点在于，其可以利用现有技术制造 技术的优点来达到期望的热机械强度和跌落试验性能上的提高。披 露了其中限定了 UBM的直径、聚合物开口的直径、器件4屯化开口 的直径、以及器件焊盘的直径的最适宜的下层结构。尽管在本文中 被描述为采用了圓形几何结构，但是在不背离本公开文件的范围或
精神的情况下，可以针对UBM、聚合物开口、器件钝化开口、和/ 或器件焊盘而替换可选的几何结构。通过实例的方式(而不是限制 的方式)，在一个实施例中，利用方形几4可结构可以限定一个或多个 结构。在这才羊的实施例中，结构的边长可以替4奐相应的直径。
图8和图9示出了采用本文所描述的比值的示例性IO上凸点 结构。在图8和图9中，器件焊盘802的直径与UBM 805的直径 的比值范围在0.5:1到0.95:1。聚合物804中的开口的直径与UBM 805的直径的比值范围在0.35:1到0.85:1。器件4屯化层803中的开 口的直径与UBM805的直径的比4直范围在0.35:1到0.80:1。通过采 用这些大小比值，直接的IO上凸点结构允许与热和机械应力相关联 的力在IO上凸点结构上净皮分布得更加均匀，乂人而改善了该结构在不 利状况下的整体性能，这在下面进一步描述。
图10、 11和12示出了示例性RDL下层结构。在图10至12 中，连接焊盘1005a的直径与UBM 1007的直径的比值范围在0.5:1 到0.95:1。聚合4勿2层1006中的开口的直4圣与UBM 1007的直^圣的 比值范围在0.35:1到0.85:1。通过采用这些大小比值，RDL下层结 构允i午与热和扭4成应用相关耳关的力在RDL下层结构上纟皮分布纟寻更 加均匀，从而改善了该结构在不利状况下的整体性能，这在下面进 一步描述。
电子工程设计发展联合协会(JEDEC) JESD22-B111标准提供 了一种方法，该方法评估倒装芯片或WLCSP经受机械撞击(该枳』 械撞击为如果半导体器件位于跌落的便携器件中时其将要经历的机才成冲童击)的能力。J见有的WLCSP在100次S失落之前呈i见失败。本 文描述的本发明各实施例将WLCSP ^失落测试性能^是高了约超过 200%，其中，它们J见在能够经受100次或更多次的^失落。
尽管在本文中描述了部件几何结构的实现方式，但是新的凸点 结构提供了提高的热机械稳定性并增强了整体结构吸收来自突然正失 落的沖击的能力。通过实例的方式，相对于热机械稳定性，处于95%
一些情况下超过600个循环)。JEDEC跌落测试性能可以被改善多 于100%。在利用IO上凸点实现的JESDA104B的TCT第二级测i式 中，该新的结构总地呈现了在超过600个循环后的一次失败。类似 地，利用JESD22-B111标准的IO i 失落测试的凸点在高达800次i 失 落后没有失败。再分布凸点结构已经经过了高达1000次循环的利用 JESDA104B的TCT第二级测试结果，并且再分布的凸点结构已经 经过了高达800次^失落的JESD22-B111标准^失落测试。
尽管以上描述了特定的示例性"i殳备和方法，^f旦是本领域技术人 员将认识到在其他实现方式中上述步骤中的许多步骤可以重新安排 和/或省略。特定实施例的前述描述披露了本公开文件的总体实质， 在不背离总体构思的情况下其他人可以通过应用现有知识来容易地 {奮改和/或调整它用于各种应用。例如，附加的聚合物层和再分布專九 迹可以被用于在半导体晶片上形成多个金属层(例如，高达五个层)。 因此，这些调整和修改落在所披露实施例的等价物的含义和范围之 内。本文所采用的措辞和术语用于描述的目的而非构成限制。
权利要求
1.一种包含输入-输出(IO)上凸点结构的半导体封装，包括器件焊盘；凸点下金属焊盘(UBM)；聚合物；以及钝化层，其中，从所述器件焊盘的中央到所述器件焊盘的外边缘的最短距离与从所述UBM的中央到所述UBM的外边缘的最短距离的比值范围在0.5∶1到0.95∶1。
2. 根据权利要求1所述的半导体封装，其中，从所述聚合物的中 央到所述聚合物的外边缘的最短距离与从所述UBM的中央到 所述UBM的外边》彖的最短距离的比值范围在0.35:1到0.85:1 。
3. 根据权利要求1所述的半导体封装，其中，从所述钝化层的中 央到所述《屯化层的外边》彖的最短距离与乂人所述UBM的中央到 所述UBM的外边^彖的最短距离的比值范围在0.35:1到0,80:1 。
4. 根据权利要求1所述的半导体封装，其中，从所述聚合物的中 央到所述聚合物的外边缘的最短距离与从所述UBM的中央到 所述UBM的外边缘的最短距离的比值范围在0.35:1到0.85:1; 以及其中，从所述钝化层的中央到所述钝化层的外边缘的最短 -巨离与乂人所述UBM的中央到所述UBM的夕卜边纟彖的最4豆3巨离 的比值范围在0.35:1到0.80:1。
5. 根据权利要求1所述的半导体封装，其中，与热应力和机械应力相关:f关的力在所述IO上凸点结构上^皮更加均勻地分布。
6. 根据权利要求1所述的半导体封装，其中，所述器件焊盘、所 述UBM、所述聚合物、及所述4屯化层采用圆形几4可结构。
7. 根据权利要求1所述半导体封装，其中，所述器件焊盘、所述 UBM、所述聚合物、及所述4屯化层采用方形几4可结构。
8. 根据权利要求1所述的半导体封装，其中，所述聚合物是聚酰 亚胺。
9. 根据权利要求1所述的半导体封装，其中，所述聚合物是苯环 丁烯(BCB )。
10. 根据权利要求1所述的半导体封装，其中，所述聚合物是聚苯 并恶唑。
11. 一种包含再分布层(RDL)下层结构的半导体封装，包括连接焊盘；凸点下金属焊盘(UBM);以及 聚合物，其中，从所述连接焊盘的中央到所述连接焊盘的外边缘的 最短距离与从所述UBM的中央到所述UBM的外边缘的最短 距离的比值范围在0.5:1到0.95:1。
12. 根据权利要求11所述的半导体封装，其中，从所述聚合物的 中央到所述聚合物的外边缘的最短距离与从所述UBM的中央 到所述UBM的外边缘的最短距离的比值范围在0.35:1到 0.85:1。
13. 根据权利要求11所述半导体封装，其中，与热应力和机械应 力相关联的力在所述RDL下层结构上^皮更加均匀地分布。
14. 根据权利要求11所述的半导体封装，其中，所述连接焊盘、 所述UBM、及所述聚合物采用圓形几何结构。
15. 根据权利要求11所述的半导体封装，其中，所述连接焊盘、 所述UBM、及所述聚合物采用方形几4可结构。
16. 根据权利要求11所述的半导体封装，其中，所述聚合物是聚 酰亚胺。
17. 根据权利要求11所述的半导体封装，其中，所述聚合物是苯 环丁烯(BCB )。
18. 根据权利要求11所述的半导体封装，其中，所述聚合物是聚 笨并恶哇。
全文摘要
一种用于包括输入-输出(IO)上凸点结构的半导体封装的设备和方法被披露，其中涉及器件焊盘、凸点下金属焊盘(UBM)、聚合物、及钝化层。从器件焊盘的中央到其外边缘的最短距离与从UBM的中央到其外边缘的最短距离的比值从0.5∶1到0.95∶1。此外，从聚合物的中央到其外边缘的最短距离与从UBM的中央到其外边缘的最短距离的比值从0.35∶1到0.85∶1。此外，从钝化层的中央到其外边缘的最短距离与从UBM的中央到其外边缘的最短距离的比值从0.35∶1到0.80∶1。
文档编号H01L21/60GK101636831SQ200880002933
公开日2010年1月27日 申请日期2008年4月22日 优先权日2007年4月23日
发明者理查德·雷德本, 原 陆, 雷南特·阿尔瓦拉多 申请人:弗利普芯片国际有限公司