专利名称：电流沿横向流动的电子器件用外延基板及其生产方法
技术领域：
本发明涉及电子器件用外延基板及其生产方法。本发明具体地涉及其中电流沿横向流动的HEMT用外延基板，以及其生产方法。
背景技术：
近年来，随着IC器件等所需速度的提高，HEMT (高电子迁移率晶体管)已被广泛地用作高速FET(场效应晶体管)。如图1示意性说明，此类场效应晶体管通常例如通过在绝缘基板21上层压沟道层22和电子供给层23，然后在电子供给层23表面上设置源电极24、 漏电极25和栅电极沈来形成。当该器件运行时，电子依次通过源电极24、电子供给层23、 沟道层22、电子供给层23和漏电极25移动。在该器件中，横向为主要电流流动方向。该电子沿横向，即电流流动方向的移动，受施压于栅电极26的电压的控制。在HEMT中，在带隙彼此不同的电子供给层23和沟道层22之间的接合界面处产生的电子与普通半导体中的电子相比能够极快地移动。此处，电子的移动，即沿横向的电流受栅电压的控制；由此，运行各种器件。
JP2008-522447W公开了一种结构，其中Si单晶基板用作绝缘基板，第III族氮化物层在所述基板上生长。JP2008-522447W进一步公开了一种防止杂质污染的技术，其使用具有高电阻(电阻率超过100 Ω -cm)的基板来减少电荷载体，从而减少高频区的能量损失。 然而，当第III族氮化物层在高电阻Si单晶基板的表面上生长时，高电阻Si单晶基板背面的电阻会变低。该现象是由于以下事实引起在第III族氮化物层的外延生长中，将为P型载体的第III族元素通过Si单晶基板背面扩散至Si单晶基板，其导致硅基板导电性的增加。
沟道层22的薄层电阻(sheet resistance)，其为HEMT的特征属性之一，可通过接触电阻测量法或非接触电阻测量法来测量。接触电阻测量法包括霍尔效应测量法，其中将电极置于电子供给层23侧的表面上从而在晶片的中心处测量沟道层22的薄层电阻。在该方法中，在沟道层22和基板21之间设置缓冲层，并将该缓冲层用作绝缘层，以便能够单独测量沟道层22的电阻。然而，该方法是破坏性试验，其中电极附着于表面上；因此，在该测量中所使用的晶片不能再次使用。
另一方面，作为非接触电阻测量方法，通常使用通过电磁感应法测量薄层电阻的方法。该方法为非接触型；因此，在测量中所使用的晶片不会浪费。此外，可测量在用于实际加工器件的该晶片中的面内分布。然而，相对于该方法，在使用高电阻Si单晶基板和Si 单晶基板背面的电阻如上所述减少的情况下，该基板背面的电阻也包括在总薄层电阻内； 因此，不能精确地测量薄层电阻。
在这一点上，如果添加除去具有减少电阻的Si基板背面的步骤，上述问题可能会解决；然而，加工步骤数的增加劣化了加工性。
现有技术文献
专利文献
[专利文献 1] JP 2008-522447 W 发明内容
发明要解决的问题
本发明的目的为提供电子器件用外延基板，其中电流沿横向流动，其能够非接触地精确测量HEMT的薄层电阻，还提供有效生产所述电子器件用外延基板的方法。
用于解决问题的方案
为了实现上述目的，本发明首先包括以下组成特征。
(1) 一种生产电子器件用外延基板的方法，其包括以下步骤在高电阻Si单晶基板的一个表面上形成杂质扩散阻挡层；在所述高电阻Si单晶基板的另一表面上形成作为绝缘层的缓冲层；通过在所述缓冲层上外延生长多个第III族氮化物层以形成主层压体来生产所述外延基板；和非接触测量外延基板的主层压体的电阻，其中横向为外延基板中的电流流动方向。
(2)根据(1)所述的生产电子器件用外延基板的方法，其在生产外延基板的步骤后进一步包括，至少部分除去杂质扩散阻挡层和高电阻Si单晶基板的步骤，和在主层压体上形成电极的步骤。
(3)根据(1)或( 所述的生产电子器件用外延基板的方法，其中所述杂质扩散阻挡层通过热氧化所述一个表面来形成。
(4)根据(1)至C3)任一项所述的生产电子器件用外延基板的方法，其中形成于所述另一表面侧的层通过使用化学气相沉积的外延生长来形成。
(5) 一种电子器件用外延基板，其包括高电阻Si单晶基板；形成于所述高电阻 Si单晶基板的一个表面上的杂质扩散阻挡层；形成于所述高电阻Si单晶基板的另一表面上的作为绝缘层的缓冲层；和通过在所述缓冲层上外延生长多个第III族氮化物层形成的主层压体，其中横向为电流流动方向，和从所述高电阻Si单晶基板的一个表面至深度ιμπι 的区域中，第III族元素浓度为IX IO"5原子/cm3以下。
(6)根据( 所述的电子器件用外延基板，其中所述杂质扩散阻挡层由Si的氧化物、氮化物或碳化物形成。
(7)根据( 或(6)所述的电子器件用外延基板，其中所述缓冲层具有超晶格结构或梯度组成结构。
(8)根据( 至(7)任一项所述的电子器件用外延基板，其中所述缓冲层具有 IX IO18原子/cm3以上的C浓度。
(9)根据(5)至⑶任一项所述的电子器件用外延基板，其中所述高电阻Si单晶基板具有5000 Ω · cm以上的电阻率。
发明的效果
本发明的电子器件用外延基板在高电阻Si单晶基板的一个表面上提供有杂质扩散阻挡层，从而可非接触地精确测量薄层电阻。
此外，根据本发明的生产电子器件用外延基板的方法，杂质扩散阻挡层形成于高电阻Si单晶基板的一个表面上；因此，可有效地生产能够非接触地精确测量薄层电阻的电子器件用外延基板。
图1为说明典型的场效应晶体管的示意性截面图。
图2为根据本发明的电子器件用外延基板的示意性截面图。
图3(a)和3(b)示出使用非接触电阻测量装置测量薄层电阻的面内分布的结果， 图3(a)说明实施例而图3(b)说明比较例。
图4为示出在未形成杂质扩散阻挡层的情况下，通过SIMS(二次离子质谱分析法) 在Si单晶基板上从其背面(表面之一)沿深度方向进行组分分析的测量结果的图。
具体实施方式
接下来，将参考附图描述根据本发明的电子器件用外延基板的实施方案。图2示意性示出根据本发明的电子器件用外延基板的截面结构。注意，为了解释，在厚度方向上放大了图2中的外延基板。
根据本发明的电子器件用外延基板1具有以下特性。横向为电流流动方向。如图 2所示，外延基板1包括高电阻Si单晶基板2、形成于高电阻Si单晶基板2的一个表面加上的杂质扩散阻挡层3、形成于高电阻Si单晶基板2的另一表面2b上的作为绝缘层的缓冲层4和通过在该缓冲层4上外延生长多个第III族氮化物层形成的主层压体5。在从高电阻Si单晶基板2的一个表面加至深度1 μ m的区域中，第III族元素浓度为1 X IO16原子 /cm3以下。通过此类结构，可非接触地精确测量HEMT的薄层电阻。
现在，“横向为电流流动方向”指如图1所说明，电流主要沿层压体的宽度方向从源电极M流向漏电极25的状态。该状态不同于例如电流主要沿垂直方向(即，如沿半导体夹在电极对之间的结构中的层压体的厚度方向)流动的状态。
高电阻Si单晶基板2的晶面不特别限定，并可使用(111)、(100)和(110)平面等。 然而，为了生长具良好表面平坦性的第III族氮化物的(0001)平面，期望使用(111)平面。 此外，导电型可为P型或η型。
高电阻Si单晶基板2优选具有5000 Ω · cm以上的电阻率，并且在高电阻率的情况下，可生产在高频特性上优异的电子器件用外延基板。此外，此类基板优选通过使Si晶体的纯化容易的FZ法来生产。使用高电阻基板，可有效地扩展耗尽层，并可抑制由于形成于基板表面上的载体与基板中的电荷之间的电容或电感耦合所造成的电子器件高频运行时的损失。注意当使用低电阻基板时，不出现本发明试图解决的减少电阻的问题；因此，本发明的基板限定为高电阻基板。
杂质扩散阻挡层3不仅保护Si单晶基板的背面，还防止到达Si单晶基板背面的为P型载体的第III族元素扩散到基板中，从而防止Si单晶基板导电性的增加。因此，从高电阻Si单晶基板2的一个表面加至深度1 μ m的区域中可具有1 X IO16原子/cm3以下的第III族元素浓度。该杂质水平允许Si单晶基板的背面具有10000 Ω / □以上的薄层电阻。此外，由于第III族元素在Si单晶基板2中用作ρ型杂质，上述浓度范围可抑制由于形成于基板表面的电极和基板中P型杂质之间的电容或电感耦合所造成的电子器件高频运行时的损失。注意，通过SIMS分析测量杂质浓度。在该情况下，测量沿基板背面的深度方向的杂质浓度分布(profile)。在这种情况下，Al杂质浓度优选低于( 杂质浓度。这是因为Al具有比( 低的活化能，所以Al易于产生ρ型载体。注意，杂质扩散阻挡层3可由例如Si等的氧化物、氮化物和碳化物等形成，其厚度优选0. Ιμπι以上。如果厚度小于 0. 1 μ m，将无法充分实现杂质扩散阻挡层的功能。厚度的上限不特别限定；然而，考虑到由于生产杂质扩散阻挡层的加工时间的增加，厚度优选10 μ m以下。此处，杂质扩散阻挡层的厚度是指其紧邻通过外延生长生产外延基板的步骤前的厚度。这是因为应将例如基板清洁中蚀刻杂质扩散阻挡层的情况考虑在内。
缓冲层4优选具有超晶格结构或梯度组成结构。如图2所示，超晶格结构指其中第一层7a和第二层7b以循环方式层压的结构。该结构可包括除第一层7a和第二层7b以外的层(例如，组成转变层)。同时，梯度组成结构是指其中某一 III元素的含量沿膜厚度方向渐变的结构。
此外，如图2所示，缓冲层4优选包括与Si单晶基板2接触的初期生长层6和在初期生长层6上具有超晶格层压体结构的超晶格层压体7。初期生长层6由例如AlN材料形成，并且当初期生长层6由AlN形成时，可抑制与Si单晶基板2的反应，这可以改进垂直击穿电压。其目的为抑制垂直击穿电压的劣化，所述劣化是由当初期生长层6由包含( 和 In的第III族氮化物材料形成时通过( 和h与基板中的Si反应(其诱导外延膜中的通孔缺陷)产生的缺陷而导致的。注意，此处的AlN材料可包含以下的微量杂质，例如，上述 Ga 和 In，或 Si、H、0、C、B、Mg、As 或 P 等杂质。
缓冲层4优选具有IX IO18原子/cm3以上的C浓度以改进垂直击穿电压。当缓冲层4具有低电阻时，要考虑类似于如上所述的基板背面的电阻减少的不利影响。
此外，本发明的电子器件用外延基板1期望从高电阻Si单晶基板2的初期生长层 6侧表面到深度0. 1 μ m的区域中具有总第III族原子的最大浓度为1 X IO16原子/cm3以下， 以及从初期生长层6侧表面到深度0. 3 μ m的区域中的总第III族原子的浓度1 X IO15原子 /cm3以下。当这些区域中有大于预定量的第III族原子时，这些区域也变成低电阻的，其将引起薄层电阻测量中的误测。
电子器件用外延基板1优选用于HEMT。示于图2的电子器件用外延基板1的主层压体 5 可具有由 BalAlblGEiclIndlN(0 彡 Ei1 彡 1、0 彡 Id1 彡 1、0 彡(^彡 UO ^ Cl1 ^ Ia^Wd1 =1)材料制成的沟道层 5a 和由 Ba2Alb2^ic2Ind2N(0 ^ a2 ^ UO ^ b2 ^ UO ^ c2 ^ U O^d2 ^ U a2+b2+c2+d2 = 1)材料制成的比沟道层fe具有更大带隙的电子供给层恥。在这种情况下，各层可由单一或多个组成制成。特别地，为了防止合金散射和降低电流流动部的电阻率，优选与电子供给层恥接触的沟道层fe的至少一部分由GaN材料制成。
接下来，将参考附图描述生产根据本发明的电子器件用外延基板的方法的实施方案。
本发明的电子器件用外延基板1可通过以下步骤有效地生产在高电阻Si单晶基板2的一个表面加上形成杂质扩散阻挡层3、在该高电阻Si单晶基板2的另一表面2b上形成作为绝缘层的缓冲层4、通过在该缓冲层4上外延生长多个第III族氮化物层以形成主层压体5来生产外延基板，和非接触地测量外延基板的主层压体5的电阻。通过此类结构， 可非接触地精确测量薄层电阻。
此外，在形成主层压体5的步骤后，可添加至少部分除去杂质扩散阻挡层3和高电阻Si单晶基板2的步骤以及在主层压体5上形成电极的步骤。
杂质扩散阻挡层3可附着于表面加或可通过使用CVD或溅射等的气相沉积形成于表面加上。更具体地，通过允许形成高电阻、致密且耐蚀刻层的热氧化来形成杂质扩散阻挡层3。
形成于其它表面2b侧的层优选通过使用化学气相沉积的外延生长来形成。MOCVD 可用于生长法；TMA(三甲基铝)或TMG(三甲基镓)等可用作第III族材料；氨等可用作第 V族材料；和氢气和氮气等可用作载体气体。
图1和图2仅示出代表性实施方案的实例，本发明不受限于这些实施方案。例如， 在各层之间可插入中间层或可插入另一超晶格层，或可使层组成梯度化，只要本发明的效果不受到不利影响即可。
实施例
(实施例1)
如图2所述，热氧化高电阻Si单晶基板2以在基板两个表面上形成SiOx膜， 然后除去一侧上的SiOx膜以形成3英寸(Ill)Si单晶基板2(厚度600 μ m，电阻率 6 X IO3 Ω · cm)，在其背面加(一个表面)具有310!￡层3(厚度2μπι)。在Si单晶基板2的表面2b (另一表面)上，生长初期生长层6 (AlN材料，厚度100nm)和超晶格层压体7 (A1N， 厚度4nm和Alai5GEia85N,厚度25nm，总计75层)以形成缓冲层4。在该超晶格层压体7 上，外延生长沟道层材料，厚度0. 75 μ m)和电子供给层恥(Α1α材料，厚度 40nm)以形成具有HEMT结构的主层压体5。由此，获得样品。超晶格层压体7的C浓度为 2. OX IO18原子/cm3。此外，电子供给层侧上的沟道层5a的5a2部具有0.8X IO16原子/cm3 至1.5X IO16原子/cm3的C浓度。各层的生长温度和生长压力示于表1。MOCVD用作生长方法。TMA(三甲基铝)和TMG(三甲基镓)用作第III族材料，氨用作第V族材料。氢气和氮气用作载体气体。此处的沉积温度指基板本身的温度，在生长期间使用辐射温度计测量。 注意，在池eV的离子能量下，使用Cs—作为离子源，使用Cameca制造的测量装置，通过从外延层侧蚀刻来进行C浓度的SIMS测量。
使用电磁感应法用非接触电阻测量装置(由Lehighton Electronics, inc制造) 测量薄层电阻的面内分布以获得示于图3(a)的分布。薄层电阻分布的标准偏差(ο值) 为 2. 6%。
当通过霍尔效应测量法来测量外延基板中沟道层部的电气特性时，在晶片中心处的薄层电阻为1410 Ω / □，其与上述非接触的测量值(1450 Ω / □)差40 Ω / 口。
当在晶片中心处的Si单晶基板的背面上进行霍尔效应测量时，薄层电阻为 IOOkQ/ □以上，其超过测量装置的检测限。
通过氢氟酸水溶液除去上述样品的Si单晶基板背面上的SiOx膜后，通过SIMS测量从Si单晶基板的背面到深度1 μ m的区域中Si单晶基板(晶片中心)的背面上的杂质浓度。在整个测量区域中第III族元素杂质如( 和Al的浓度小于IX IO16原子/cm3。
[表 1]
权利要求
1.一种生产电子器件用外延基板的方法，其包括以下步骤 在高电阻Si单晶基板的一个表面上形成杂质扩散阻挡层； 在所述高电阻Si单晶基板的另一表面上形成作为绝缘层的缓冲层；通过在所述缓冲层上外延生长多个第III族氮化物层以形成主层压体来生产外延基板；和非接触测量所述外延基板的所述主层压体的电阻， 其中横向为所述外延基板中的电流流动方向。
2.根据权利要求1所述的生产电子器件用外延基板的方法，其在生产所述外延基板的步骤后进一步包括，至少部分除去所述杂质扩散阻挡层和所述高电阻Si单晶基板的步骤，和在所述主层压体上形成电极的步骤。
3.根据权利要求1或权利要求2所述的生产电子器件用外延基板的方法，其中通过热氧化所述一个表面来形成所述杂质扩散阻挡层。
4.根据权利要求1至3任一项所述的生产电子器件用外延基板的方法，其中形成于所述另一表面侧的所述层通过使用化学气相沉积的外延生长来形成。
5.一种电子器件用外延基板，其包括 高电阻Si单晶基板；形成于所述高电阻Si单晶基板的一个表面上的杂质扩散阻挡层； 形成于所述高电阻Si单晶基板的另一表面上的作为绝缘层的缓冲层；和通过在所述缓冲层上外延生长多个第III族氮化物层形成的主层压体， 其中横向为电流流动方向，和所述高电阻Si单晶基板的从所述一个表面至深度1 μ m的区域中，第III族元素浓度为IX IO"5原子/cm3以下。
6.根据权利要求5所述的电子器件用外延基板，其中所述杂质扩散阻挡层由Si的氧化物、氮化物或碳化物形成。
7.根据权利要求5或权利要求6所述的电子器件用外延基板，其中所述缓冲层具有超晶格结构或梯度组成结构。
8.根据权利要求5至7任一项所述的电子器件用外延基板，其中所述缓冲层具有 IX IO18原子/cm3以上的C浓度。
9.根据权利要求5至8任一项所述的电子器件用外延基板，其中所述高电阻Si单晶基板具有5000 Ω · cm以上的电阻率。
全文摘要
提供一种使用横向作为电流传导方向的电子器件用外延基板，其中可非接触地精确测量HEMT薄层电阻。还提供一种用于有效制造电子器件用外延基板的方法，其特征在于包括在高电阻Si单晶基板的一个表面上形成杂质扩散抑制层的步骤，在前述高电阻Si单晶基板的另一表面上形成作为绝缘层的缓冲层的步骤，通过在所述缓冲层上外延生长多个第III族氮化物层以形成主层压体来制备外延基板的步骤，以及非接触测量所述外延基板的主层压体的电阻的步骤。
文档编号H01L21/205GK102498547SQ201080041478
公开日2012年6月13日 申请日期2010年7月13日 优先权日2009年7月17日
发明者坂本陵, 日野大辅, 柴田智彦, 生田哲也 申请人:同和电子科技有限公司