专利名称：单片并联互连结构的制作方法
单片并联互连结构
背景技术：
光电子器件大体上包括发光器件和光伏器件。这些器件大体上包括夹在两个电极之间的活性层，这两个电极有时称为前和后电极，其中的至少一个典型地是透明的。该活性层典型地包括一个或多个半导体材料。在发光器件中，例如有机发光二极管(OLED)器件中，施加于这两个电极之间的电压使电流流过该活性层。电流使该活性层发光。在光伏器件中，例如太阳能电池中，该活性层吸收来自光的能量并且将其转换为电能，该电能在这两个电极之间以某特性电压产生电流的流动。电配置该器件的一个方法称作“单片串联互连”并且在美国7，049，757和美国 7，518，148中描述，这两者都受让于通用电气公司。在该配置中(在图IA中示意地示出)， 器件100由设置在衬底130上并且串联电连接的两个个体或像素110和120组成。器件 100描绘为具有两个像素，但可串联连接任意数量的像素。像素110由其间具有电活性层 116的阳极112和阴极114组成；同样，像素120由其间具有电活性层IM的阳极122和阴极IM组成。通过使阴极114与阳极112重叠从而形成互连带140而在器件100中建立串联互连。每个像素以标称电压V和电流i操作。端到端施加的电压因此是2V并且施加的电流是i。照射每个像素所需要的电流的量与它的大小成比例。对于较大的像素，当电流跨对应更大的电极传播时，更高的电流增加了电阻损耗。电阻损耗实现为电压降并且计算为V = iR。从而具有更高所需电流的大的像素还呈现跨电极的更大的电压降并且导致跨像素的非均勻亮度。该串联设计通过使用串联连接的较小像素使得电阻损耗更少来减少亮度变化。 如果像素太大，则电压降导致通过发射层的非均勻电流密度并且因此导致该像素内的亮度变化。典型地，透明电极因为它的薄层电阻率大于不透明(可能是金属)电极因而是限制性因素。图IB示出与制造相关的OLED 100的结构的细节。该器件通过采用顺次工艺沉积并且图案化各种层而制造。在一个示例中，在101，使用机械、激光或化学蚀刻工艺来划刻在玻璃或塑料衬底130上支撑的氧化铟锡(ITO)连续层以形成图案化的阳极112和122。备选地，可通过掩模沉积ITO来形成图案。沉积电活性层，其典型地包括例如空穴注入层、空穴传输层、发光层、电子传输层和电子注入层(每个作为连续层)，并且然后通过溶剂擦拭或另一个去除工艺来选择性地去除这些电活性层以形成划刻102。备选地，可使用例如喷墨印刷或选择性的涂层工艺等印刷工艺采用需要的图案来沉积电活性层。最终，通过例如通过掩模使金属层蒸发、形成划刻103来沉积阴极114/124。整个工艺需要在每个步骤的精确配准和对齐以在缺乏阳极层、电活性层或阴极层的区域中最小化从划刻101延伸到划刻 103的暗区。通过提供连到阴极的外部连接(Vtl)和连到阳极的外部连接(V2)来使器件通电。 电压V1= (Vq+V2)/2。未照射划线101和划线103之间的区域109，这是因为在该区域中阳极和阴极处于相同的电压(V1),并且只如由箭头117和127示出的那样发射光。划线和所得的暗区(其作为连续线出现)中断另外均勻的光输出。可通过最小化划刻的宽度和划刻的间隔来减小暗区，但其无法被完全消除。因此需要找到备选的方法来构造器件以增加像素的大小并且减小暗区。限制像素大小的关键因素是ITO阳极的薄层电阻率和所得的电压降。例如，由铝组成的金属阴极是相对导电的，其具有<< 10欧姆/平方的薄层电阻率，而ITO阳极的导电性小得多，其具有>> 10欧姆/平方的电阻率。从而，因为iR损耗是小的(因为R是小的)，阴极基本上处于均勻的电势，其等于施加的电压。然而，ITO的相对更高的薄层电阻率使iR损耗更大并且使跨阳极的对应的电压不均勻性更大。从而阴极和阳极之间的电压差随着位置而变化并且像素的亮度因此是非均勻的。为了克服ITO(或其他透明导体)电阻率的限制，通过使层更厚(但因此较不透明)或通过在ITO下方添加薄的金属层或金属网来提高电导率可以是可能的，但也以使层较不透明为代价。鉴于像素大小受到限制这一事实， 暗线的宽度可随着更紧密的制造公差而降低，但存在对像素间隔的更低的限制并且暗线仍然可见。串联设计的另外的限制是像素的总数量可受到由于安全原因的最大可接受外部施加电压的限制。即，对在必须施加的外部电压将超出产品限制之前可以建立多少串联连接存在限制。例如，50V可适于串联连接10个像素，但对于100个像素，500V将典型地不适
于消费着产品。因此，用于光电子器件的不同的结构将是可取的以便降低加工成本、降低OLED的暗区和光伏(PV)器件的非吸光区，并且尤其允许大面积的像素。
发明内容
简短地，在一个方面，本发明涉及光电子器件，其包括连续阳极层、不连续阴极层和夹在该连续阳极层与不连续阴极层之间的电活性层。在一些实施例中，该器件包括在第一电势连到该连续阳极的多个连接和在第二电势连到该不连续阴极的至少一个连接；该多个连接中的至少一个穿过该不连续阴极层。在一些实施例中，该不连续阴极层包括多个通孔，该多个连接中的该至少一个连接穿过这些通孔的每个。在另一个方面，本发明涉及光电子器件，其包括连续的未图案化的阳极层和图案化的阴极层；其中该图案化的阴极层采用多个带状结构配置。在再另一个方面，本发明涉及用于制造光电子器件的卷装工艺(roll-to-roll process)。该方法包括提供连续的未图案化的阳极层；在该连续的未图案化的阳极层上沉积电活性层；在卷幅方向上选择性地去除电活性层的部分；在选择性地去除电活性层的部分后，仅在剩余的电活性层部分上沉积阴极层；不停止地形成卷幅横向图案。
当下列详细说明参照附图(其中类似的符号代表整个图中类似的部件)阅读时， 本发明的这些和其他特征、方面和优势将变得更好理解，其中图IA和IB是具有串联互连架构的现有技术的器件的示意图。图2A是根据本发明的光电子器件的一个实施例的示意图。图2B示出图2A的器件的横截面图，其示出与制造有关的细节。图3A-3C是图示根据本发明的用于制造光电子器件的工艺的一个实施例的示意图。图4是根据本发明的光电子器件的密闭封装实施例的示意图。图5是根据本发明的具有带式像素的光电子器件的实施例的示意图。
具体实施例方式图2A是根据本发明的光电子器件的简化示意描述。光电子器件200包括连续阳极层212、阴极区214和224以及夹在连续阳极层212与阴极区214和2M之间的电活性区 216和226。不连续209是阴极214中的开口，其可以是连续的线、线段、圆形开口或任何其他形状。在201、209和211处以第一电势建立连到连续阳极212的多个连接，并且在连接点213处以第二电势建立连到阴极区214和224的至少一个连接。因此，与图IA和IB中的器件100的相比，像素的大小可更大并且暗区可更小，但保持相同的亮度均勻性。图2B示出器件200的横截面图，其示出与制造有关的器件200的结构的细节。该器件可使用与用于产生在图2中描绘的串联互连相同的工艺步骤来构造，所不同的是，连续阳极212沉积为连续层并且不需要划刻。在一个实施例中，电活性区216和2 通过沉积连续层并且然后选择性地去除(通过溶剂擦拭或其他工艺)以形成划刻202而形成。构成电活性区216和226的电活性层典型地包括多个子层。对于OLED器件，可存在的子层包括空穴注入、空穴传输、发光、电子传输和电子注入，并且这些子层的每个可由另外的子层组成。阴极区214和2M可通过经由掩模沉积金属层来形成划刻203 (与划刻202共位) 而形成。 以电压V1建立连到阳极层202的电连接并且以电压Vtl建立连到阴极的电连接。施加的电压是V并且电流现在是2i。附加的电连接对于阳极层202是首要重要的，并且对于阴极层204是次要重要的，这取决于每个层的薄层电阻率。划刻的区域202/203可以是空穴(通孔)或线。由阴极区214和2M组成的阴极层是在一个施加电压处的电连续层，并且在足够数量的位置处连接阴极区214和2M使得阴极层的所有部分电互连。在划刻203 代表阴极层中的一个(或多个)开口或孔隙的情况下，阴极区214和2M是电连续的并且只需要一个连接。在划刻203是将阴极层的左和右部分分成阴极区214和224的连续线的情况下，需要两个连接来连接到这两个部分。可在器件200的边缘和后方处建立连到外部电源的电连接。为了提供具有只在边缘处的连接的器件结构，可添加附加的导电层。
用于制造根据本发明的光电子器件的工艺在图3A-3C中对于器件300示意地示出。提供连续阳极层312，其由ITO组成，并且可选地设置在衬底330上。在非限制性示例中，衬底330可包括玻璃、金属箔或塑性材料，例如聚酯。衬底可包括阻挡层(未示出)，其位于玻璃、金属箔或塑性材料与阳极层312之间。通过沉积连续层并且然后选择性地去除 (通过溶剂擦拭或其他工艺)以形成划刻302而将电活性区316和3 设置在连续阳极312 上。备选地，可通过掩模或印模(die)沉积电活性区316和3 来形成划刻302。阴极区 314和3M通过掩模沉积在电活性区316和3 上来形成划刻303。适合的金属包括，但不限于，例如铝、银、钙、镁或镁/银合金等低功函材料。备选地，阴极可由两个层制成来提高电子注入。用于阴极区214和224的适合的材料的非限制性示例是LiF/铝、Ca/铝和Ca/ 银。绝缘层342然后设置在阴极区314和3M上；绝缘层342可以是任何形成薄膜的有机或无机材料，其包括，但不限于热塑性或热固性聚合材料，例如环氧树脂、丙烯酸氨基甲酸酯(acrylic urethane)、硅酮(silicone)、橡胶、乙烯或聚烯烃。用于绝缘层342的适合的材料的特定示例是UV可固化环氧树脂黏合剂ELC2500，从Electro-lite Corporation可获得。使用遮蔽带来掩盖由划刻30观303暴露的阳极区。使用盘条(wire rod)、通过旋涂或使用另一个已知的涂层技术用黏合剂对阴极区314和3 涂覆来实现2至20 μ m的厚度， 并且优选地是大约5至10 μ m。接着，黏合剂暴露于365nm波长和50mW/cm2能量的UV辐射持续30秒。去除遮蔽带以使阳极在选择的位置暴露。备选地，可以通过掩模来沉积绝缘层 342，或者在划刻操作中在沉积之后图案化绝缘层342，以选择性地形成描绘为划刻315的区域(在阳极302暴露的地方)。在随后的步骤中(在图:3B中示出)，附加金属层344沉积在绝缘层342顶上并且形成与阳极302的电连接。导电层与阳极并行地携带电流，从而减轻另外会由透明阳极的薄层电阻率引起的电压降。图3C在截面图中描绘了可如何使用相同的方法建立多个并联连接。建立多个连接到阳极以当电流在阳极中横向移动时减轻电阻损耗。在另一个方面，本发明涉及光电子器件，其包括连续的未图案化的阳极层和采用多个带状结构配置的不连续阴极层。术语“带状”指器件的照亮区的尺寸，其可以是长且窄的并且在横截面上是薄的。这些带可以是连续的且具有只在长度尺寸方面要求的配准和特征。即，垂直于这些带的长度尺寸则没有配准或对齐要求。该特征简化了采用连续卷装制造工艺的带式设计的实现。图4图示密闭封装器件400，其由衬底430、连续的未图案化的阳极412、电活性层 426、阴极区414和424、阳极总线452、妨4和456 (可选)、馈通层或背板462、阳极导电贴片 472和阴极导电贴片482组成。这些导电贴片472和482由导电材料(优选地是金属)组成，并且覆盖馈通孔隙(未示出)，其配置成允许阳极和阴极区与外部电源之间的电连接， 并且与背板462电绝缘。使用孔隙和贴片来连接到器件并且形成密闭封装贴片的该配置在 2009年5月21日提交的美国专利申请序列号12/470033中描述，其的全部内容通过引用合并于此。图5示出照亮的密闭封装OLED器件500的顶视图，该OLED器件500包括带状照亮区514 (其对应于阴极下面的发光区)、未照亮区552 (其对应于由阳极总线覆盖的区域)、 阳极馈通孔隙582和阴极馈通孔隙592。尽管图4和5使用导电贴片示出外部连接，如对于串联互连架构，可在器件的横向区域处建立连接。OLED封装500由卷装工艺制造。提供衬底，其具有可选的阻挡层和连续的未图案化的透明导电阳极，例如ΙΤ0。包括但不限于发光层、可选的空穴注入层、可选的空穴传输层、可选的电子传输层和可选的电子注入层的电活性层设置在阳极上并且通过在卷幅方向上选择性地去除材料的部分而被图案化。阴极层只沉积在电活性层的剩余部分上，并且阳极总线层(可选)与阴极层同时仅沉积在阳极的暴露区上来提高ITO层的电导率。电活性层和阴极层两者采用连续工艺沉积而不需要停止卷幅来形成卷幅横向图案。这由于工艺和设备简化而大体上是有利的。不能渗透的背板层叠到该结构，该背板提供有对应于阳极和阴极连接的位置的孔隙。用与阳极或阴极电接触的不能渗透的贴片覆盖这些孔隙，通过使用导电黏合剂(其由例如填充有导电微粒的丙烯酸或环氧树脂组成)或通过其他手段来提供接触，并且贴片密封到背板。最终，提供外部总线以将贴片连接到电力供应并且使器件通
尽管本文只图示和描述本发明的某些特征，本领域内技术人员将想到许多修改和改变。因此，要理解，附上的权利要求意在涵盖所有这样的修改和改变，它们落入本发明的真正精神内。
权利要求
1.一种光电子器件，其包括连续阳极层、不连续阴极层和夹在所述连续阳极层与所述不连续阴极层之间的电活性层。
2.如权利要求1所述的光电子器件，其还包括在第一电势连到所述连续阳极的多个连接和在第二电势连到所述不连续阴极的至少一个连接。
3.如权利要求2所述的光电子器件，其中所述多个连接中的至少一个穿过所述不连续阴极层。
4.如权利要求3所述的光电子器件，其中所述不连续阴极层包括多个通孔，所述多个连接中的该至少一个穿过所述通孔的每个。
5.如权利要求2所述的光电子器件，其还包括设置在所述不连续阴极层上的绝缘层， 和电耦合于所述连续阳极层并且设置在所述绝缘层上的导电层。
6.如权利要求1所述的光电子器件，其还包括与所述阴极层电隔离的多个导电材料区域，所述导电材料区域直接设置在所述阳极层上并且配置成电耦合于所述阳极层。
7.如权利要求1所述的光电子器件，其还包括馈通层，其设置在所述不连续阴极上并且限定多个馈通孔隙；以及至少一个导电贴片，其电耦合于所述连续阳极并且跨至少一个馈通孔隙设置。
8.如权利要求1所述的光电子器件，其包括有机发光器件。
9.一种光电子器件，其包括连续的未图案化的阳极层和图案化的阴极层；其中所述图案化的阴极层采用带状结构配置。
10.如权利要求9所述的光电子器件，其还包括电活性层，其夹在所述未图案化的阳极层和所述图案化的阴极层之间；以及至少一个阳极总线区，每个阳极总线区直接设置在所述连续的未图案化的阳极层的部分上。
11.如权利要求9所述的光电子器件，其还包括在第一电势连到所述未图案化的阳极的多个连接和在第二电势连到所述图案化的不连续阴极的至少一个连接。
12.如权利要求11所述的光电子器件，其中所述多个连接中的至少一个穿过所述图案化的阴极层。
13.如权利要求12所述的光电子器件，其中所述图案化的阴极层包括多个通孔，所述多个连接中的该至少一个穿过所述通孔的每个。
14.一种用于制造光电子器件的工艺，所述方法包括提供连续的未图案化的阳极层；在所述连续的未图案化的阳极层上形成图案化的电活性层；以及在所述电活性层上形成图案化的阴极层。
15.如权利要求14所述的工艺，其还包括形成连到所述连续的未图案化的阳极层的多个电连接；其中所述多个电连接中的至少一个穿过所述多个通孔中的一个。
16.如权利要求14所述的工艺，其中在所述连续的未图案化的阳极层上形成图案化的电活性层的步骤包括在所述连续的未图案化的阳极层上沉积电活性层；以及选择性地去除所述电活性层的部分。
17.如权利要求14所述的工艺，其包括卷装工艺。
18.如权利要求17所述的工艺，其中在卷幅方向上选择性地去除所述电活性层的部分；以及在选择性地去除所述电活性层的部分后，仅在剩余的所述电活性层的部分上沉积阴极层；不停止地形成卷幅横向图案。
19.如权利要求17所述的工艺，其中阳极总线层与所述阴极层同时仅沉积在所述阳极的暴露区上。
20.如权利要求14所述的工艺，其还包括形成馈通层，其包括通向所述不连续阴极的至少一个馈通孔隙；以及跨至少一个馈通孔隙设置至少一个导电贴片，其电耦合于所述连续阳极。
全文摘要
具有单片互连结构的光电子器件包括连续阳极层、不连续阴极层和夹在该连续阳极层和该不连续阴极层之间的电活性层。
文档编号H01L51/52GK102549797SQ201080044936
公开日2012年7月4日 申请日期2010年8月26日 优先权日2009年9月30日
发明者A·R·杜加尔, D·S·法库哈, J·M·尤曼斯, L·A·博伊德, M·S·赫措格, S·拉库夫 申请人:通用电气公司