专利名称：芯片电阻器及其制造方法
技术领域：
本发明涉及一种芯片电阻器及其制造方法，详言之，涉及一种具有低电阻的芯片电阻器及其制造方法。
背景技术：
芯片电阻器是一种焊粘在电子装置内的积层电路板上的被动元件，用于提供电阻值。现有芯片电阻器至少包括一基板、两个正电极、两个背电极、一电阻层及两个侧电极。该现有芯片电阻器的制造方法如下。首先，提供一基板，该基板是以绝缘材料构成，通常为陶瓷基板，且具有多条预先刻画出的折断线。接着，形成多个正电极于该基板的一正面，且形成多个背电极于该基板的一背面。接着，形成一电阻层于基板的正面，且位于这些正电极之间的区域内，其中该电阻层具有预定的电阻值。接着，沿着这些折断线折断该基板，以形成多个单体。之后，分别形成两个侧电极于该单体的两个侧面，以分别电性连接该正电极及该背电极。该现有芯片电阻器的制造方法的缺点如下。随着该电子装置日趋精密，该现有芯片电阻器的尺寸也必须随之缩小。当该现有芯片电阻器的尺寸缩小到一定程度时，这些正电极、这些背电极及该电阻层很难准确地形成在这些折断线所定义的单体上，而发生对准问题，因而降低其良率。因此，有必要提供一种创新且具进步性的芯片电阻器及其制造方法，以解决上述问题。
发明内容
本发明提供一种芯片电阻器的制造方法，包括以下步骤a)提供一基材及一电阻层，该基材具有一第一表面及一第二表面；b)结合该电阻层于该基材的第一表面；c)形成一第一金属层于该基材的第二表面；d)形成多个贯孔，以贯穿该第一金属层、该基材及该电阻层；e)形成一连接金属层于这些贯孔内，以电性连接该电阻层及该第一金属层；f)图案化该电阻层，以形成多个第一电阻本体；g)形成多个第一保护层以保护这些第一电阻本体；及10沿着多条切割线进行单体化制造方法，以形成多个芯片电阻器，其中部分这些切割线经过这些贯孔。由于该基材为可直接切割的材质，因此当该芯片电阻器的尺寸缩小到一定程度时，这些正电极、这些背电极及该电阻层可以准确地形成在该基材上，而不会发生对准问题，因而可提闻良率。本发明另提供一种芯片电阻器，其包括一基材、一电阻层、一第一金属层、一连接金属层及一第一保护层。该基材具有一第一表面、一第二表面、一基材右开口及一基材左开口。该电阻层位于该基材的第一表面，且具有一第一电阻本体、一右背电极及一左背电极，该右背电极及该左背电极分别位于该第一电阻本体的两侧，该右背电极具有一右背电极开口，该左背电极具有一左背电极开口。该第一金属层位于该基材的第二表面，且具有一第一右开口及一第一左开口，其中该基材右开口、右背电极开口及该第一右开口形成一右贯穿沟槽，且该基材左开口、左背电极开口及该第一左开口形成一左贯穿沟槽。该连接金属层包括一连接金属右半部及一连接金属左半部，该连接金属右半部及该连接金属左半部不连接，该连接金属右半部位于该右贯穿沟槽内且电性连接该右背电极及该第一金属层，该连接金属左半部位于该左贯穿沟槽内且电性连接该左背电极及该第一金属层。该第一保护层覆盖该第一电阻本体。
图1至图13显示本发明芯片电阻器的制造方法的第一实施例的示意图；图14显示本发明芯片电阻器的第一实施例的剖视示意图；图15至图27显示本发明芯片电阻器的制造方法的第二实施例的示意图；及图28显示本发明芯片电阻器的第二实施例的剖视示意图主要元件符号说明I 芯片电阻器2 芯片电阻器10 基材12 电阻层14 第一金属层16 附着层18 贯孔20 连接金属层22 第一电阻本体24 第二光阻层26 第三光阻层28 背电极30 散热机构32 正电极34 第一非导体材料层36 第二金属层38 第一保护层40 第二保护层42 第三金属层50 基材52 电阻层54 第一金属层56 附着层58 贯孔60 连接金属层62 第一电阻本体
64第三光阻层66第四光阻层68背电极70第二电阻本体74第一非导体材料层76第二金属层78第一保护层 80第二保护层82第三金属层101基材的第一表面102基材的第二表面103基材右开口104基材左开口121切割线141第一右开口142第一左开口143右正电极144左正电极181右贯穿沟槽182左贯穿沟槽201连接金属右半部202连接金属左半部241第二图案261第三图案281右背电极282左背电极361第二金属层右半部362第二金属层左半部421第三金属层右半部422第三金属层左半部501基材的第一表面502基材的第二表面503基材右开口504基材左开口521切割线541第一右开口542第一左开口561第二光阻层581右贯穿沟槽
582左贯穿沟槽601连接金属右半部602连接金属左半部
641第三图案681右背电极682左背电极721右正电极722左正电极741第二非导体材料层761第二金属层右半部762第二金属层左半部821第三金属层右半部822第三金属层左半部2011右散热机构2021左散热机构2811右背电极开口2821左背电极开口6811右背电极开口6821左背电极开口
具体实施例方式参考图I至图13，显示本发明芯片电阻器的制造方法的第一实施例的示意图。参考图I，提供一基材10及一电阻层12,该基材10具有一第一表面101及一第二表面102。接着，结合该电阻层12于该基材10的第一表面101。接着,形成一第一金属层14于该基材10的第二表面102。在本实施例中，该基材10为一有机基材,优选地为一有机多层板体基材。该电阻层12为一铜镍合金箔片或铜猛合金箔片。该第一金属层14为一铜箔片。由于该电阻层12为一板材，因此其以压合方式结合于该基材10的第一表面101,优选地,该电阻层12及该基材10之间进一步包括一粘着层(图中未示)。此外，该第一金属层14也是一板材，且其也以压合方式形成于该基材10的第二表面102,优选地,该第一金属层14及该基材10之间进一步包括一粘着层(图中未示)。在本实施例中，在该电阻层12表面具有多条预设的切割线121，由于这些切割线121为假想的线，因此在图中以假想线呈现。然而可以理解的是，这些切割线121也可以是位于该基材10上的实体切割线，例如折断线。参考图2，形成一附着层16(例如一第一光阻层或一保护胶)以覆盖该电阻层12。参考图3，形成多个贯孔18，以贯穿该第一金属层14、该基材10、该电阻层12及该附着层16。这些贯孔18位于这些切割线121上，但不位于这些切割线121的交点。参考图4，形成一连接金属层20于这些贯孔18内，以电性连接该电阻层12及该第一金属层14。在本实施例中，该连接金属层20为一化学金属层，例如化学铜层，且其利用化学镀制造方法所形成。此外，该连接金属层20进一步形成于该第一金属层14整个平面上。参考图5，去除该附着层16，而显露整个该电阻层12。参考图6、6A、7及7A，其中图6A为图6的仰视立体图，图7A为图7的仰视立体图。图案化该电阻层12，以形成多个第一电阻本体22。在本实施例中，该图案化制造方法如下。首先，参考图6及6A，形成一第二光阻层24于该电阻层12上，且形成一第三光阻层26于该连接金属层20上。接着，经曝光及显像后，形成一第二图案241于该第二光阻层24上，且形成一第三图案261于该第三光阻层26上。该第二图案241为多个开口，该第三图案261为多条交叉的沟槽。这些开口及沟槽的位置未对应这些贯孔18，换言之，这些开口及沟槽未经过这些贯孔18。接着，参考图7及7A，根据该第二图案241以蚀刻方式去除部分该电阻层12而显露部分该基材10的第一表面101,且形成多个第一电阻本体22及多个背电极28,其中每两个背电极28位于每一第一电阻本体22的两侧，且每一背电极28的位置对应一个贯孔18 ；而且根据该第三图案261以蚀刻方式去除部分该连接金属层20及该第一金属层14而显露部分该基材10的第二表面102，且分别形成多个散热机构30及多个正电极32，其中这些散热机构30位于这些正电极32上,且这些正电极32彼此分隔一间隙,每一正电极32包含一个贯孔18。之后，去除该第二光阻层24及该第三光阻层26。参考图8，形成多个第一非导体材料层34以覆盖这些第一电阻本体22及部分该基材10的第一表面101，其中这些第一非导体材料层34彼此平行且未覆盖这些贯孔18。在本实施例中，该第一非导体材料层34为一干膜(Dry Film)或湿膜(Wet Film)。参考图9及9A，其中图9A为图9的仰视立体图。形成多个第二金属层36于未被这些第一非导体材料层34覆盖的电阻层12 (即这些背电极28)上及该连接金属层20 (即这些贯孔18及这些散热机构30)上。在本实施例中，该第二金属层36为铜层，其以电镀方式形成。该第二金属层36延伸至这些背电极28的侧边，且接触该基材10的第一表面101。而且，该第二金属层36延伸至这些散热机构30及这些正电极32的侧边，且接触该基材10的第二表面102。
参考图10，去除这些第一非导体材料层34，以显露这些第一电阻本体22及部分该基材10的第一表面101。参考图11，形成多个第一保护层38以保护这些第一电阻本体22。在本实施例中，该第一保护层38的材质为防焊油墨，例如环氧树脂(Epoxy)。这些第一保护层38覆盖这些第一电阻本体22及部分该基材10的第一表面101，其中这些第一保护层38未覆盖这些贯孔18。优选地，本实施例进一步形成多个第二保护层40以覆盖部分这些第二金属层36及部分该基材10的第二表面102，其中这些第二保护层40未覆盖这些贯孔18。在本实施例中，该第二保护层40的材质为防焊油墨，例如环氧树脂(Epoxy)。参考图12，形成多个第三金属层42于未被这些第一保护层38及这些第二保护层40覆盖的第二金属层36上。在本实施例中，该第三金属层42以电镀方式形成，且其材质为镍、锡或金。优选地，如果该第三金属层42的材质为镍，则其上可再电镀一层金或锡。在其他实施例中，该第三金属层42填满这些贯孔18。最后，沿着这些切割线121进行单体化制造方法，以形成多个芯片电阻器1，如图13所示，其中部分这些切割线121经过这些贯孔18。在本实施例中，该单体化制造方法利用雷射或刀具沿着这些切割线121进行切割。然而，可以理解的是，如果这些切割线121为位于该基材10上的实体切割线，则该单体化制造方法利用折断机沿着这些切割线121进行折断制造方法在本发明中，该基材10为可直接切割的材质，因此当该芯片电阻器I的尺寸缩小到一定程度时，这些正电极32、这些背电极28及该电阻层22可以准确地形成在该基材10上，而不会发生对准问题，因而可提高良率。参考图13及14，分别显示本发明芯片电阻器的第一实施例的立体及剖视示意图。该芯片电阻器I包括一基材10、一电阻层12、一第一金属层14、一连接金属层及一第一保护层38。该基材10具有一第一表面101、一第二表面102、一基材右开口 103及一基材左开口 104。在本实施例中，该基材10为一有机基材,优选地为一有机多层板体基材。该电阻层12位于该基材10的第一表面101,且具有一第一电阻本体22、一右背电极281及一左背电极282。该右背电极281及该左背电极282分别位于该第一电阻本体22的两侧，该右背电极281具有一右背电极开口 2811，该左背电极282具有一左背电极开口2821。在本实施例中，该电阻层12为一铜镍合金箔片或铜锰合金箔片，且优选地，该电阻层12及该基材10之间进一步包括一粘着层(图中未示)。该第一金属层14位于该基材10的第二表面102,且具有一第一右开口 141及一第一左开口 142，其中该基材右开口 103、右背电极开口 2811及该第一右开口 141形成一右贯穿沟槽181，且该基材左开口 104、左背电极开口 2821及该第一左开口 142形成一左贯穿沟槽182。在本实施例中，该第一金属层14为一铜箔片，且优选地,该第一金属层14及该基材10之间进一步包括一粘着层(图中未不)。该第一金属层14包括一右正电极143及一左正电极144，该右正电极143及该左正电极144不连接，且彼此分隔一间隙。该右正电极143及该左正电极144是由这些正电极32(图7及图7A)经由该单体化制造方法而成。该连接金属层包括一连接金属右半部201及一连接金属左半部202。该连接金属右半部201及该连接金属左半部202不连接，该连接金属右半部201位于该右贯穿沟槽181内且电性连接该右背电极281及该第一金属层14的右正电极143。该连接金属左半部202位于该左贯穿沟槽182内且电性连接该左背电极282及该第一金属层14的左正电极144。在本实施例中，该连接金属层为一化学金属层，例如化学铜层。该连接金属右半部201及该连接金属左半部202是由该连接金属层20 (图12)经由该单体化制造方法而成。该连接金属右半部201包括一右散热机构2011，其位于该右正电极143上。该连接金属左半部202包括一左散热机构2021，其位于该左正电极上144上。该右散热机构2011及该左散热机构2021是由这些这些散热机构30(图7及图7A)经由该单体化制造方法而成。该第一保护层38覆盖该第一电阻本体22。在本实施例中，该第一保护层38的材质为防焊油墨，例如环氧树脂(Epoxy)。这些第一保护层38覆盖该第一电阻本体22及部分该基材10的第一表面101。优选地，该芯片电阻器I进一步包括一第二金属层右半部361、一第二金属层左半部362、一第二保护层40、一第三金属层右半部421及一第三金属层左半部422。
该第二金属层右半部361及该第二金属层左半部362的材质为铜。该第二金属层右半部361位于该连接金属右半部201上，该第二金属层右半部361延伸至该右背电极281的侧边，且接触该基材10的第一表面101。而且，该第二金属层右半部361延伸至该右散热机构2011及该右正电极143的侧边，且接触该基材10的第二表面102。该第二金属层左半部362位于该连接金属左半部202上，该第二金属层左半部362延伸至该左背电极282的侧边，且接触该基材10的第一表面101。而且，该第二金属层左半部362延伸至该左散热机构2021及该左正电极144的侧边，且接触该基材10的第二表面102。
该第二保护层40位于该右正电极143及该左正电极144间的该基材10的第二表面102上，以覆盖部分这些第二金属层36 (该第二金属层右半部361及该第二金属层左半部362)及部分该基材10的第二表面102。在本实施例中，该第二保护层40的材质为防焊油墨，例如环氧树脂(Epoxy)。该第三金属层右半部421位于该第二金属层右半部361上，该第三金属层左半部422位于该第二金属层左半部362上。在本实施例中，该第三金属层右半部421及该第三金属层左半部422的材质为镍、锡或金。优选地，如果该第三金属层右半部421及该第三金属层左半部422的材质为镍，则其上可再电镀一层金或锡。在本实施例中，该芯片电阻器I具有两个贯穿沟槽(即该右贯穿沟槽181及该左贯穿沟槽182)。然而，在其他实施例中，该芯片电阻器I可具有四个以上的贯穿沟槽，即一侧具有两个以上的贯穿沟槽。位于同一侧的贯穿沟槽可以彼此导通或不导通。参考图15至图27，显示本发明芯片电阻器的制造方法的第二实施例的示意图。参考图15,提供一基材50及一电阻层52,该基材50具有一第一表面501及一第二表面502。接着，结合该电阻层52于该基材50的第一表面501。接着,形成一第一金属层54于该基材50的第二表面502。在本实施例中，该基材50为一有机基材,优选地为一有机多层板体基材。该电阻层52为一铜镍合金箔片或铜锰合金箔片。该第一金属层54也是一铜镍合金箔片或铜锰合金箔片。由于该电阻层52为一板材，因此其以压合方式结合于该基材50的第一表面501,优选地，该电阻层52及该基材50之间进一步包括一粘着层(图中未示)。此外，该第一金属层54也是一板材,且其也以压合方式形成于该基材50的第二表面502,优选地,该第一金属层54及该基材50之间进一步包括一粘着层(图中未示)。在本实施例中，在该电阻层52表面具有多条预设的切割线521。参考图16，形成一附着层56 (例如一第一光阻层或一保护胶)以覆盖该电阻层52，且形成一第二光阻层561以覆盖该第一金属层54。参考图17，形成多个贯孔58，以贯穿该第二光阻层561、该第一金属层54、该基材50、该电阻层52及该附着层56。这些贯孔58位于这些切割线521上，但不位于这些切割线521的交点。参考图18，形成一连接金属层60于这些贯孔58内，以电性连接该电阻层52及该第一金属层54。在本实施例中，该连接金属层60为一化学金属层，例如化学铜层，且其利用化学镀制造方法所形成。参考图19，去除该附着层56及该第二光阻层561，而显露整个该电阻层52及该第
一金属层54。
参考图20、21及21A，其中图21A为图21的仰视立体图。图案化该电阻层52及该第一金属层54。在本实施例中，该图案化制造方法如下。首先，参考图20，形成一第三光阻层64于该电阻层52上，且形成一第四光阻层66于该第一金属层54上。接着，经曝光及显像后，形成一第三图案641于该第三光阻层64上，且形成一第四图案(图中未示)于该第四光阻层66上。该第三图案641及该第四图案为多个开口且彼此对应。这些开口的位置未对应这些贯孔58，换言之，这些开口未经过这些贯孔58。接着，参考图21及21A，根据该第三图案641以蚀刻方式去除部分该电阻层52而显露部分该基材50的第一表面501,且形成多个第一电阻本体62及多个背电极68,其中每两个背电极68位于每一第一电阻本体62的两侧，且每一背电极68的位置对应一个贯孔58 ;而且根据该第四图案以蚀刻方式去除部分该第一金属层54而显露部分该基材50的第二表面502，且形成多个第二电阻本体70及多个正电极72，其中每两个正电极72位于每一第二电阻本体70的两侧，且每一正电极72的位置对应一个贯孔58。之后，去除该第三光阻层64及该第四光阻层66。参考图22，形成多个第一非导体材料层74以覆盖这些第一电阻本体62及部分该基材50的第一表面501，其中这些第一非导体材料层74彼此平行且未覆盖这些贯孔58。而且，形成多个第二非导体材料层741以覆盖这些第二电阻本体70及部分该基材50的第二表面502，其中这些第二非导体材料层741彼此平行且未覆盖这些贯孔58。在本实施例中，这些第一非导体材料层74及这些第二非导体材料层741的材质为干膜或湿膜，而且其位置彼此对应。参考图23,形成多个第二金属层76于该连接金属层60上、未被这些第一非导体材料层74覆盖的电阻层52 (即这些背电极68)上及未被这些第二非导体材料层741覆盖的第一金属层54(即这些正电极72)上。在本实施例中，该第二金属层76为铜层,其以电镀方式形成。该第二金属层76延伸至这些背电极68的侧边,且接触该基材50的第一表面501。而且，该第二金属层76延伸至这些正电极72的侧边，且接触该基材50的第二表面502。参考图24，去除这些第一非导体材料层74以显露这些第一电阻本体62及部分该基材50的第一表面501。而且去除这些第二非导体材料层741以显露这些第二电阻本体70及部分该基材50的第二表面502。参考图25，形成多个第一保护层78以保护这些第一电阻本体62，且形成多个第二保护层80以保护这些第二电阻本体70。在本实施例中，该第一保护层78的材质为防焊油墨，例如环氧树脂(Epoxy)，且该第二保护层80的材质为防焊油墨，例如环氧树脂(Epoxy)。这些第一保护层78覆盖这些第一电阻本体62及部分该基材50的第一表面501，其中这些第一保护层78未覆盖这些贯孔58。这些第二保护层80覆盖这些第二电阻本体70及部分该基材50的第二表面502，其中这些第二保护层80未覆盖这些贯孔58。参考图26，形成多个第三金属层82于未被这些第一保护层78及这些第二保护层80覆盖的第二金属层76上。在本实施例中，该第三金属层82以电镀方式形成，且其材质为镍、锡或金。优选地，如果该第三金属层82的材质为镍，则其上可再电镀一层金或锡。在其他实施例中，该第三金属层82填满这些贯孔 58。最后，沿着这些切割线521进行单体化制造方法，以形成多个芯片电阻器2，如图27所示，其中部分这些切割线521经过这些贯孔58。
参考图27及28，分别显示本发明芯片电阻器的第二实施例的立体及剖视示意图。该芯片电阻器2包括一基材50、一电阻层52、一第一金属层54、一连接金属层及一第一保护层78。该基材50具有一第一表面501、一第二表面502、一基材右开口 503及一基材左开口 504。在本实施例中，该基材50为一有机基材,优选地为一有机多层板体基材。
该电阻层52位于该基材50的第一表面501,且具有一第一电阻本体62、一右背电极681及一左背电极682。该右背电极681及该左背电极682分别位于该第一电阻本体62的两侧，该右背电极681具有一右背电极开口 6811,该左背电极682具有一左背电极开口6821。在本实施例中，该电阻层52为一铜镍合金箔片或铜猛合金箔片，且优选地,该电阻层52及该基材50之间进一步包括一粘着层(图中未示)。该右背电极681及该左背电极682是由这些背电极68 (图21)经由该单体化制造方法而成。该第一金属层54位于该基材50的第二表面502,且具有一第一右开口 541及一第一左开口 542，其中该基材右开口 503、右背电极开口 6811及该第一右开口 541形成一右贯穿沟槽581，且该基材左开口 504、左背电极开口 6821及该第一左开口 542形成一左贯穿沟槽582。在本实施例中，该第一金属层54为一铜镍合金箔片或铜猛合金箔片,其与该电阻层52相同。且优选地，该第一金属层54及该基材50之间进一步包括一粘着层(图中未示)。该第一金属层54包括一第二电阻本体70、一右正电极721及一左正电极722,该右正电极721及该左正电极722不连接，且彼此分隔一间隙。该右正电极721及该左正电极722是由这些正电极72(图21A)经由该单体化制造方法而成。该连接金属层包括一连接金属右半部601及一连接金属左半部602。该连接金属右半部601位于该右贯穿沟槽581内且电性连接该右背电极681及该右正电极721。该连接金属左半部602位于该左贯穿沟槽582内且电性连接该左背电极682及该左正电极722。在本实施例中，在本实施例中，该连接金属层为一化学金属层，例如化学铜层。该连接金属右半部601及该连接金属左半部602是由该连接金属层60 (图26)经由该单体化制造方法。该第一保护层78覆盖该第一电阻本体62。在本实施例中，该第一保护层78的材质为防焊油墨，例如环氧树脂(Epoxy)。该第一保护层78覆盖该第一电阻本体62及部分该基材50的第一表面501。优选地,该芯片电阻器2进一步包括一第二金属层右半部761、一第二金属层左半部762、一第二保护层80、一第三金属层右半部821及一第三金属层左半部822。该第二金属层右半部761及该第二金属层左半部762的材质为铜。该第二金属层右半部761位于该连接金属右半部601上，延伸至该右背电极681的侧边，且接触该基材50的第一表面501。而且，该第二金属层右半部761延伸至该右正电极721的侧边，且接触该基材50的第二表面502。该第二金属层左半部762位于该连接金属左半部602上，延伸至该左背电极682的侧边，且接触该基材50的第一表面501。而且，该第二金属层左半部762延伸至该左正电极722的侧边，且接触该基材50的第二表面502。该第二保护层80覆盖该第二电阻本体70。在本实施例中，该第二保护层80的材质为防焊油墨，例如环氧树脂(Epoxy)。该第二保护层80覆盖该第二电阻本体70及部分该基材50的第二表面502。该第三金属层右半部821位于该第二金属层右半部761上，该第三金属层左半部822位于该第二金属层左半部762上。在本实施例中，该第三金属层右半部821及该第三金属层左半部822的材质为镍、锡或金。优选地，如果该第三金属层右半部821及该第三金属层左半部822的材质为镍，则其上可再电镀一层金或锡。在本实施例中，该芯片电阻器2具有两个贯穿沟槽(即该右贯穿沟槽581及该左贯穿沟槽582)。然而，在其他实施例中，该芯片电阻器2可具有四个以上的贯穿沟槽，即一侧具有两个以上的贯穿沟槽。位于同一侧的贯穿沟槽可以彼此导通或不导通。但是上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，本领域技术人员对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书范围所列。
权利要求
1.一种芯片电阻器的制造方法，包括以下步骤 a)提供一基材及一电阻层，该基材具有一第一表面及一第二表面； b)结合该电阻层于该基材的第一表面； c)形成一第一金属层于该基材的第二表面； d)形成多个贯孔，以贯穿该第一金属层、该基材及该电阻层； e)形成一连接金属层于这些贯孔内，以电性连接该电阻层及该第一金属层； f)图案化该电阻层，以形成多个第一电阻本体； g)形成多个第一保护层以保护这些第一电阻本体；及 h)沿着多条切割线进行单体化制造方法，以形成多个芯片电阻器，其中部分这些切割线经过这些贯孔。
2.如权利要求I所述的芯片电阻器的制造方法，其中该基材为一有机多层板体基材，该电阻层为一铜镍合金箔片或铜猛合金箔片，该第一金属层为一铜箔片。
3.如权利要求I所述的芯片电阻器的制造方法，其中该步骤b)中，该电阻层为一板材，且以压合方式结合于该基材的第一表面，该步骤c)中，该第一金属层为一板材,且以压合方式形成于该基材的第二表面。
4.如权利要求I所述的芯片电阻器的制造方法，其中该步骤c)之后进一步包括一形成一附着层以覆盖该电阻层的步骤，且步骤e)之后进一步包括一去除该附着层的步骤。
5.如权利要求I所述的芯片电阻器的制造方法，其中该步骤f)进一步形成多个背电极，其中每两个背电极位于每一第一电阻本体的两侧。
6.如权利要求I所述的芯片电阻器的制造方法，其中该步骤e)中该连接金属层进一步形成于该第一金属层上，该步骤f)进一步包括一图案化该连接金属层及该第一金属层以分别形成多个散热机构及多个正电极，其中这些散热机构位于这些正电极上。
7.如权利要求I所述的芯片电阻器的制造方法，其中该步骤f)之后进一步包括 fl)形成多个第一非导体材料层以覆盖这些第一电阻本体，这些第一非导体材料层未覆盖这些贯孔； f2)形成多个第二金属层于该连接金属层上及未被这些第一非导体材料层覆盖的电阻层上;及 f3)去除这些第一非导体材料层。
8.如权利要求7所述的芯片电阻器的制造方法，其中该步骤g)之后进一步包括 gl)形成多个第二保护层以覆盖部分这些第二金属层及部分该基材的第二表面，其中这些第二保护层未覆盖这些贯孔。
9.如权利要求8所述的芯片电阻器的制造方法，其中该步骤gl)之后进一步包括 g2)形成多个第三金属层于未被这些第一保护层及这些第二保护层覆盖的第二金属层上。
10.如权利要求I所述的芯片电阻器的制造方法，其中该步骤g)形成这些第一保护层以覆盖这些第一电阻本体及部分该基材的第一表面，其中这些第一保护层未覆盖这些贯孔。
11.如权利要求I所述的芯片电阻器的制造方法，其中该基材为一有机多层板体基材，该电阻层为一铜镍合金箔片或铜锰合金箔片，该第一金属层为一铜镍合金箔片或铜锰合金箔片。
12.如权利要求11所述的芯片电阻器的制造方法，其中该步骤c)之后进一步包括一形成一附着层以覆盖该电阻层且形成一第二光阻层以覆盖该第一金属层的步骤，且步骤e)之后进一步包括一去除该附着层及该第二光阻层的步骤。
13.如权利要求11所述的芯片电阻器的制造方法，其中该步骤f)图案化该电阻层以形成多个第一电阻本体及多个背电极，且图案化该第一金属层以形成多个第二电阻本体及多个正电极，其中每两个背电极位于每一第一电阻本体的两侧，每两个正电极位于每一第二电阻本体的两侧。
14.如权利要求13所述的芯片电阻器的制造方法，其中该步骤f)之后进一步包括 fl)形成多个第一非导体材料层以覆盖这些第一电阻本体，这些第一非导体材料层未覆盖这些贯孔； f2)形成多个第二非导体材料层以覆盖这些第二电阻本体，这些第二非导体材料层未覆盖这些贯孔； f3)形成多个第二金属层于该连接金属层上、未被这些第一非导体材料层覆盖的电阻层及未被这些第二非导体材料层覆盖的第一金属层上；及 f4)去除这些第一非导体材料层及这些第二非导体材料层。
15.如权利要求14所述的芯片电阻器的制造方法，其中该步骤g)之后进一步包括 gl)形成多个第二保护层以保护这些第二电阻本体。
16.如权利要求15所述的芯片电阻器的制造方法，其中该步骤gl)之后进一步包括 g2)形成多个第三金属层于未被这些第一保护层及这些第二保护层覆盖的第二金属层上。
17.—种芯片电阻器,包括 一基材，具有一第一表面、一第二表面、一基材右开口及一基材左开口 ； 一电阻层，位于该基材的第一表面，且具有一第一电阻本体、一右背电极及一左背电极，该右背电极及该左背电极分别位于该第一电阻本体的两侧，该右背电极具有一右背电极开口，该左背电极具有一左背电极开口 ； 一第一金属层，位于该基材的第二表面，且具有一第一右开口及一第一左开口，其中该基材右开口、右背电极开口及该第一右开口形成一右贯穿沟槽，且该基材左开口、左背电极开口及该第一左开口形成一左贯穿沟槽； 一连接金属层，包括一连接金属右半部及一连接金属左半部，该连接金属右半部及该连接金属左半部不连接，该连接金属右半部位于该右贯穿沟槽内且电性连接该右背电极及该第一金属层，该连接金属左半部位于该左贯穿沟槽内且电性连接该左背电极及该第一金属层；及 一第一保护层，覆盖该第一电阻本体。
18.如权利要求17所述的芯片电阻器，其中该基材为一有机多层板体基材，该电阻层为一铜镍合金箔片或铜猛合金箔片，该第一金属层为一铜箔片。
19.如权利要求18所述的芯片电阻器,其中该第一金属层包括一右正电极及一左正电极，该右正电极及该左正电极不连接，该连接金属层包括一右散热机构及一左散热机构，该右散热机构位于该右正电极上，该左散热机构位于该左正电极上。
20.如权利要求19所述的芯片电阻器，进一步包括一第二保护层，位于该右正电极及该左正电极间的该基材的第二表面上。
21.如权利要求17所述的芯片电阻器，其中该基材为一有机多层板体基材，该电阻层为一铜镍合金箔片或铜猛合金箔片，该第一金属层为一铜镍合金箔片或铜猛合金箔片。
22.如权利要求21所述的芯片电阻器,其中该第一金属层具有一第二电阻本体、一右正电极及一左正电极，该右正电极及该左正电极分别位于该第二电阻本体的两侧。
23.如权利要求22所述的芯片电阻器，进一步包括一第二保护层，覆盖该第二电阻本体。
24.如权利要求17所述的芯片电阻器，进一步包括一第二金属层右半部及一第二金属层左半部，该第二金属层右半部位于该连接金属右半部上，该第二金属层左半部位于该连接金属左半部上。
25.如权利要求24所述的芯片电阻器，进一步包括一第三金属层右半部及一第三金属层左半部，该第三金属层右半部位于该第二金属层右半部上，该第三金属层左半部位于该第二金属层左半部上。
26.如权利要求25所述的芯片电阻器，其中该第二金属层右半部及该第二金属层左半部的材质为铜，该第三金属层右半部及该第三金属层左半部的材质为镍、金或锡。
全文摘要
本发明涉及一种芯片电阻器及其制造方法，该制造方法包括a)提供一基材及一电阻层；b)结合该电阻层至该基材；c)形成一第一金属层；d)形成多个贯孔；e)形成一连接金属层于这些贯孔内以电性连接该电阻层及该第一金属层；f)图案化该电阻层以形成多个第一电阻本体；g)形成多个第一保护层以保护这些第一电阻本体；及h)沿着多条切割线进行单体化制造方法以形成多个芯片电阻器。由此，不会发生对准问题，因而可提高良率。
文档编号H01C17/28GK102623115SQ20111003545
公开日2012年8月1日 申请日期2011年1月28日 优先权日2011年1月28日
发明者叶嘉雯, 吴慎智, 陈致龙 申请人:国巨股份有限公司