专利名称：基于绝缘体上硅的电子式熔线的制造方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及一种基于绝缘体上硅的电子式熔线的制造方法。
背景技术：
利用熔线以程式化特定应用或客户需要的半导体器件已经是常见手段，电子式熔线是熔线中有较高利用率的一种。电子式熔线由一层单晶硅形成，此单晶硅沉积在硅基底上并经过金属硅化制程。绝缘体上硅基底已经被广泛用于半导体制程中，下面介绍现有的一种在绝缘体上硅基底上形成电子式熔线的方法。请参照图1所示，绝缘体上硅(SOI)晶圆100通常包括活性层110、绝缘层112和衬底114。活性层110通常是一层硅、硅锗氧化物、锗或应变硅所构成的磊晶层。绝缘层112 通常又称为埋入氧化层(buried oxide layer)，其材料可以是二氧化硅，形成在硅或玻璃材料的衬底114上，作用是使活性层110和衬底114电性隔离。请参照图2所示，图案化活性层110，在SOI晶圆上形成电子式熔线层210和有源区 212。请参照图3所示，形成栅极310，所述栅极310包括栅氧化层314和单晶硅栅极电极 316。请参照图4所示，形成间隙壁(Spacer) 318，并在有源区212形成轻掺杂源极/漏极区域320，间隙壁318的材料为氮化硅。请参照图5所示，在轻掺杂源/漏极区域320和电子式熔线层210上进行硅化物制程，即先沉积一层硅化物再进行退火，形成金属硅化物层610。现有的绝缘体上硅的电子式熔线的制造方法，形成的电子式熔丝包括电子式熔线层210和金属硅化物层610，所述电子式熔线的厚度等于有源区212的厚度。
发明内容
本发明解决现有技术中，基于绝缘体上硅的电子式熔线厚度较厚，能耗较高的技术问题。为达到本发明的上述目的，本发明提供基于绝缘体上硅的电子式熔线的制造方法，包括步骤在绝缘体上硅基底上形成单晶硅层，并图案化所述单晶硅层，以形成有源区和电子式熔线区；在所述有源区和所述电子式熔线区上形成氧化层；形成氮化硅层，所述氮化硅层覆盖所述有源区和所述电子式熔线区；去除所述电子式熔线区顶部的氮化硅层和氧化层；去除所述电子式熔线区的部分单晶硅层；
3
去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶
硅层；在所述有源区形成栅极，并以所述栅极为掩膜，进行源/漏区的低掺杂离子注入；在所述栅极侧壁、所述有源区的单晶硅层侧壁以及所述电子式熔线区的单晶硅层侧壁形成间隙壁。在所述基于绝缘体上硅的电子式熔线的制造方法中，所述氧化层为二氧化硅层。在所述基于绝缘体上硅的电子式熔线的制造方法中，去除所述电子式熔线区顶部的氮化硅层和氧化层的方法为干法刻蚀。在所述基于绝缘体上硅的电子式熔线的制造方法中，去除部分所述电子式熔线区的单晶硅层的方法为等离子体干法刻蚀。在所述基于绝缘体上硅的电子式熔线的制造方法中，去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶硅层为通过选择性地刻蚀或腐蚀分别去除硅片表面剩余的氮化硅和氧化硅。在所述基于绝缘体上硅的电子式熔线的制造方法中，去除部分所述电子式熔线区的单晶硅层(单晶硅)后，所述电子式熔线区剩余的单晶硅层厚度范围为100埃-1500埃。在所述基于绝缘体上硅的电子式熔线的制造方法中，形成间隙壁之后，还包括进行金属硅化物制程，使所述电子式熔线区的单晶硅层全部形成金属硅化物层。使有源区和电子式熔线区的单晶硅层在一道工序中形成，然后形成氧化层和氮化硅层，通过去除电子熔线区顶部的氮化硅层和氧化层，并进一步去除电子式熔线区的部分单晶硅层，以达到减薄电子式熔线厚度，能够得到由单纯材料组成的较薄厚度的电子式熔线，所述电子式熔线的厚度可以根据需要控制；另外，由于熔线是单晶材料，其熔断前后的电阻分布也会比较好，从而可以有效地提高Programming Window程序化窗口。
图1-图5为现有技术基于绝缘体上硅的电子式熔线的制造方法各步骤的结构示意图。图6-图12为本发明实施例基于绝缘体上硅的电子式熔线的制造方法各步骤的结构示意图。
具体实施例方式以下将结合附图，对本发明的绝缘体上硅的电子式熔线的制造方法作进一步的详细描述。本发明的核心思想在于，基于绝缘体上硅基底，使有源区和电子式熔线区的单晶硅层在一道工序中形成，然后形成氧化层和氮化硅层，通过去除电子熔线区顶部的氮化硅层和氧化层，并进一步去除电子式熔线区的部分单晶硅层，以达到减薄电子式熔线厚度，从而降低熔断电子式熔线的功耗的目的。本发明提供基于绝缘体上硅的电子式熔线的制造方法，包括步骤请参照图6所示，在绝缘体上硅基底10上形成单晶硅层，并图案化所述单晶硅层， 以形成有源区12A和电子式熔线区12B ；形成所述单晶硅层的方法，可以是现有技术中的任
4意一种形成单晶硅层的方法，如外延法。请参照图7所示，在所述有源区12A和所述电子式熔线区12B上形成氧化层14 ； 本实施例中，所述氧化层14为二氧化硅层，其形成方法是现有技术的形成方法，如化学气相沉积法。氧化层的存在是为了防止氮化硅的应力太大并作为氮化硅蚀刻的止蚀层。请继续参照图7所示，形成氮化硅层16，所述氮化硅层16覆盖所述有源区12A和所述电子式熔线区12B;请参照图8所示，去除所述电子式熔线区12B顶部的氮化硅层16和氧化层14 ；在本实施例中干法刻蚀，是现有的干法刻蚀工艺在此不再描述。请参照图9所示，去除所述电子式熔线区12B的部分单晶硅层；在本实施例中，去除所述电子式熔线区12B的部分单晶硅层的方法为等离子体干法刻蚀；所述电子式熔线区剩余的单晶硅层厚度范围为100埃-1500埃。请参照图10所示，去除剩余的所述氮化硅层16和氧化层14，保留所述有源区12A 和所述电子式熔线区12B的单晶硅层；通过选择性地刻蚀或腐蚀分别去除硅片表面剩余的氮化硅和氧化硅所述电子式熔线区12B保留的单晶硅层即电子式熔线。请参照图11所示，在所述有源区12A形成栅极20，并以所述栅极20为掩膜，进行源/漏区的低掺杂离子注入，如利用氮、砷、锑、硼、铝或镓等进行掺杂，本步骤可以是现有低掺杂离子注入工艺的任意一种。在所述栅极侧壁、所述有源区的单晶硅层侧壁以及所述电子式熔线区的单晶硅层侧壁形成间隙壁30。间隙壁30的材料可以是氮化硅(现在常用的是氧化硅或ONO结构)， 利用甲烷和氨气作为反应气体，在大约300度至800度的温度下反应生成，厚度大约为300 埃-1000埃。上述实施例的优点在于能够得到由纯晶体硅组成的较薄厚度的电子式熔线，所述电子式熔线的厚度可以根据需要控制；另外，另外，由于熔线是单晶材料，其熔断前后的电阻分布也会比较好，从而可以有效地提高ProgrammingWindow程序化窗口，更利于提高良率。可选的，在本发明的另一实施例中，在形成间隙壁30之后，还包括进行金属硅化物制程，使所述电子式熔线区的单晶硅层全部形成金属硅化物层。金属硅化物制成可以是现有的形成金属硅化物的制程中的任意一种。金属硅化物中的金属可以是钴、铜、钼、钛或钽等，在本实施例中，所述电子式熔线完全由金属硅化物组成，与现有技术中电子式熔线由两种材料组成相比较，纯材料层的电子式熔线的程式化更容易控制。由于程式化控制容易， 所以，有更高的可靠性。当然在本发明的其他实实例中电子式熔线也可以是双层结构(当熔丝层厚度不是很薄时)，或者也可以在熔丝的单晶硅层很薄时直接形成完全硅化的硅化物层。
权利要求
1.基于绝缘体上硅的电子式熔线的制造方法，其特征在于，包括步骤在绝缘体上硅基底上形成单晶硅层，并图案化所述单晶硅层，以形成有源区和电子式熔线区；在所述有源区和所述电子式熔线区上形成氧化层； 形成氮化硅层，所述氮化硅层覆盖所述有源区和所述电子式熔线区； 去除所述电子式熔线区顶部的氮化硅层和氧化层； 去除所述电子式熔线区的部分单晶硅层；去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶硅层；在所述有源区形成栅极，并以所述栅极为掩膜，进行源/漏区的低掺杂离子注入； 在所述栅极侧壁、所述有源区的单晶硅层侧壁以及所述电子式熔线区的单晶硅层侧壁形成间隙壁。
2.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，所述氧化层为二氧化硅层。
3.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，去除所述电子式熔线区顶部的氮化硅层和氧化层的方法为干法刻蚀。
4.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，去除部分所述电子式熔线区的单晶硅层的方法为等离子体干法刻蚀。
5.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶硅层为通过选择性地刻蚀或腐蚀分别去除硅片表面剩余的氮化硅和氧化硅。
6.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，去除部分所述电子式熔线区的单晶硅层后，所述电子式熔线区剩余的单晶硅层厚度范围为100 埃-1500埃。
7.如权利要求1所述的基于绝缘体上硅的电子式熔线的制造方法，其特征在于，形成间隙壁之后，还包括进行金属硅化物制程，使所述电子式熔线区的单晶硅层全部形成金属硅化物层。
全文摘要
本发明提供基于绝缘体上硅的电子式熔线的制造方法，使有源区和电子式熔线区的单晶硅层利用有源区在一道工序中形成，然后形成氧化层和氮化硅层，通过去除电子熔线区顶部的氮化硅层和氧化层，并进一步去除电子式熔线区的部分单晶硅层，有选择性地减薄电子式熔线形成区域单晶硅层的厚度，从而降低熔断电子式熔线的功耗并提高良率。
文档编号H01L21/84GK102201373SQ20111010314
公开日2011年9月28日 申请日期2011年4月25日 优先权日2011年4月25日
发明者孔蔚然, 宗登刚, 李荣林 申请人:上海宏力半导体制造有限公司