专利名称：包括多个mos管的ic及其铝线的光刻方法、制备方法
技术领域：
本发明属于半导体制造技术领域，涉及置于多晶硅栅极弓I线之间的铝线以及该铝线的光刻方法、制备方法。
背景技术：
集成电路(IC)中通常包括许多个MOS管。在特征尺寸较大的IC中(例如最小特征尺寸大于或等于O. 5微米)，M0S管的栅极通常采用多晶硅层光刻构图形成。而在IC的后端互连结构中，通常包括多层布线，在多晶硅栅极引线所在布线层上(通常为第一层布线上)，还需要构图形成铝线作为互连线。由于多晶硅栅极引线和铝线分别为不同材质，因此，通常是分别采用独立的光刻步骤来分别构图。 图I所示为现有技术的包括多个MOS管的IC的局部结构示意图，图2所示为图I所示IC结构的俯视图。如图I所示，其中，100为用于形成MOS管的衬底，101为某一MOS管的栅介质层(也即场氧区)，103为衬底的有源区，每条多晶硅栅极引线110横跨地形成于多个场氧区和有源区之上，栅介质层之上部分的多晶硅栅极引线形成了一个MOS管的栅极；在两条多晶硅栅极引线110之间，还采用光刻构图的方法形成铝线130，在该实例中，铝线130与多晶硅栅极引线110基本平行。通常地，先光刻构图形成多晶硅栅极引线110再光刻构图形成铝线130。但是，在光刻构图形成铝线130时，通常会发现在铝线130上会形成缺口(notch)131,图 3 所不为图 I 所不缺口的 SEM (Scanning Electron Microscope,扫描电子显微镜)图。该缺口可以造成铝线断线或者线宽大大减小，其能严重影响IC的可靠性。
发明内容
本发明的一个目的是，避免铝线在光刻构图时形成缺口。本发明的又一目的是，提高IC的可靠性。为实现以上目的或者其它目的，本发明提供以下技术方案。按照本发明的一方面，提供一种包括多个MOS管的集成电路，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，所述铝线上设置用于铝线光刻构图的减反射层，所述减反射层是厚度范围基本为90埃至130埃的非晶硅薄膜。较佳地，所述集成电路的最小特征尺寸大于或等于O. 5微米。较佳地，所述铝线的厚度范围为O. 65至O. 75微米。较佳地，所述多晶硅栅极引线与所述铝线相互基本平行。按照本发明的又一方面，提供一种包括多个MOS管的集成电路的铝线的光刻方法，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，其中，该光刻方法在曝光过程中采用厚度范围基本为90埃至130埃的非晶硅薄膜作为减反射层。
较佳地，所述曝光过程中所采用的光源的波长范围为365至486nm。较佳地，所述曝光过程中所采用的光源为Nikon 或Canon 光刻机。较佳地，所述集成电路的最小特征尺寸大于或等于O. 5微米。具体地,所述非晶娃薄膜通可以过PVD(Physical Vapor Deposition,物理气相沉积)形成。
按照本发明的再一方面，提供ー种包括多个MOS管的集成电路的铝线的制备方法，该制备方法包括如以上所述及的光刻方法步骤。按照本发明提供的制备方法的ー实施例，其中，所述制备方法包括以下步骤 在构图形成所述多晶硅栅极引线之后，沉积铝金属层；
在所述铝金属层上沉积厚度范围基本为90埃至130埃的非晶硅薄膜；以及 以所述非晶硅薄膜为减反射层进行光刻构图。本发明的技术效果是，通过在铝的光刻过程中使用减反射层，并选择减反射层为厚度范围为90埃至130埃的非晶硅薄膜，从而可以避免曝光过程中多晶硅栅极引线对光线的影响，避免铝线上形成缺ロ，大大提高IC的良率及其可靠性。
从结合附图的以下详细说明中，将会使本发明的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。图I是现有技术的包括多个MOS管的IC的局部结构示意图。图2是图I所示IC结构的俯视图。图3是图I所示缺ロ的SEM图。图4是图8所示的IC在沉积铝金属层后的结构示意图。图5是图8所示的IC在沉积铝减反射层后的结构示意图。图6是图5中的A-A截面结构示意图。图7是图8所示的IC在涂覆光刻胶曝光后的结构示意图。图8是按照本发明ー实施例提供包括多个MOS管的IC的局部结构示意图。图9是图8所示IC结构的俯视图。
具体实施例方式下面介绍的是本发明的多个可能实施例中的ー些，g在提供对本发明的基本了解。并不g在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其它实现方式。因此，以下具体实施方式
以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。在本发明的附图中，X方向表示多晶硅栅极引线的长度方向，y方向表示MOS管的沟道方向，z方向表不垂直于衬底表面并由衬底指向互连层的方向。图8所示为按照本发明ー实施例提供的包括多个MOS管的IC的局部结构示意图，图9所示为图8所示IC结构的俯视图。图4至图8图示了图8所示实施例IC的招线制备方法过程。通过对图I所示IC结构分析发现，铝线130上的缺ロ 131大多形成于有源区103之上的铝线部分上，铝线130上形成缺口 131主要是由于与其相邻的多晶硅栅极引线110对曝光时的光线造成影响而产生的，例如，在对铝线130进行曝光的过程中，其光线同时会照射至多晶硅栅极引线110上并进一步反射至铝线区域的光刻胶上，从而会使缺口对应区域的光刻胶也被误曝光，进而使铝线的图形失真，形成缺口 131。在本发明中，主要通过改进其光刻方法来解决铝线上产生缺口的现象。以下通过说明铝线的制备方法过程说明其光刻方法、并说明其IC结构改进之处。图4所示为图8所示的IC在沉积招金属层后的结构示意图。如图4所示,该IC同样地包括衬底100,形成于衬底100上的栅介质层101,101也表不场氧区，103为衬底100上的有源区，多条多晶硅栅极引线110横跨场氧区101和有源区103形成，在该实例中，示意给出了两条多晶硅栅极引线110，并且它们之间相互基本平行。由于栅介质层101和多晶硅栅极引线110的存在，会使区域190a相对形成凹坑(其在Z方向的高度相对较低，如图6所示)。在该实施例中，IC的最小特征尺寸大于或等于O. 5微米，例如，在该实施中，MOS管及铝线等均是采用O. 5微米工艺制备。在多晶硅栅极弓丨线110被刻蚀构图形成以后(如图中 虚线所示)，沉积铝金属层130a，铝金属层130a用于刻蚀构图形成铝线130，铝金属层130a具体厚度范围可以90至130埃，但是这不是限制性的。图5所示为图8所示的IC在沉积招减反射层后的结构示意图，图6所示为图5中的A-A截面结构示意图。如图5和图6所示，在之前沉积的铝金属层130a上继续沉积减反射层150a，在本发明中，减发射层150a选择非晶硅材料，其厚度D的范围大约为90埃至130埃，例如其可以为95埃、110埃或125埃。非晶硅薄膜的减反射层150a可以，但不是限制性地，通过PVD等方法形成。减反射层150a优选地为连续且厚度均匀的多晶硅薄膜。图7所不为图8所不的IC在涂覆光刻I父曝光后的结构不意图，在该图中，继续以A-A截面示意。在图5所示的减反射层150a上涂覆光刻胶，然后，进行烘干、曝光、显影步骤，从而在铝金属层130a上形成光刻胶掩膜180。在光刻的过程中，具体地，曝光所采用的光源为Nikon 或Canon 光刻机，其波长范围大致为365至486nm，在其它实施例中，曝光过程所采用的光源也可以为波长范围为365至486nm的其它任何光源。由于非晶硅薄膜的减反射层150a的存在，其可以避免由于多晶硅栅极引线110的发射对区域190中光刻胶造成的误曝光，从而可以使光刻胶掩膜180的图形保真性好。进一步，对图7所示的减发射层150a以及铝金属层130a进行刻蚀并去除光刻胶掩膜180后，可以形成如图8和图9所示的铝线130。铝线130形成于两条多晶硅栅极引线110之间，在该实例中，铝线130也与多晶硅栅极引线110基本平行，在铝线130上，还设置有被刻蚀后的减反射层150。减反射层150同样为范围大约为90埃至130埃的非晶硅薄膜。通过以上光刻方法和制备方法形成的铝线130，在其区域180上基本不会形成如背景技术中所描述的缺口 131，因此，铝线的线宽均匀性好，该IC的可靠性得到提高。本领域技术人员应当理解的是，图8和图9所示的包括多个MOS管的IC还包括其它互连金属层以及层间介质层，在此不再一一描述。以上例子主要说明了本发明的IC、IC的铝线的光刻方法及制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与 替换。
权利要求
1.ー种包括多个MOS管的集成电路，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，其特征在于，所述铝线上设置用于铝线光刻构图的减反射层，所述减反射层是厚度范围基本为90埃至130埃的非晶硅薄膜。
2.如权利要求I所述的集成电路，其特征在于，所述集成电路的最小特征尺寸大于或等于O. 5微米。
3.如权利要求I所述的集成电路，其特征在于，所述铝线的厚度范围为O.65至O. 75微米。
4.如权利要求I所述的集成电路，其特征在于，所述多晶硅栅极引线与所述铝线相互基本平行。
5.ー种包括多个MOS管的集成电路的铝线的光刻方法，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，其特征在于，该光刻方法在曝光过程中采用厚度范围基本为90埃至130埃的非晶硅薄膜作为减反射层。
6.如权利要求5所述的光刻方法，其特征在于，所述曝光过程中所采用的光源的波长范围为365至486nm。
7.如权利要求5所述的光刻方法，其特征在于，所述集成电路的最小特征尺寸大于或等于O. 5微米。
8.如权利要求5所述的光刻方法，其特征在于，所述非晶硅薄膜通过物理气相沉积形成。
9.ー种包括多个MOS管的集成电路的铝线的制备方法，其特征在于，该制备方法包括如权利要求5至8中任一项所述的光刻方法步骤。
10.如权利要求9所述的制备方法，其特征在于，所述制备方法包括以下步骤 在构图形成所述多晶硅栅极引线之后，沉积铝金属层； 在所述铝金属层上沉积厚度范围基本为90埃至130埃的非晶硅薄膜；以及 以所述非晶硅薄膜为减反射层进行光刻构图。
全文摘要
本发明提供一种包括多个MOS管的IC(集成电路)及其铝线的光刻方法、制备方法，属于半导体制造技术领域。该IC的包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，所述铝线上设置用于铝线光刻构图的减反射层，所述减反射层是厚度范围基本为90埃至130埃的非晶硅薄膜。该IC的铝线的光刻方法及制备方法中选择减反射层为厚度范围为90埃至130埃的非晶硅薄膜。因此，可以避免曝光过程中多晶硅栅极引线对光线的影响，避免铝线上形成缺口，大大提高IC的良率及其可靠性。
文档编号H01L29/49GK102820298SQ20111015179
公开日2012年12月12日 申请日期2011年6月8日 优先权日2011年6月8日
发明者王者伟, 曾令旭, 牟亮伟, 黄兆兴 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司