专利名称：一种内嵌p型mos管辅助触发的可控硅器件的制作方法
技术领域：
本发明属于集成电路领域，具体涉及一种用于低工作电压域的集成电路的ESD防护的可控硅器件。
背景技术：
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界， 集成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD 电流进行泄放。在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。ESD防护设计不但要对内部芯片保护，还要保证不对芯片的正常工作产生影响，即仅当ESD到来时，ESD防护结构开启工作，而在电路输入输出信号、正常供电的情况下需要保证ESD防护结构不会开启工作，否则就会发生闩锁效应，这就要求ESD防护器件开启后的钳位电压始终要高于电路正常工作时的供电电压。另外，ESD防护器件必须满足其开启电压要低于被保护电路的损坏电压，否则在ESD防护器件开启之前被保护电路就可能发生损坏。为了使得ESD防护器件开启后的钳位电压始终高于电路正常工作时的供电电压， 必须对ESD防护器件进行相应设计以满足不同电压域的应用要求。现有技术公开了一种常规的内嵌P型MOS管辅助触发的可控硅器件，剖面图如图 1所示，P型衬底上依次设有第一 N阱、第二 N+注入区和第三P+注入区，在第一 N阱上依次设有第一 N+注入区、第一 P+注入区和第二 P+注入区，在第一 P+注入区和第二 P+注入区之间跨接有一多晶硅栅氧化层，第二 P+注入区的一侧延伸超出所述的P型衬底和第一 N阱的交界处，跨接在P型衬底上。第一 N+注入区、第一 P+注入区和多晶硅栅氧化层均接电学阳极，第二 N+注入区和第三P+注入区均接电学阴极。对于常规的内嵌P型MOS管辅助触发的可控硅器件，其通常较低的钳位电压往往导致闩锁效应的发生，需要提高其钳位电压。最为直接的方法就是通过增加可控硅内寄生三极管的基区宽度来提高钳位电压，寄生三极管的基区宽度越大，则可控硅钳位电压越高。 但该方法的一个缺点是通过增加寄生三极管的基区宽度的方法带来的钳位电压的提高非常有限，为了得到不会发生闩锁效应的钳位电压值，往往需要将可控硅中寄生三极管的基区宽度拉伸到很大的距离，而这就大大增加了可控硅器件在硅片上的面积，增加了器件制造的成本。
发明内容
本发明提供了一种内嵌P型MOS管辅助触发的可控硅器件，能够充分利用硅片的纵向深度来增加可控硅寄生三极管的基区宽度，相比传统的单纯依靠拉伸三极管横向基区宽度的方法，本发明提供的可控硅器件面积上更有效率，在提高相同钳位电压的前提下更节省硅片面积。一种内嵌P型MOS管辅助触发的可控硅器件，包括P型衬底，其中，所述的P型衬底上依次设有第一 N阱、第二 N阱、第二 N+注入区和第三P+注入区，第一 N阱上依次设有第一 N+注入区、第一 P+注入区和第二 P+注入区，在第一 P+注入区和第二 P+注入区之间跨接有一多晶硅栅氧化层，第二 P+注入区的一侧延伸超出所述的P型衬底和第一 N阱的交界处，跨接在所述的P型衬底上，第二 P+注入区在所述的P型衬底上的一侧紧靠第二 N阱的一侧，第二 N阱的另一侧紧靠第二 N+注入区；第一 N+注入区、第一 P+注入区和所述的多晶硅栅氧化层均接电学阳极，第二 N+ 注入区和第三P+注入区均接电学阴极，第二 N阱不与任何电学电位相接，处于电位浮空状态。本发明的内嵌P型MOS管辅助触发的可控硅器件，在第二 P+注入区与第二 N+注入区之间的P型衬底上，加入了一块不接任何电位的第二 N阱，第二 N阱的宽度为第二 P+ 注入区在P型衬底的一侧到第二 N+注入区之间的距离，也即为可控硅中寄生NPN型三极管的基区宽度。由于第二N阱的宽度可根据所应用的场合进行相应的改变，因此，通过在第二 P+注入区与第二 N+注入区之间的P型衬底上加入一个不接任何电位的第二 N阱结构，可以有效地增加寄生NPN型三极管的纵向基区宽度。本发明的内嵌P型MOS管辅助触发的可控硅器件的导通路径(即ESD电流流经的路径)，如下当电学阳极出现ESD电流后，电流会从第一 P+注入区流入第一 N讲，经由所述的多晶硅栅氧化层下方的第一 N阱区域和第二 P+注入区流入P型衬底，再从第二 N阱下方绕过第二 N阱，最终从第二 N+注入区流入电学阴极。不同于传统的可控硅器件的导通路径，所述的内嵌P型MOS管辅助触发的可控硅器件的导通路径中，电流流经该可控硅时需要从下方绕过第二 N阱，也就是未接任何电位的浮空N阱结构。相比单纯的通过增加可控硅中寄生三极管的横向基区长度来增加电流路径的做法，本发明加入的电位浮空的N阱结构在纵向上也增加了寄生三极管的基区长度。 这样在增加相同基区宽度的前提下，本发明的可控硅结构在横向尺寸上更小，更节省硅片面积，节省了成本。本发明的内嵌P型MOS管辅助触发的可控硅器件，利用内嵌P型MOS管的可控硅特有的低电压开启特性做到了可控硅的低电压开启，适用于大部分电路的ESD防护要求；同时，利用增加电位浮空N阱的方式做到了提高可控硅钳位电压的目的；此外，相比其他提高钳位电压的方法来的更有效率，更节省硅片面积与生产成本，是一种经济有效的低工作电压域电路ESD防护方案。本发明的内嵌P型MOS管辅助触发的可控硅器件结构简单，电流均勻，器件强壮性好，稳定可靠。
图1为常规的内嵌P型MOS管辅助触发的可控硅器件的剖面图。图2为本发明一种内嵌P型MOS管辅助触发的可控硅器件的剖面图。图3为图2中内嵌P型MOS管辅助触发的可控硅器件导通路径的标注，虚线为可控硅导通电流所要经过的路径。
具体实施例方式下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。如图2所示，一种内嵌P型MOS管辅助触发的可控硅器件，包括P型衬底21，其中， P型衬底21上依次设有第一 N阱22、第二 N阱23、第二 N+注入区28和第三P+注入区29， 第一 N阱22上依次设有第一 N+注入区24、第一 P+注入区25和第二 P+注入区27，在第一 P+注入区25和第二 P+注入区27之间跨接有一多晶硅栅氧化层26，第二 P+注入区27的一侧延伸超出P型衬底21和第一 N阱22的交界处，跨接在P型衬底21上，第二 P+注入区 27在P型衬底21上的一侧紧靠第二 N阱23的一侧，第二 N阱23的另一侧紧靠第二 N+注入区28 ；第一 N+注入区对、第一 P+注入区25和多晶硅栅氧化层沈均接电学阳极，第二 N+注入区28和第三P+注入区四均接电学阴极，第二 N阱23不与任何电学电位相接，处于电位浮空状态。上述的内嵌P型MOS管辅助触发的可控硅器件，在第二 P+注入区27与第二 N+注入区观之间的P型衬底21上，加入了一块不接任何电位的第二 N阱23，第二 N阱23的宽度为第二 P+注入区27在P型衬底21的一侧到第二 N+注入区28之间的距离，也即为可控硅中寄生NPN型三极管的基区宽度。由于第二 N阱23的宽度可根据所应用的场合进行相应的改变，因此，通过在第二 P+注入区27与第二 N+注入区28之间的P型衬底21上加入一个不接任何电位的第二 N阱23结构，可以有效地增加寄生NPN型三极管的纵向基区宽度。上述的内嵌P型MOS管辅助触发的可控硅器件的导通路径，如图3中虚线所示当电学阳极出现ESD电流后，电流会从第一 P+注入区25流入第一 N阱22，经由多晶硅栅氧化层26下方的第一 N阱22区域和第二 P+注入区27流入P型衬底21，再从第二 N阱23下方绕过第二 N阱23，最终从第二 N+注入区观流入电学阴极。上述导通路径中，电流流经该可控硅时需要从下方绕过第二 N阱，也就是未接任何电位的浮空N阱结构，完全不同于与传统的可控硅器件的导通路径。相比单纯的通过增加可控硅中寄生三极管的横向基区长度来增加电流路径的做法，上述加入的电位浮空的N 阱结构在纵向上也增加了寄生三极管的基区长度。这样在增加相同基区宽度的前提下，上述的可控硅结构在横向尺寸上更小，更节省硅片面积，节省了成本。上述的内嵌P型MOS管辅助触发的可控硅器件，利用内嵌P型MOS管的可控硅特有的低电压开启特性做到了可控硅的低电压开启，适用于大部分电路的ESD防护要求；同时，利用增加电位浮空N阱的方式做到了提高可控硅钳位电压的目的；此外，相比其他提高钳位电压的方法来的更有效率，更节省硅片面积与生产成本，是一种经济有效的低工作电压域电路ESD防护方案。
权利要求
1.一种内嵌P型MOS管辅助触发的可控硅器件，包括P型衬底(21)，其特征在于所述的P型衬底上依次设有第一 N阱02)、第二 N阱03)、第二 N+注入区08)和第三P+ 注入区( )，第一 N阱0 上依次设有第一 N+注入区(M)、第一 P+注入区0 和第二 P+注入区(27)，在第一 P+注入区0 和第二 P+注入区07)之间跨接有一多晶硅栅氧化层( )，第二 P+注入区(XT)的一侧延伸超出所述的P型衬底和第一 N阱的交界处 (22)，跨接在所述的P型衬底上，第二 P+注入区(XT)在所述的P型衬底上的一侧紧靠第二 N阱03)的一侧，第二 N阱03)的另一侧紧靠第二 N+注入区08)；第一 N+注入区(M)、第一 P+注入区05)和所述的多晶硅栅氧化层06)均接电学阳极，第二 N+注入区08)和第三P+注入区09)均接电学阴极，所述的第二 N阱03)不与任何电学电位相接，处于电位浮空状态。
2.如权利要求1所述的内嵌P型MOS管辅助触发的可控硅器件，其特征在于所述的第二N, 03)的宽度为第二 P+注入区(XT)在P型衬底的一侧到第二 N+注入区08) 之间的距离。
全文摘要
本发明公开了一种内嵌P型MOS管辅助触发的可控硅器件，在第二P+注入区与第二N+注入区之间的P型衬底上，加入一块不接任何电位的第二N阱，可以有效地增加寄生NPN型三极管的纵向基区宽度。本发明利用内嵌P型MOS管的可控硅特有的低电压开启特性做到了可控硅的低电压开启，适用于大部分电路的ESD防护要求；同时，利用增加电位浮空N阱的方式做到了提高可控硅钳位电压的目的；此外，相比传统的单纯依靠拉伸三极管横向基区宽度的方法，本发明提供的可控硅器件面积上更有效率，更节省硅片面积与生产成本，是一种经济有效的低工作电压域电路ESD防护方案。本发明结构简单，电流均匀，器件强壮性好，稳定可靠。
文档编号H01L29/87GK102254912SQ20111019563
公开日2011年11月23日 申请日期2011年7月13日 优先权日2011年7月13日
发明者吴健, 曾杰, 苗萌, 董树荣, 郑剑锋, 韩雁, 马飞 申请人:浙江大学