专利名称：一种高维持电压p型静电防护半导体器件的制作方法
技术领域：
本发明涉及功率半导体器件的可靠性领域，更具体的说，是关于一种适用于静电防护的高维持电压半导体晶体管的新结构。
背景技术：
随着节能需求日益增强，功率集成电路产品的性能越来越受到关注，其中电路的可靠性问题也越来越受到电路设计工程师的重视。静电释放就是一个非常重要的可靠性问题，也是造成诸多电子产品失效的主要原因之一。而随着工艺特征尺寸的不断缩小，电子产品更加容易遭到静电释放的损伤，于是静电防护问题也日益变得严峻。目前，在静电防护问题中，一般是在电路的输入与输出端口上，利用静电防护器件组成静电防护电路。当有静电放电时，防护电路能够率先开启，释放静电放电电流，钳制静电放电电压，使静电放电不会对内部电路造成损伤。而当内部电路正常工作时，静电防护电路应当不作为，不对内部电路产生影响。其中，为了起到有效的静电防护作用，防护器件的触发电压应该低于被保护电路的击穿电压，而为了降低闩锁发生的风险，防护器件的维持电压应当高于电路的电源电压。针对低压工艺的静电保护，人们已经研究出了许多能够满足不同的需求的防护器件，其中P型横向双扩散金属氧化物半导体晶体管在静电保护中也得到了广泛的应用。P型横向双扩散金属氧化物半导体晶体管以及其结构在低压工艺中的静电保护开发已经趋于成熟，但是在高压工艺中的静电保护的设计中却存在很大的问题。其主要问题是P型横向双扩散金属氧化物半导体晶体管的维持电压过低，存在很大的闩锁风险，这样就使得P型横向双扩散金属氧化物半导体晶体管在高压工艺中的静电保护的设计和应用中受到很大的限制。于是，要想在高压工艺中利用P型横向双扩散金属氧化物半导体晶体管做静电防护器件，就必须改进器件结构，以解决在更小的面积上设计既能够实现静电放电防护功能又没有闩锁风险的问题。围绕着高压工艺的静电保护对高维持电压、低闩锁风险以及较低的成本的要求， 本文介绍了一种新型的高维持电压P型静电防护半导体器件，在同样的尺寸下与传统的P 型横向双扩散金属氧化物半导体晶体管相比，其维持电压有了明显的提升，降低了发生闩锁的风险。
发明内容
本发明在不改变器件的面积的基础上，提供一种能够有效提高维持电压，降低发生闩锁风险的高维持电压P型静电防护半导体器件。本发明采用如下技术方案
一种高维持电压P型静电防护半导体器件，包括半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有P型掺杂半导体区，在P型掺杂半导体区上设有N阱和P型漏区，在N阱上设有P型源区和N型接触区，在N阱的表面设有栅氧化层且栅氧化层自N阱延伸至P型掺杂半导体区，在N阱表面的P型源区、P型接触区和栅氧化层的以外区域及P 型掺杂半导体区表面的P型漏区以外区域设有场氧化层，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设有氧化层，在P型源区、N型接触区、多晶硅栅和P型漏区上分别连接有金属层， 其特征在于在N阱内还设有N型掺杂半导体区，并且N型掺杂半导体区位于P型源区和栅氧化层的下方。与现有技术相比，本发明具有如下优点
(1)本发明结构与常规的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管相比，N阱6内设有N型掺杂半导体区121。一般来说，在大注入情况下，该器件寄生的PNP管会发生Kirk效应，即基区展宽效应，使得器件的雪崩峰值位置由原来的N阱6和P型掺杂半导体区7组成的PN结的交界面转移到了 P型漏区10附近，因为P型漏区10是重掺杂，因而同样的电压下电场峰值会更高，在同样的电流密度下因为局部产生的热量跟电场和电流的乘积成正比例关系因而会使P型漏区10附近产生更高的热量，从而使器件在较低的电流密度下就发生二次击穿致使器件烧毁，而设置的这个N型掺杂半导体区121能够抑制Kirk 效应的发生。(2) N型掺杂半导体区121的第二个作用是通过抑制器件的Kirk效应，降低P型漏区10的峰值电场进而降低了雪崩倍增因子，使得器件的维持电压升高，因而降低了闩锁
的风险。参照图3，Vlil为常规结构的维持电压，Vh2为本发明结构的维持电压，可以看到，
同常规结构相比，本发明结构的维持电压有了明显的提高。(3)本发明器件在提高了维持电压，降低了闩锁的风险的同时并不改变器件原来的版图面积，且不需要额外过多的工艺流程。(4)N型掺杂半导体区121的注入过程，可以利用同一工艺下P型横向双扩散金属氧化物半导体晶体管中P-field注入时使用的掩模板，所以本发明结构与常规的P型横向双扩散金属氧化物半导体晶体管相比，不需要增加新的掩模板，节约了成本。
图1是没有加N型掺杂半导体区的常规结构的P型横向双扩散金属氧化物半导体晶体管结构示意图。图2是本发明中加了加N型掺杂半导体区121的高维持电压P型静电防护半导体器件结构示意图。图3是没有加N型掺杂半导体区的常规结构的P型横向双扩散金属氧化物半导体晶体管与本发明结构的传输线脉冲(TLP)测试结果的比较图。
具体实施例方式参照图2，一种高维持电压P型静电防护半导体器件，包括半导体衬底9，在半导体衬底9上面设置有埋氧化层8，在埋氧化层8上设有P型掺杂半导体区7，在P型掺杂半导体区7上设有N阱6和P型漏区10，在N阱6上设有P型源区11和N型接触区13，在N 阱6的表面设有栅氧化层3且栅氧化层3自N阱6延伸至P型掺杂半导体区7，在N阱6表面的P型源区11、N型接触区13和栅氧化层3的以外区域及P型掺杂半导体区7表面的P 型漏区10以外区域设有场氧化层1，在栅氧化层3的表面设有多晶硅栅4且多晶硅栅4延伸至场氧化层1的表面，在场氧化层1、N型接触区13、P型源区11、多晶硅栅4及P型漏区 10的表面设有氧化层5，在P型源区11、N型接触区13、多晶硅栅4和P型漏区10上分别连接有金属层2，在N阱6内还设有N型掺杂半导体区121，且N型掺杂半导体区121位于 P型源区11和栅氧化层3的下方。本实施例还采用如下技术措施来进一步提高本发明的性能
N型掺杂半导体区121下表面距离栅氧化层3下表面在0. 5微米到1微米之间。N型掺杂半导体区121下表面距离P型源区11下表面在0. 2微米到0. 5微米之间。N型掺杂半导体区121的左表面与P型源区11右表面之间的水平距离在0. 5微米到1微米之间。N型掺杂半导体区121的右表面与N阱6右表面之间的水平距离在1微米到2微米之间。N型掺杂半导体区121的注入剂量在2E12/ cm:到8E12/ ση2之间。参照图3，在使用了本发明中的N型掺杂半导体区121的结构以后，器件的维持电压比在常规结构下的维持电压高出了约30V。本发明采用如下方法来制备
第一步，取具有P型外延层的绝缘体上硅圆片，通过高能量硼离子注入，并高温退火形成N型阱6。第二步，以高能量的磷离子注入，高温退火后在N阱6上形成N型掺杂半导体区 121。第三步，淀积并刻蚀氮化硅，在高温下生长栅氧化层，并淀积多晶硅，刻蚀出多晶娃场板。第四步，通过高剂量的硼离子和磷离子注入，制作各个电极接触区。第五步，淀积二氧化硅，刻蚀电极接触孔后淀积金属引线层并刻蚀掉多余金属。第六步，进行钝化层的制作。
权利要求
1.一种高维持电压P型静电防护半导体器件，包括半导体衬底(9)，在半导体衬底 (9 )上面设置有埋氧化层(8 )，在埋氧化层(8 )上设有P型掺杂半导体区(7 )，在P型掺杂半导体区(7)上设有N阱(6)和P型漏区(10)，在N阱(6)上设有P型源区(11)和N型接触区(13)，在N阱(6)的表面设有栅氧化层(3)且栅氧化层(3)自N阱(6)延伸至P型掺杂半导体区(7)，在N阱(6)表面的P型源区(11)、N型接触区(13)和栅氧化层(3)的以外区域及P型掺杂半导体区(7)表面的P型漏区(10)以外区域设有场氧化层(1)，在栅氧化层(3) 的表面设有多晶硅栅(4)且多晶硅栅(4)延伸至场氧化层(1)的表面，在场氧化层(1 )、N型接触区(13)、P型源区(11)、多晶硅栅(4)及P型漏区(10)的表面设有氧化层(5)，在P型源区(11)、N型接触区(13)、多晶硅栅(4)和P型漏区(10)上分别连接有金属层(2)，其特征在于在N阱(6)还内设有N型掺杂半导体区(121)且N型掺杂半导体区(121)位于P型源区(11)和栅氧化层(3)的下方。
2.根据权利要求1所述的一种高维持电压P型静电防护半导体器件，其特征在于N型掺杂半导体区(121)下表面距离栅氧化层(3)下表面在0. 5微米到1微米之间。
3.根据权利要求1所述的一种高维持电压P型静电防护半导体器件，其特征在于N型掺杂半导体区(121)下表面距离P型源区(11)下表面在0.2微米到0.5微米之间。
4.根据权利要求3所述的一种高维持电压P型静电防护半导体器件，其特征在于N型掺杂半导体区(121)的左表面与P型源区(11)右表面之间的水平距离在0.5微米到1微米之间。
5.根据权利要求3所述的一种高维持电压P型静电防护半导体器件，其特征在于N型掺杂半导体区(121)的右表面与N阱(6)右表面之间的水平距离在1微米到2微米之间。
6.根据权利要求1所述的一种高维持电压P型静电防护半导体器件，其特征在于N型掺杂半导体区(121)的注入剂量在2E12/
全文摘要
一种高维持电压P型静电防护半导体器件，包括半导体衬底，在半导体衬底上面设置有埋置氧化层，埋置氧化层上面是P型的掺杂半导体漂移区，N阱区设置在P型的掺杂半导体漂移区上方，而场氧化层，金属层，栅氧化层,多晶硅栅以及氧化层设置在所述器件的上表面，P型源区和N型接触区设置在N阱中，其特征是在于在N阱内还设有N型掺杂半导体区，且N型掺杂半导体区位于P型源区和栅氧化层的下方。该器件可以有效地提高静电防护过程中的维持电压，因此该器件具有更好的抗闩锁能力。
文档编号H01L29/06GK102280471SQ20111022419
公开日2011年12月14日 申请日期2011年8月7日 优先权日2011年8月7日
发明者刘斯扬, 孙伟锋, 时龙兴, 潘宏伟, 钱钦松, 陆生礼 申请人:东南大学