专利名称：硅通孔光刻对准与配准的制作方法
技术领域：
本发明实施例一般涉及制造集成电路器件的方法，以及更具体而言涉及消除在掩模工艺控制标记之下的衬底内形成的开口的各种方法。
背景技术：
制造集成电路器件时，通常利用掩模，该掩模包括确定该掩模位于相对于衬底的适宜位置内的工艺控制标记。例如使用娃通孔(through silicon via, TSV)导电接触接地晶片的背侧。TSV的用途包括接地的发射极SiGe、绝缘的TSV硅载体等等。针对绝缘的TSV方法，使用占位(placeholder)多晶硅对TSV进行构图、蚀刻及填充，稍后去除该多晶硅并重新填入导体，例如，钨。本公开描述用于集成电路技术(例如绝缘和接地的TSV以及其它结构)的用于对准、测量覆盖(overlay)以及测量临界尺寸的光刻标记。对于绝缘的TSV，在深沟槽电容和/或浅沟槽隔离形成之前，构图并蚀刻TSV开口。对于接地的TSV，在接触模块内形成晶体管之后，构图并蚀刻TSV开口。形成这种结构的问题包括该掩模室(mask house)针对其掩模度量(临界尺寸(cd)、cd可变性等等)稍微随机地设置额外结构。如果这些额外形状与N阱P阱边界相交，或如果在错误的阱内，则该额外形状会导致高电阻短路路径，这将影响产量或可靠性。蚀刻掩模用于从TSV中蚀刻掉牺牲多晶硅。以各向同性(湿式)与各向异性(干式)蚀刻的混合，进行该占位材料的去除工艺。如果蚀刻掩模形状位于硅之上，则大的腔被蚀刻到硅内，这种腔会毁坏下伏的结构。由于TSV与晶面的对准，这种额外结构也会加重晶片破损问题。
发明内容
本说明书公开了各种制造集成电路结构的方法。在一个示范实施例内，一种方法在衬底(例如，硅衬底)内形成第一开口，然后用保护层(例如，氧化物衬里)加衬第一开口。然后该方法将材料(例如，多晶娃材料)沉积到第一开口中。在一些实施例内，该方法可在硅衬底上形成一个或多个结构(例如保护衬垫、电容器、晶体管等)。该方法也在硅衬底之上形成保护材料(例如，有机光致抗蚀剂掩模)。该有机光致抗蚀剂掩模包括工艺控制标记以及第二开口。该第二开口位于第一开口之上，并且与第一开口对准。该方法通过例如执行反应离子蚀刻以通过有机光致抗蚀剂掩模内的第二开口，从第一开口去除多晶硅材料，来执行材料去除工艺。
如果利用保护结构，该工艺控制标记位于该保护结构之上并与该保护结构对准。利用本说明书内的实施例，在硅衬底的切痕区域之上形成工艺控制标记，或该标记可形成在衬底的其它区域之上。另外，该工艺控制标记可包括有机光致抗蚀剂掩模内的仅部分延伸通过该有机光致抗蚀剂掩模的亚光刻凹陷(也就是，小于最小光刻基本规则尺寸)，以便硅衬底在该工艺控制标记之下的部分不受反应离子蚀刻影响。在这样的实施例内，工艺控制标记没有完全延伸通过有机光致抗蚀剂掩模，而是仅部分延伸通过该掩模。因此，有机光致抗蚀剂掩模保护硅衬底的不在第二开口之下的部分。另外，该工艺控制标记可包括非亚光刻，但却显着小于要使用该光掩模蚀刻的其它结构的凹陷。这导致更浅的特征，并且较少损坏硅衬底。另外，对准、覆盖及其它光刻标记都设置在与要深蚀刻的特征相距足够的距离上， 避免在化学机械抛光工艺导致下陷(dishing)或其它不均匀性时损坏这些光刻标记。反应离子蚀刻包括会损坏该硅衬底的工艺。有机光致抗蚀剂掩模、氧化物衬里以及保护结构都保护该硅衬底不受这氧的反应离子蚀刻的影响。
通过下列描述并参照附图，可更佳地了解本发明的实施例，这些附图并不需要依照比例绘制，其中图I为示例本说明书中的方法实施例的流程图；图2为根据本说明书中实施例的集成电路结构的示意剖面图；图3为根据本说明书中实施例的集成电路结构的示意剖面图；图4为根据本说明书中实施例的集成电路结构的示意剖面图；图5为根据本说明书中实施例的集成电路结构的示意剖面图；图6为根据本说明书中实施例的集成电路结构的示意剖面图；图7为根据本说明书中实施例的集成电路结构的示意剖面图；图8为根据本说明书中实施例的集成电路结构的示意剖面图；图9为根据本说明书中实施例的集成电路结构的示意剖面图；图10为根据本说明书中实施例的集成电路结构的示意剖面图；图11为根据本说明书中实施例的工艺控制标记的示意俯视图；图12为根据本说明书中实施例的集成电路结构的示意剖面图；图13为根据本说明书中实施例的集成电路结构的示意剖面图；图14为根据本说明书中实施例的集成电路结构的示意剖面图；图15为根据本说明书中实施例的集成电路结构的示意剖面图；图16为根据本说明书中实施例的集成电路结构的示意剖面图；图17为根据本说明书中实施例的集成电路结构的示意剖面图；图18为根据本说明书中实施例的集成电路结构的示意剖面图；以及图19为根据本说明书中实施例的集成电路结构的示意剖面图。
具体实施方式
本发明实施例及其各种特征和有利细节，都将参考附图内说明的非限制性实例以及下列说明中的细节，进行更彻底的说明。在晶片处理期间，加入芯片工艺控制标记来允许在产生不同集成电路结构时的适当对准。晶片前侧/后侧处理必须具有对称性，集成电路芯片需居中与晶片上的0，0中，或芯片拐角需要居中，以顾及晶片前侧/后侧步进平面(St印plan)的X-Y镜像。如上述，所利用的各种工艺控制标记可产生额外形状，并且如果这些额外形状与N阱P阱边界相交，或如果在错误的阱内，则该额外形状会导致高电阻或短路路径，这将恶化产量或可靠性。由于TSV与衬底的晶面对准，这些额外形状也会加重晶片破损问题。因此，本说明书中的实施例使用可为亚光刻并且未完全延伸通过掩模的用于掩模对准与掩模检查的形状，以便该形状不会印刷在该衬底上。术语“亚光刻”意义为掩模内的开口小于所制造的结构的预先建立的光刻基本规则所允许的最小尺寸特征，并且不允许对下伏的衬底的访问(即使开口完全通过掩模而成形)。例如如果一组光刻参数具有3um和4um厚度光致抗蚀剂的最小基本规则，则亚光刻特征仅为最小基本规则开口(例如，0. 4um宽度开口)的 分数(0. 5,0. 25,0. I 等)。如图I内所示的流程图形式，在项100内，本说明书中一种示范方法在衬底(例如硅衬底)中形成第一开口，然后在项102内，用保护层(例如，氧化物衬里)为第一开口加衬里。然后在项104内，该方法将材料(例如，多晶硅材料)沉积至该第一开口中。在某些实施例内，该方法可在硅衬底上形成一个或多个结构(例如，保护衬垫、电容器、晶体管等)(如在项106内所示)。在项108内，该方法还在该硅衬底上形成保护材料(例如有机光致抗蚀剂掩模)。有机光致抗蚀剂掩模包括亚光刻工艺控制标记以及第二开口，第二开口位于第一开口之上并与第一开口对准。在项HO内，该方法通过例如执行反应离子蚀刻，以通过有机光致抗蚀剂掩模中的第二开口，从第一开口去除多晶硅材料，来执行材料去除工艺。如项112内所示，该方法可用适当导电材料填入第一和第二开口，然后去除掩模(项114)以形成在第一开口之上延伸的导电结构。如果已利用保护结构，工艺控制标记位于该保护结构之上并与该保护结构对准。通过本说明书内的实施例，在硅衬底的切痕(kerf)区域之上形成工艺控制标记，或在衬底的其它区域之上形成工艺控制标记。另外，工艺控制标记可包括有机光致抗蚀剂掩模内的仅部分延伸通过有机光致抗蚀剂掩模的凹陷，以便硅衬底的工艺控制标记之下的部分不受反应离子蚀刻影响。在这种实施例内，工艺控制标记是亚光刻的，并且不会完全延伸通过有机光致抗蚀剂掩模，而是仅部分延伸通过掩模。因此，有机光致抗蚀剂掩模保护不在第二开口之下的硅衬底的部分。反应离子蚀刻包括会损坏硅衬底的工艺。有机光致抗蚀剂掩模、氧化物衬里以及保护结构保护硅衬底不受这样的反应离子蚀刻影响。图2示例在衬底200(例如，硅衬底)内形成的部分完成的集成电路结构的剖面图。该结构包括在将衬底200切成芯片时将被去除的切痕区域214。此外，在衬底200内已形成开口 234。在衬底内形成开口的工艺已为本技术的普通技术人员所公知(例如请参阅第4，978，419号以及第7，485，965号美国专利，其完整公开内容以参照方式并入本文)，因此本说明书内不包含这种工艺的详细讨论。本公开内提到的所有开口都可由任何常规公知方法(或未来开发的方法)所形成，例如通过构图的掩模蚀刻衬底材料。开口 234已经衬上衬里(氧化物、氮化物等)，并且填充有占位材料220，例如多晶硅。同样，加衬开口以及用材料填充开口的工艺已为本技术的普通技术人员所公知(例如请参阅第6，521，493号美国专利，其完整公开内容以参照方式并入本文)，因此本说明书内不包含这种工艺的详细讨论。该加衬材料可由例如在开口侧壁上生长氧化物或氮化物所形成。此外，可使用任何常规公知工艺，例如旋涂工艺、溅射、气相沉积等，在开口内生长或设置材料。开口 234最后变成硅通孔(TSV)。项206代表衬底200内的浅沟槽隔离区域。形成该结构的工艺已为本技术的普通技术人员所公知(例如请参阅第7，394，131号美国专利，其完整公开内容以参照方式并入本文，因此本说明书内不包含其详细讨论)。浅沟槽隔离区域可通过去除部分衬底，并且用例如氧化物的绝缘材料取代该部分而形成。项208代表深沟槽电容器。同样，形成这样的结构的工艺已为本技术的普通技术人员所公知(例如请参阅第6，809，005号美国专利，其完整揭示内容以参照方式并入本 文)，因此本说明书内不包含形成深沟槽电容的工艺的详细讨论。一般来说，可通过在衬底内构图沟槽，使用绝缘体(氧化物、氮化物等)加衬沟槽，然后用导体填入加衬的沟槽，来形成深沟槽电容器。项210代表晶体管(例如，场效晶体管(FET))。晶体管也为公知的结构，其根据本技术的普通技术人员所公知的方法所形成(例如请参阅第7，510，916号美国专利，其完整揭示内容以参照方式并入本文)，因此本说明书内不包含这种晶体管成形的详细讨论。一般通过掺杂衬底内的沟道区域、在该沟道区域之上形成栅极氧化物、在该沟道区域之上形成栅极导体、以及在该栅极导体相对的侧上的衬底内形成源极与漏极区域，来形成晶体管。项212代表硅化物屏蔽(block)，其用来避免在衬底200的区域内形成硅化物。硅化物屏蔽也是已知的结构，其根据本技术的普通技术人员已知的方法形成，因此本说明书内不含硅化物屏蔽形成工艺的详细讨论。一般而言，可通过在表面上构图替代衬底200的材料，例如氮化物、氧化物等来形成硅化物屏蔽(同样使用掩模与其它类似结构)。一旦已经产生这种中间结构，就需要通过去除多晶硅占位220完成硅通孔234，并且形成从硅通孔234延伸的导体。可达成这些目的的一种方式为通过在绝缘体或介电层240的顶上形成的光致抗蚀剂掩模蚀刻占位材料220。图2内的项222显示一种这样的光致抗蚀剂掩模。掩模222包括对准开口(或工艺控制标记)204，其位于切痕区域214之上(相关于衬底200的顶部)，并且包括开口 206，其位于第一开口 234之上。工艺控制标记204是适宜对准开口 234之上的开口 206所必需的。图3示例材料去除工艺(例如反应离子蚀刻)已经从开口 234去除占位220后的结构。此去除工艺也将开口 202蚀刻到衬底中。工艺控制标记204之下形成此开口 202会导致某些不希望的问题，包括意外衬底破损、电短路等。此外，如果开口 202形成在切痕区域214之外，则开口 202会妨碍(并潜在地破坏)在图2内所示的各种其它结构。因为演进(evolving)集成电路器件的纵横比使衬底沟槽较长并且更窄，这种位于工艺控制标记之下的开口 202特别成问题。图4内示出的结构类似于图2和图3内示出的结构；然而，却利用包括不同类型的工艺控制标记开口 224的不同蚀刻掩模226。更具体而言，工艺控制标记224为亚光刻的，并且未完全穿过掩模226。替代地，标记224只通过掩模226的例如25%、50%、75%等，并且开口 224未完全从掩模226的顶部延伸至掩模226的底部。因此如图5内所示，执行材料去除工艺来去除占位220时，工艺控制标记224之下的衬底200或电介质240内并未形成开口，并且只去除一些电介质240。这与图3中衬底内所形成的开口 202形成对照。因此，通过包括未完全通过掩模的亚光刻工艺控制标记的蚀刻掩模，可减少或消除与上述在工艺控制标记之下形成的开口相关的问题。作为使工艺控制标记224不如图2和图3中示出的非亚光刻工艺控制标记204那样深的备选，掩模材料226可制造为比掩模材料222还要厚。例如，掩模226的掩模材料可制造为厚度为掩模材料222的125%、150%、175%,2倍、3倍、4倍。这潜在地使工艺控制标记成形工艺保持相同，并且仍旧允许工艺控制标记未完全通过掩模材料。因此，通过以更浅方式形式工艺控制标记和/或将掩模材料制造得较厚，可避免工艺控制标记完全通过蚀刻掩模材料的整个宽度。 另外，因为工艺控制标记未完全穿过蚀刻掩模而形成，所以工艺控制标记不需要设置在切痕区域214之上。因此如图6内所示，可产生掩模228，其包括并未在切痕区域214之上的工艺控制标记224，而不导致上述与沟槽202相关的实质问题。本说明书中所有实施例都可在开口 234内形成导体，以完成硅通孔结构。因此如图7所示，开口 234、206 (请参阅图3和图5)内可形成导体216 (钨、铜、多晶硅等)，然后以选择性材料去除工艺去除该蚀刻掩模，该选择性材料去除工艺留下开口 234内并且在衬底200之上延伸到电介质240中的导体216。另一实施例涉及设计非亚光刻、但却远小于要使用光掩模蚀刻的器件结构的工艺控制标记。图8和图9内示出了实例。工艺控制标记224将通过光掩模226构图，并且在衬底200中被蚀刻到比光掩模所产生的其它特征更浅的深度。较浅的结构较不可能导致与衬底内深蚀刻的结构相关的晶片破损以及其它问题。如果需要另一高度(level)处的光刻标记，则本实施例是有用的。用于测量光掩模覆盖先前掩模结构有多精确的标记为这种标记的实例。本说明书中的其它实施例可利用掩模222 (上面所讨论)，其包括完全延伸通过掩模222的工艺控制标记开口 234，通过利用位于开口 204至下的保护结构218而不会损坏下伏的衬底，如图10所示。图11示例工艺控制标记204设置在保护结构218之上时的俯视图。如图12所示，材料去除工艺已去除多晶硅220之后，因为保护结构218防止了任何这样的沟槽的成形，所以衬底200内不会形成沟槽202。图13示例保护衬垫的利用允许对准标记204被设置在切痕区域之外，而没有上述与沟槽202相关的实质问题。保护结构218可包括不会遭受去除多晶硅220的工艺攻击的任何材料。例如，如果利用会攻击硅的反应离子蚀刻工艺来去除多晶硅220，则可由氧化物、氮化物等形成保护结构。使用与用于形成硅化物间隔部(break)212相同的工艺形成该保护结构，如以上所讨论的。此外，如果需要，可使用将不受材料去除工艺影响的其它结构做为保护结构。例如，如图12与图13所示，利用硅化物间隔部212作为保护结构。
前述概念可被组合。保护结构218可位于未完全延伸通过蚀刻掩模材料226的工艺控制标记224之下，如图14所示。图15示例当利用硅化物间隔部212作为未完全延伸通过蚀刻掩模材料226的工艺控制标记224之下的保护结构时，可在切痕区域214外面形成相同的结构。如上所述，所利用的各种工艺控制标记可产生额外形状，并且如果这些额外形状与N阱P阱边界相交，或如果在错误的阱内，则该额外形状会导致高电阻或短路路径，这将恶劣化产量或可靠性。由于TSV与衬底的晶面的对准，这些额外形状也会加重晶片破损问题。因此，本说明书中的实施例使用的用于掩模对准与掩模检查的形状是亚光刻的，并且未完全延伸通过掩模，以便形状不会印刷在衬底上。在这种样的实施例中，工艺控制标记是亚光刻的，并且不会完全延伸通过有机光致抗蚀剂掩模，而是仅部分地延伸通过掩模。因此，有机光致抗蚀剂掩模保护硅衬底的不在第二开口之下的部分。在另一实施例内，设计成将光刻结构设置在切痕内，以避免化学机械抛光附近宽的或深的结构所造成的下陷对这些结构产生的损坏。在衬底或其它薄膜内蚀刻至该高度后，则需要使用一些光刻标记(例如覆盖标记)。如图16所示，优先抛光大结构中的材料， 例如沟槽206内的材料220，可产生下陷，这会损坏附近的光刻标记，造成这些标记无法使用。设计光刻标记版图以在大特征与光刻标记之间留下充足的距离，如图17所示，可避免这个问题。在关键结构附近增加虚设形状填充图形或屏蔽图形，可减少开口宽度或消除开口。这也可避免关键结构下陷。图18的开口 206所产生的下陷会损坏标记224。屏蔽对开口 206的全部或部分蚀刻来保护标记224，如图19所示。所产生的集成电路芯片可由制造厂以原始晶片形式(也就是具有多个未封装芯片的单一晶片)、作为裸管芯或已封装形式来散布。在后一情况中，芯片被安装在单芯片封装内(例如塑料载体，具有附接至主板或其它更高层载体的引线)或安装在多芯片封装内(例如，一或两表面都具有表面互连或掩埋互连的陶瓷载体)。然后在任何情况中，芯片与其它芯片、分立电路部件和/或其它信号处理装置集成作为(a)中间产品，例如主板，或(b)终端产品的一部分。终端产品可为包含集成电路芯片的任何产品，其范围从玩具与其它低级应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。应该了解，下面的权利要求中的对应结构、材料、动作以及所有装置或步骤加功能要素的等价物，旨在包含与特别要求保护的其他所要求保护的要素结合的用来执行该功能的任何结构、材料或动作。此外，应该了解，本发明的以上描述已经为了示例与描述的目的而呈现，而不旨在是穷尽的或限制到所公开的形式。在不悖离本发明的范围与精神的前提下，本领域的一般技术人员将了解各种修改和变化。实施例经过选择与说明以最佳阐述本发明的原理与实际应用，并且使其它本领域的普通技术人员了解本发明可用于具有适用于所考虑的特定用途的各种修改的实施例。上述说明当中已经省略公知的部件与处理技术，以便不会不必要地模糊本发明的实施例。最后，应该了解，上述描述中所使用的术语仅用于说明特定实施例，并非用于限制本发明。例如，如本说明书中所使用的，除非该上下文有明确指示，否则单数形式“一”、“一个”和“该”也包含复数形式。再者，如本说明书中所使用的，说明书中使用的“包括”、“包含”和/或“并入”指明所陈述的特征、整体(integer)、步骤、操作、要素和/或部件的存在，但是不排除还有一个或多个其它特征、整体、步骤、操作、要素、部件和/或其群组的存在或添加。
权利要求
1.一种制造集成电路结构的方法，所述方法包括 在衬底内形成第一开口，所述开口具有特定的长度、宽度与深度； 使用至少一种填充材料来填充所述第一开口； 构图在所述衬底之上的保护材料，所述保护材料包括工艺控制标记并且包括位于所述第一开口之上并与所述第一开口对准的第二开口；以及 通过所述保护材料内的所述第二开口从所述第一开口去除所述填充材料， 所述工艺控制标记包括所述保护材料内的凹陷，所述凹陷仅部分延伸通过所述保护材料，以便所述衬底在所述工艺控制标记之下的部分不受所述填充材料的去除的影响。
2.根据权利要求I的方法，其中所述工艺控制标记没有完全延伸通过所述保护材料。
3.根据权利要求I的方法，所述保护材料保护所述衬底的不在所述第二开口之下的部分。
4.根据权利要求I的方法，所述填充材料的所述去除包括会损坏所述衬底的工艺，以及所述保护材料保护所述衬底不受所述填入材料的所述去除的影响。
5.根据权利要求I的方法，所述工艺控制标记被形成在所述衬底的切痕区域之上。
6.—种制造集成电路结构的方法，所述方法包括 在硅衬底内形成第一开口； 将多晶硅材料沉积到所述第一开口中； 构图在所述硅衬底之上的有机光致抗蚀剂，所述有机光致抗蚀剂包括工艺控制标记并包括位于所述第一开口之上并且与所述第一开口对准的第二开口 ；以及 进行反应离子蚀刻，以通过所述有机光致抗蚀剂内所述第二开口从所述第一开口去除所述多晶硅材料， 所述工艺控制标记包括所述有机光致抗蚀剂内的凹陷，所述凹陷仅部分延伸通过所述有机光致抗蚀剂，以便所述硅衬底在所述工艺控制标记之下的部分不受所述反应离子蚀刻影响。
7.根据权利要求6的方法，其中所述工艺控制标记没有完全延伸通过所述有机光致抗蚀剂。
8.根据权利要求6的方法，所述有机光致抗蚀剂保护所述硅衬底的不在所述第二开口之下的部分。
9.根据权利要求6的方法，所述反应离子蚀刻包括会损坏所述硅衬底的工艺，并且所述有机光致抗蚀剂和氧化物衬里保护所述硅衬底不受所述填充材料的所述去除的影响。
10.根据权利要求6的方法，所述工艺控制标记被形成在所述硅衬底的切痕区域之上。
11.一种制造集成电路结构的方法，所述方法包括 在衬底内形成第一开口； 使用至少一种填充材料来填充所述第一开口； 构图在所述衬底上的一个或多个结构； 构图在所述衬底之上的保护材料，所述保护材料包括工艺控制标记并包括位于所述第一开口之上并与所述第一开口对准的第二开口 ；以及 通过所述保护材料内的所述第二开口从所述第一开口去除所述填充材料， 所述工艺控制标记位于所述结构之上并与所述结构对准，以便所述衬底在所述工艺控制标记之下的部分不受所述填充材料的去除的影响。
12.根据权利要求11的方法，其中所述结构包括不受所述填充材料的所述去除的影响的物质。
13.根据权利要求11的方法，所述保护材料保护所述衬底的不在所述第二开口之下的部分。
14.根据权利要求11的方法，其中所述填充材料的所述去除包括会损坏所述衬底的工艺，以及所述保护材料、衬里以及保护衬垫保护所述衬底不受所述填充材料的去除的影响。
15.根据权利要求11的方法，所述工艺控制标记被形成在所述衬底的切痕区域之上。
16.—种制造集成电路结构的方法，所述方法包括 在衬底内形成第一开口； 使用至少一种填充材料来填充所述第一开口； 构图在所述衬底上的一个或多个结构； 构图在所述衬底之上的保护材料，所述保护材料包括工艺控制标记并包括位于所述第一开口之上并与所述第一开口对准的第二开口 ；以及 通过所述保护材料内的所述第二开口从所述第一开口去除所述填充材料， 所述工艺控制标记位于所述结构之上并与所述结构对准，以及所述工艺控制标记包括所述保护材料内的凹陷，所述凹陷仅部分延伸通过所述保护材料，以便所述衬底在所述工艺控制标记之下的部分不受所述填充材料的去除的影响。
17.根据权利要求16的方法，其中所述工艺控制标记没有完全延伸通过所述保护材料。
18.根据权利要求16的方法，所述保护材料保护所述衬底的不在所述第二开口之下的部分。
19.根据权利要求16的方法，其中所述填入材料的所述去除包括会损坏所述衬底的工艺，并且所述保护材料、衬里以及所述结构保护所述衬底不受所述填充材料的所述去除的影响。
20.根据权利要求16的方法，所述工艺控制标记被形成在所述衬底的切痕区域之上。
21.—种制造集成电路结构的方法，所述方法包括 在衬底内形成第一开口，所述开口具有特定的长度、宽度与深度； 使用至少一种填充材料来填充所述第一开口 ； 构图在所述衬底之上的保护材料，所述保护材料包括工艺控制标记并包括位于所述第一开口之上并与所述第一开口对准的第二开口 ；以及 通过所述保护材料内的所述第二开口从所述第一开口去除所述填充材料， 在所述填充材料的所述去除期间，所述工艺控制标记在所述衬底内形成凹陷，所述凹陷仅部分延伸通过在所述工艺控制标记之下的所述衬底。
22.根据权利要求21的方法，其中所述工艺控制标记没有完全延伸通过所述保护材料。
23.根据权利要求21的方法，所述保护材料保护所述衬底的不在所述第二开口之下的部分。
24.根据权利要求21的方法，所述填充材料的所述去除包括损坏所述衬底的工艺，以及所述保护材料保护所述衬底不受所述填充材料的所述去除的影响。
25.根据权利要求21的方法，其中所述工艺控制标记被形成在所述衬底的切痕区域之上。
全文摘要
一种制造集成电路结构的方法，在衬底(100；图1)内形成第一开口，并且用保护衬里加衬所述第一开口(102)。该方法将材料沉积到所述第一开口中(104)，并且在所述衬底之上形成保护材料。所述保护材料包括工艺控制标记，并包括位于所述第一开口之上并且与所述第一开口对准的第二开口(108)。所述方法通过所述保护材料内的所述第二开口，从所述第一开口去除所述材料(110)。所述工艺控制标记包括在所述保护材料内的凹陷，所述凹陷仅部分延伸通过所述保护材料，以便所述衬底在所述工艺控制标记之下的部分不受去除所述材料的工艺影响。
文档编号H01L21/768GK102782834SQ201180005787
公开日2012年11月14日 申请日期2011年1月12日 优先权日2010年1月20日
发明者A·K·斯塔珀, E·J·斯普罗吉斯, P·J·林德格伦, R·T·赫林 申请人:国际商业机器公司