专利名称：包含电感器的层叠型电子部件的制作方法
技术领域：
本发明涉及包含电感器的层叠型电子部件，特别是涉及不使用通孔那样的贯通绝缘层的连接导体而将电感器形成于层叠体内部的技术。
背景技术：
电感器被使用于高频LC滤波电路或共振电路、阻抗匹配(impedance matching) 等各种各样的用途中。另外，为了应对电子部件的小型薄型化以及高功能化的要求而有将电感器形成于陶瓷层叠体的内部来构成各种电子部件或电子模块的情况。
图28 图29是表示这样的形成于层叠体的内部的现有的电感器的一个例子的图。 在如这些图所示由遍及多个配线层形成的导体图形而形成电感器的情况下，一直以来，以通孔等的贯通型的连接导体V连接分别形成于层叠体的内部配线层的导体图形2a、2b、2c、 2d、2e、2f、2g，由此，将作为整体而具有螺旋形状的电感器形成于层叠体内部。各个配线层的导体图形2a 2g例如通过将导电膏体印刷于陶瓷生片IlTlh的表面而形成，并在层叠这些多个的生片IlTlh而芯片化之后，通过烧成而获得电子部件。
另外，作为公开包含这样的电感器的层叠型电子部件的文献，有下述专利文献。
现有技术文献
专利文献
专利文献I :日本专利申请公开平10-106838号公报
专利文献2 :日本专利申请公开2009-170737号公报发明内容
但是，一直以来，对于在层叠体的内部具备电感器来说，如上述图28 图29所示， 另外，如专利文献所述的那样有必要用贯通陶瓷层(生片)的通孔电连接印刷于各个配线层的电感器导体彼此。因此，无法仅由印刷工序进行电感器的形成，且另外需要通孔的开孔加工或将导电膏体填充于孔内的工序，从而会有制造工序变得复杂的困难。
另外，现有的使用通孔的线圈状的电感器由构成电感器的上下的导体图形和连接它们的通孔所构成，作为电感器用导体(图形导体)，因为它们不连接且存在通孔与图形导体的连接点，所以在高Q和低损耗化的方面会有不利的一面，因而期望在谋求电子部件的更进一步的特性提高的基础上不使用通孔而能够仅由导体图形构成电感器的新型的电感器构造的提供。特别是近年来，电子器械的多功能 高功能化的进展较为显著，因而要求实现能够对应于此的高Q以及低损耗的电感器。
因此，本发明的目的在于通过不使用通孔那样的绝缘层贯通型的连接导体而能够在层叠体的内部遍及多层地形成电感器，从而简化包含电感器的层叠型电子部件的制造工序，并进一步提闻电气特性。
为了解决所述问题并达到目的，本发明所涉及的第一层叠型电子部件是包含具有通过绝缘层而层叠的2层以上的配线层的第一层叠体、具备至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第二层叠体的层叠型电子部件；所述第一层叠体的配线层与所述第二层叠体的配线层互相大致垂直，所述第一层叠体具有配置于所述2 层以上的配线层中的第一配线层的第一电感器用导体、配置于所述2层以上的配线层中的第二配线层的第二电感器用导体；所述第二层叠体具有以所述第一电感器用导体以及所述第二电感器用导体形成线圈状的电感器的方式在与所述第一层叠体的接合面上电连接所述第一电感器用导体的端部和所述第二电感器用导体的端部的连接导体。
在本发明的层叠型电子部件中，电连接配置于层叠体(第一层叠体)内部的不同的配线层的多个电感器用导体而构成线圈状的电感器，并不是如现有的那样由通孔等的贯通绝缘层的层间连接导体连接该电感器用导体彼此，而是以该层叠体(第一层叠体)的配线层与配线层大致垂直的方式由接合于该第一层叠体的第二层叠体连接电感器用导体彼此。
该第二层叠体在成为与第一层叠体的接合面的表面上具备配线层，且在该配线层上形成将电感器用导体彼此连接的所述连接导体(图形导体)。于是，通过分别将所述第一电感器用导体的端部和所述第二电感器用导体的端部连接于该连接导体，从而通过连接导体电连接该第一电感器用导体和第二电感器用导体。
在第二层叠体中具备的上述连接导体可以由例如印刷导电膏体等的方法形成，根据具有这样的构造的本发明，以往需要的通孔的开孔加工或向孔内的导电膏体的填充作业等变得不需要。另外，能够仅由形成于绝缘层的表面的导体图形构成电感器，且可以在层叠体的内部具备高Q以及低损耗的电感器。
另外，在上述第一层叠型电子部件中，作为其一个方式，所述第一层叠体具有长方体的整体形状，所述第一电感器用导体在所述第一配线层上被形成为环(loop )状且一个端部以及另一个端部分别露出于与所述第二层叠体的接合面，所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状，一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向(在从垂直于第一层叠体的各个配线层的方向观察的时候/以下相同)而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置，所述连接导体电连接所述第一电感器用导体的另一个端部和所述第二电感器用导体的一个端部。
还有，在上述电子部件中，除了第一电感器用导体以及第二电感器用导体之外还具备更多的电感器用导体，通过与所述第一电感器用导体以及第二电感器用导体相同由连接导体连接它们从而作为整体而可以构成I个电感器(关于后面所述的第二到第四的电子部件也相同)。
另外，本发明的第二层叠型电子部件具备具有通过绝缘层而层叠的4层以上的配线层并且具有长方体的整体形状的第一层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第二层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第三层叠体。另外，在该第二层叠型电子部件中， 所述第二层叠体的配线层以及所述第三层叠体的配线层均与所述第一层叠体的配线层大致垂直；在将所述第一层叠体的表面中的接合有所述第二层叠体的面作为第一接合面的时候，所述第三层叠体被接合于作为与该第一接合面相对或者邻接的第一层叠体的表面的第二接合面；在从位于更上层的配线层起依次将包含于所述第一层叠体的4层的配线层作为第一配线层、第二配线层、第三配线层以及第四配线层的时候，所述第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体、配置于第三配线层的第三电感器用导体、配置于第四配线层的第四电感器用导体。再有，所述第一电感器用导体在所述第一配线层上被形成为环状且一个端部以及另一个端部分别露出于所述第一接合面；所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状且一个端部以及另一个端部分别露出于所述第二接合面；所述第三电感器用导体在所述第三配线层上以与所述第一电感器用导体以及所述第二电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置；所述第四电感器用导体在所述第四配线层上以与所述第一电感器用导体、所述第二电感器用导体以及所述第三电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第二接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第二电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于所述第二接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第二电感器用导体的另一个端部大致重叠的位置；所述第二层叠体具有以所述第一电感器用导体以及所述第三电感器用导体形成线圈状的电感器的方式在所述第一接合面上电连接该第一电感器用导体的另一个端部和该第三电感器用导体的一个端部的第一连接导体；所述第三层叠体具有以所述第二电感器用导体以及所述第四电感器用导体形成线圈状的电感器的方式在所述第二接合面上电连接该第二电感器用导体的另一个端部和该第四电感器用导体的一个端部的第二连接导体。
根据上述第二层叠型电子部件构造，能够将双重螺旋形态的电感器形成于层叠体的内部。具体来说，由配置于第一层叠体的第一配线层的第一电感器用导体和配置于第三配线层的第三电感器用导体形成的螺旋状的电感器与由配置于第二配线层的第二电感器用导体和配置于第四配线层的第四电感器用导体形成的螺旋状的电感器在从平面观察的时候(在从第一层叠体的层叠方向，换言之垂直于第一层叠体的各个配线层的方向观察的时候)以互相重叠并且交替插入的方式进行层叠。第一到第四的各个电感器用导体具有环状的形状，由第一电感器用导体和第三电感器用导体形成的螺旋状的导体与由第二电感器用导体和第四电感器用导体形成的螺旋状的导体以交替插入的方式进行组合，作为整体而形成双重螺旋的环。
再有，本发明的第三层叠型电子部件具备具有通过绝缘层而层叠的3层以上的配线层并且具有长方体的整体形状的第一层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第二层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第三层叠体。另外，在该第三层叠型电子部件中， 所述第二层叠体的配线层以及所述第三层叠体的配线层均与所述第一层叠体的配线层大致垂直；在将所述第一层叠体的表面中的接合有所述第二层叠体的面作为第一接合面的时候，所述第三层叠体被接合于作为与该第一接合面相对的第一层叠体的表面的第二接合面；在从位于更上层的配线层起依次将包含于所述第一层叠体的3层的配线层作为第一配线层、第二配线层以及第三配线层的时候，所述第一层叠体具有以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第一配线层的第一电感器用导体、以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第二配线层的第二电感器用导体、以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第三配线层的第三电感器用导体。再有，所述第一电感器用导体与所述第三电感器用导体以在从所述第一层叠体的层叠方向观察的时候大致重叠的方式配置，而所述第一电感器用导体以及所述第三电感器用导体与所述第二电感器用导体在从所述第一层叠体的层叠方向观察的时候互相隔开间隔地配置；所述第二层叠体具有以所述第一电感器用导体以及所述第二电感器用导体形成线圈状的电感器的方式在所述第一接合面上电连接所述第一电感器用导体的一个端部和所述第二电感器用导体的一个端部的第一连接导体；所述第三层叠体具有以所述第二电感器用导体以及所述第三电感器用导体形成线圈状的电感器的方式在所述第二接合面上电连接所述第二电感器用导体的另一个端部和所述第三电感器用导体的另一个端部的第二连接导体。
在该第三层叠型电子部件中，各个电感器用导体，典型的，能够作为在第一接合面与第二接合面之间延伸的直线状(长方形或者条状)的电极，但是例如也可以是弯曲或者描绘成弧等，电感器用导体的形状除此之外也可以是各种各样的形状。
再有，本发明的第四层叠型电子部件具备第一层叠体，具有通过绝缘层而层叠的 2层以上的配线层并且具有长方体的整体形状；第二层叠体，具有通过绝缘层而层叠的2层以上的配线层并且具有长方体的整体形状；第三层叠体，具有形成于表面的表面配线层和形成于背面的背面配线层，并介于所述第一层叠体与所述第二层叠体之间，以所述表面配线层接触于所述第一层叠体并且所述背面配线层接触于所述第二层叠体的方式被接合于所述第一层叠体和所述第二层叠体；所述第三层叠体的表面配线层与所述第一层叠体的配线层大致垂直，所述第三层叠体的背面配线层与所述第二层叠体的配线层大致垂直。另外， 在该第四层叠型电子部件中，所述第一层叠体具有配置于该第一层叠体的所述2层以上的配线层中的第一配线层的第一电感器用导体、配置于该第一层叠体的所述2层以上的配线层中的第二配线层的第二电感器用导体；所述第二层叠体具有配置于该第二层叠体的所述 2层以上的配线层中的第一配线层的第三电感器用导体、配置于该第二层叠体的所述2层以上的配线层中的第二配线层的第四电感器用导体；所述第三层叠体在所述表面配线层上具有以所述第一电感器用导体和所述第二电感器用导体形成线圈状的电感器的方式在与所述第一层叠体的接合面上电连接所述第一电感器用导体的端部和所述第二电感器用导体的端部的第一连接导体，并且在所述背面配线层上具有以所述第三电感器用导体和所述第四电感器用导体形成线圈状的电感器的方式在与所述第二层叠体的接合面上电连接所述第三电感器用导体的端部和所述第四电感器用导体的端部的第二连接导体。
还有，在该第四层叠型电子部件中，上述电感器用导体(第一电感器用导体、第二电感器用导体、第三电感器用导体以及第四电感器用导体)可以如所述第一层叠型电子部件的一个方式那样具有环形状，也可以是在所述第三电子部件中所叙述的那样的直线状的 (从该层叠体的互相相对的一个面延伸到另一个面)电极。另外，在由这样的直线状的电极形成该电感器用导体的情况下，与所述第三电子部件相同，关于上述第一层叠体以及第二层叠体的各个，可以进一步使具备连接导体的层叠体接合于与第三层叠体的接合面的相反侧(与该接合面相对的面)的面并在该相对面(与第三层叠体的接合面的相反侧的面)上电连接电感器用导体的端部彼此。
在上述本发明所涉及的各个电子部件中，包含电感器用导体的层叠体例如可以通过层叠陶瓷生片来形成。电感器用导体以及连接导体例如能够由印刷法(例如丝网印刷)来形成。
另一方面，具备连接导体且相对于包含电感器用导体的层叠体被接合的层叠体， 具体来说，所述第一层叠型电子部件中的第二层叠体、所述第二以及第三层叠型电子部件中的第二层叠体以及第三层叠体、以及所述第四层叠型电子部件中的第三层叠体，如后面所述的实施方式那样，典型的是能够由仅在表面以及背面中的任意一方或者双方具备配线层的薄片状的构造体来构成，但是并不限于这样的构造体，例如也可以制成与例如包含上述电感器用导体的层叠体相同在内部也具备配线层并在该内部配线层具备本发明所说的连接导体以外的电路元件或导体图形的层叠体。
另外，对于接合包含上述电感器用导体的层叠体和具备连接导体的层叠体来说， 例如能够通过一边加热一边压接由陶瓷生片构成的两个层叠体而一体化，其后通过进行烧成来进行，由该烧成而使两个层叠体成为连接的烧结体并被牢固地接合。还有,包含这样的接合工序的本发明所涉及的电子部件的制造能够优选应用由本申请人先前提出的提案(日本专利申请2010-165398)。关于该制造方法，将在后面的实施方式的说明中参照附图来进一步进行说明。
另外，本发明所说的“层叠型电子部件”也可以是仅具备电感器的单体部件(芯片电感器)，也可以是包含电容器或电阻的其他的受动元件、或者、晶体三极管或FET那样的主动元件、IC那样的主动元件的集成电路等包含电感器以外的各种各样的电路元件的复合电子部件。
另外，在从功能方面(部件的种类)掌握本发明所说的层叠型电子部件的情况下，例如带通滤波器、低通滤波器以及高通滤波器等的滤波器、双工器(duplexer)、双信器 (diplexer)、功率放大器模块、高频重叠模块、隔振器(isolator)、传感器等各种各样的电子部件或电子模块包括于本发明所说的层叠型电子部件中。
还有，本发明并不禁止将通孔那样的绝缘层贯通型的连接导体包含于本发明所涉及的电子部件中，例如也可以包含在与外部连接端子或其他的电路元件等的连接等中所使用的贯通型连接导体。
发明的效果
根据本发明，能够不使用通孔那样的绝缘贯通型的连接导体而遍及多层将线圈状的电感器形成于层叠体的内部，能够简化包含线圈状的电感器的层叠型电子部件的制造工序，并且能够提高该电子部件的电气特性。
本发明的其它目的、特征以及优点可以根据基于附图所叙述的以下的本发明的实施方式的说明而明了。还有，本发明并不限定于下述的实施方式，对于本领域技术人员而言，显然能够在权利要求的范围内进行各种的变更。另外，在各个附图中，相同的符号表示相同或者相当的部分。
图I是表示本发明的第一实施方式所涉及的层叠型电感器的外观的立体图。
图2是表示所述第一实施方式所涉及的层叠型电感器的导体图形的立体图。
图3是所述第一实施方式所涉及的层叠型电感器的分解立体图。
图4是表示本发明的第二实施方式所涉及的层叠型电感器的外观的立体图。
图5是表示所述第二实施方式所涉及的层叠型电感器的导体图形的立体图。
图6是所述第二实施方式所涉及的层叠型电感器的分解立体图。
图7是在透视状态下表示本发明的第三实施方式所涉及的层叠型电感器的内部构造的立体图。
图8是所述第三实施方式所涉及的层叠型电感器的分解立体图。
图9是将所述第三实施方式所涉及的层叠型电感器的Q值与现有的层叠型电感器相比较来进行表示的曲线图。
图10是本发明的第四实施方式所涉及的层叠型带通滤波器的等价电路图。
图11是在透视状态下表示所述第四实施方式所涉及的层叠型带通滤波器的内部构造的立体图。
图12是所述第四实施方式所涉及的层叠型带通滤波器的分解立体图。
图13是表示所述第四实施方式所涉及的层叠型带通滤波器的频率特性的曲线图。
图14是示意性地表示对于制造本发明所涉及的层叠型电子部件来说优选的制造方法的一个工序的立体图。
图的示意图。
图
图
图
图151617181920 21 22232425262728 29是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的重组层叠薄片的截面(图24的B-B截面)是示意性地表示所述制造方法中的一个工序的立体图。是示意性地表示所述制造方法中的一个工序的立体图。是在透视状态下表示现有的层叠型电感器的内部构造的立体图。是所述现有的层叠型电感器的分解立体图。
具体实施方式
11
[第I实施方式]
如图f图3所示，本发明的第一实施方式所涉及的电子部件是以第一层叠体10 与第二层叠体30的层叠方向互相垂直的方式(以第一层叠体10的配线层与第二层叠体30 的配线层互相成90°的角度的方式)接合以具备多层(图示的例子的情况下为6层)内部配线层的方式层叠陶瓷薄片11、12、13、14、15、16、17的第一层叠体10和在陶瓷薄片的表面上具备配线层的第二层叠体30的电子部件。
在第一层叠体10的各个内部配线层上形成具有大致-字状(大致U字状)的平面形状的电感器用导体21、22、23、24、25、26，配置于这些各个配线层的电感器用导体2广26 以在从平面进行观察的时候(从图I到图3的z轴方向进行观察的时候)正好相重叠的方式进行配置。另外，这些各个电感器用导体26的两个端部(各一个端部21a 26a以及各另一个端部21lT26b)以与第二层叠体30所具备的连接导体的电连接成为可能的方式露出于接合有第二层叠体30的第一层叠体10的侧面。
还有，在以下的说明中，从下起依次将第一层叠体10的内部配线层设为第I层、第 2层……，将最上层的内部配线层称为第6层。另外，将形成于第I层的电感器用导体21作为第I电感器用导体，将形成于第2层的电感器用导体22作为第2电感器用导体，以下，将分别形成于第3层到第6层的电感器用导体23 26分别称为第3电感器用导体、第4电感器用导体、第5电感器用导体、第6电感器用导体(对于后面所述的实施方式来说也相同)。 另外，层叠数(电感器用导体的数量)并不特别限定于该例子(6层或者6个)，也可以比其少或者多。
在第二层叠体30的表面配线层上以从上述第I到第6的各个电感器用导体2广26 作为整体起到作为电感器的作用的方式形成电连接该电感器用导体2广26的多个连接导体 31、32、33、34、35。
具体来说，将具有露出于第一层叠体10的侧面的第2电感器用导体22的一个端部22a所接触的一个端部31a、以及第I电感器用导体21的另一个端部21b所接触的另一个端部31b的第I连接导体31形成于成为与第一层叠体10的接合面的第二层叠体30的表面，从而由该第I连接导体31电连接第I电感器用导体21和第2电感器用导体22。
同样，将具有露出于第一层叠体10的侧面的第3电感器用导体23的一个端部23a 所接触的一个端部32a、以及第2电感器用导体22的另一个端部22b所接触的另一个端部 32b的第2连接导体32形成于第二层叠体30的表面，从而由该第2连接导体32电连接第 2电感器用导体22和第3电感器用导体23。以下，由同样设置的第3连接导体33、第4连接导体34以及第5连接导体35，依次连接第3电感器用导体23到第6电感器导体26，第I 到第6的各个电感器用导体26在第一层叠体10的内部以成为螺旋状的方式形成电感器。
还有，在第一层叠体10的上面以及下面分别具备外部连接用的端子电极(没有图示)，或者进一步也可以层叠陶瓷薄片并设置配线层来具备其他的电路元件，对于连接这些端子电极或其他的电路元件与上述电感器来说，可以与所述连接导体相同地分别将连接导体36、37设置于第二层叠体30的表面的上端部以及下端部，并由这些连接导体36、37进行与端子电极或其他的电路元件的连接。
[第2实施方式]
本发明的第二实施方式所涉及的电子部件与所述第一实施方式的电感器相同，是具有在陶瓷层叠体的各个配线层上具备电感器用导体的第一层叠体、以及具备以形成电感器的方式连接这些电感器用导体的连接导体的层叠体的电子部件，但是与所述第一实施方式不同，如图Γ图6所示分别将第二层叠体80和第三层叠体90接合于第一层叠体40的相对的一对侧面，且电感器具有双重螺旋构造。
具体来说，在第一层叠体40的各个配线层上具备与所述第一实施方式相同具有大致-字状(大致U字状)的平面形状的电感器用导体70，但是以在每一层这些电感器用导体6Γ70的朝向互不相同的方式进行层叠。即，形成于内部配线层的第2层的第2电感器用导体62、形成于第4层的第4电感器用导体64、形成于第6层的第6电感器用导体 66、形成于第8层的第8电感器用导体68、形成于第10层的第10电感器用导体70 (以下， 将它们称为“偶数层电感器用导体”/其后的第三实施方式也相同)，它们的两个端部与所述第一实施方式相同，以露出于成为与第二层叠体80的接合面的第一层叠体40的侧面(第一接合面)的方式进行配置。
另一方面，形成于第I层的第I电感器用导体61、形成于第3层的第3电感器用导体63、形成于第5层的第5电感器用导体65、形成于第7层的第7电感器用导体67、形成于第9层的第9电感器用导体69 (以下，将它们称为“奇数层电感器用导体”/其后的第三实施方式也相同)，它们的两个端部以露出于所述侧面(第一接合面)的相反侧的(相对的) 侧面(第二接合面)的方式向相反方向(以成为在水平面内或者在x_y平面内旋转180°的状态的方式)进行配置。于是，在该相对的侧面(第二接合面)上接合第三层叠体。
另外，上述第I到第10的电感器用导体6广70除去连接于连接导体8广84、9广94 的端部而在从平面进行观察的时候重叠地配置，由奇数层电感器用导体61、63、65、67、69 形成的电感器和由偶数层电感器用导体62、64、66、68、70形成的电感器形成双重螺旋从而作为整体而构成一个电感器。在第二层叠体80以及第三层叠体90上，在其表面(与第一层叠体40的接合面)上具备与所述第一实施方式相同的连接导体8广84、91、4，由它们连接第一层叠体40的各个电感器用导体70从而分别形成螺旋状的电感器。
还有，在本实施方式中，将第二层叠体80和第三层叠体90的接合面作为第一层叠体40的相对的侧面，但是即使作为邻接的侧面也同样能够构成双重螺旋构造的电感器。在此情况下，奇数层电感器用导体61、63、65、67、69和偶数层电感器用导体62、64、66、68、70 从平面进行观察时可以以互相成90°的角度的方式进行配置。再有，如果应用本实施方式的话，则也能够同样构成具有三重到四重的螺旋构造的电感器。
[第3实施方式]
如8所示，本发明的第三实施方式所涉及的电子部件与所述第一以及第二实施方式相同，是具有在陶瓷层叠体的各个配线层上具备电感器用导体111、112、113、114、 115、116、117的第一层叠体100、以及具备连接这些电感器用导体Ilf 117的连接导体121、 122、123、131、132、133的层叠体(第二层叠体120以及第三层叠体130)的电子部件，但是与所述实施方式不同，各个电感器用导体Ilf 117为遍及第一层叠体100的相对的一对侧面之间而延伸的直线状的电极，以形成电感器的方式由设置于第二层叠体120的连接导体 12Γ123和设置于第三层叠体130的连接导体13广133来连接这些电极。
更为具体来说，第一层叠体100通过在前后方向(y轴方向)层叠陶瓷薄片IOf 109而成，以第一层叠体100的配线层与第二层叠体120的配线层互相垂直的方式将第二层叠体120接合于该第一层叠体100的一个侧面(第一接合面)，并且以第一层叠体100的配线层与第三层叠体130的配线层互相垂直的方式将第三层叠体130接合于该第一层叠体100 的另一个侧面(第二接合面)。
在第一层叠体100的内部配线层的第I层到第7层上形成一个端部露出于所述第一接合面且另一个端部露出于所述第二接合面的条状的电感器电极(第I到第7电感器用导体)Ilf 117。但是，这些电感器用导体Ilf 117中的形成于奇数层的电感器用导体即形成于第I层的第I电感器用导体111、形成于第3层的第3电感器用导体113、形成于第5 层的第5电感器用导体115、形成于第7层的第7电感器用导体117以在接近于第一层叠体 100的底面的各个配线层的下部水平地延伸的方式进行形成。
另一方面，形成于偶数层的电感器用导体即形成于第2层的第2电感器用导体 112、形成于第4层的第4电感器用导体114、形成于第6层的第6电感器用导体116以在接近于第一层叠体10的顶面的各个配线层的上部水平地延伸的方式形成。
另外，在从正面(从层叠方向/从y轴方向)看第一层叠体100的时候，奇数层电感器用导体(第I电感器用导体111、第3电感器用导体113、第5电感器用导体115以及第7 电感器用导体117)彼此相重叠，偶数层电感器用导体(第2电感器用导体112、第4电感器用导体、第6电感器用导体116)彼此相重叠。再有，同样地，在从正面进行观察的时候，这些奇数层电感器用导体111、113、115、117和偶数层电感器用导体112、114、116以互相隔开一定的间隔并平行而且水平地延伸的方式进行配置。
然后，在所述第一接合面上，由配置于第二层叠体120的表面的连接导体121连接第2电感器用导体112的一个端部112a和第3电感器用导体113的一个端部113a,由配置于第二层叠体120的表面的连接导体122连接第4电感器用导体114的一个端部114a和第5电感器用导体115的一个端部115a,由配置于第二层叠体120的表面的连接导体123 连接第6电感器用导体116的一个端部116a和第7电感器用导体117的一个端部117a。
同样，在所述第二接合面上，由配置于第三层叠体130的表面的连接导体131连接第I电感器用导体111的另一个端部Illb和第2电感器用导体112的另一个端部112b, 由配置于第三层叠体130的表面的连接导体132连接第3电感器用导体113的另一个端部 113b和第4电感器用导体114的另一个端部114b，由配置于第三层叠体130的表面的连接导体133连接第5电感器用导体115的另一个端部115b和第6电感器用导体116的另一个端部116b。
由此，第I电感器用导体到第7电感器用导体依次电连接，能够将在层叠方向(前后方向Ii轴方向)上延伸的螺旋状的电感器形成于第一层叠体的内部。
还有，在第一层叠体100的前面和后面，能够设置外部连接用的端子电极(没有图示)，为了连接该前面侧的端子电极和第I电感器用导体111的一个端部Illa而形成通孔 V，另外，为了连接该后面侧的端子电极和第7电感器用导体117的另一个端部117b而形成通孔V，但是这些连接也能够与所述第二实施方式相同，由分别设置于第二层叠体120的表面和第三层叠体表面130的表面的连接导体来进行。
图9是将本第三实施方式的电感器的Q值与所述图28 图29所表示的现有的电感器的Q值相比较来进行表示的曲线图，图中实线是本实施方式，点划线是现有构造。由该图可以了解到，根据本实施方式，能够获得较使用通孔来形成电感器的现有构造更高的Q值。
[第4实施方式]
如图10所示，本发明的第四实施方式所涉及的电子部件是通过在输入输出端子 141、142之间具备2段共振器、即由电感器LI和电容器Cl构成的LC共振器143和由电感器L2和电容器C2构成的LC共振器144来形成通过频带的带通滤波器。
作为层叠构造，如图If图12所示，由下述层叠体构成第一层叠体150，内置第 I段的共振器(第I段共振器)143 ;第二层叠体160，内置第2段的共振器(第2段共振器) 144 ;第三层叠体170，以介于这些层叠体150、160之间的方式接合于第一层叠体150的后面和第二层叠体160的前面；第四层叠体180，接合于和与该第三层叠体170的接合面相对的(相反侧的)第一层叠体150的面(前面);第五层叠体190，接合于和与第三层叠体170的接合面相对的(相反侧的)第二层叠体160的面(前面)。
另外，第一层叠体150的配线层与第二层叠体160的配线层互相平行，第三层叠体 170、第四层叠体180以及第五层叠体190的各个配线层互相平行。另外，第一层叠体150 以及第二层叠体160的各个配线层与第三层叠体170、第四层叠体180以及第五层叠体190 的各个配线层互相垂直。
如果对本滤波器的具体的层叠构造进一步进行叙述的话，则第一层叠体150以及第二层叠体160是以具有4层的内部配线层的方式在垂直方向(z轴方向)上分别层叠5枚陶瓷薄片151、152、153、154、155 ;161、162、163、164、165的陶瓷层叠体，第四层叠体180和第五层叠体190与所述第三实施方式的第二层叠体120以及第三层叠体130相同在表面上具备连接导体，第三层叠体170在表背两面上具备连接导体171、172 ;173、174。
然后，在第一层叠体的第I层到第3层上具备电感器用导体201、202、203，在第4 层上具备电容器电极220。第二层叠体160也同样具备电感器用导体211、212、213和电容器电极220。这些电感器用导体20广203、21广213与所述第三实施方式相同为条状的电极， 以一个端部201a、202a、203a露出于与第四层叠体180的接合面即第一层叠体150的前面， 另一个端部201b、202b、203b露出于与第三层叠体170的接合面即第一层叠体150的后面的方式在前后方向(y轴方向)上直线状地延伸(第二层叠体160也相同)。
另外，奇数层电感器用导体(第I层的第I电感器用导体201和第3层的第3电感器用导体203)在从平面进行观察的时候相重叠，偶数层电感器用导体(第2层的第2电感器用导体202)与该奇数层电感器用导体201、203隔开一定的间隔平行地配置。于是，通过由在第三层叠体170的表面(前面)具备的连接导体171、172以及在第四层叠体180的表面具备的连接导体181依次连接这些第I电感器用导体201、第2电感器用导体202以及第3 电感器用导体203,从而将在垂直方向(z轴方向)上延伸的螺旋状电感器形成于第一层叠体150的内部(第二层叠体160也相同)。
另外，电感器用导体与电容器电极的连接也能够与电感器用导体彼此同样地进行。S卩，第一层叠体150的第3电感器用导体203与电容器电极220的连接可以由设置于第三层叠体170的表面(前面)的连接导体172来进行，第二层叠体160的第3电感器用导体213与电容器电极220的连接可以由设置于第三层叠体170的背面(后面)的连接导体 174来进行。还有，这些电容器电极220通过与形成于第一层叠体150以及第二层叠体160 的顶面的接地电极221相对从而构成各个共振器143、144的电容器C1、C2。
再有，在第一层叠体150的底面的前侧端部设置输入端子电极(没有图示)，通过通孔V连接该输入端子电极和第I电感器用导体201的一个端部201a。另外，在第二层叠体 160的底面的后侧端部设置输出端子电极(没有图示)，通过通孔V连接该输出端子电极和第I电感器用导体211的另一个端部211b。另外，在这些输入端子电极与输出端子电极之间能够遍及第一层叠体150、第三层叠体170以及第二层叠体160的各个底面来形成接地电极(没有图示)，并由以在第一层叠体150、第三层叠体170以及第二层叠体160的侧面扩展的方式形成的表面电极连接该接地电极与形成于所述第一层叠体150以及第二层叠体160 上面的接地电极221。
图13是表示本实施方式的带通滤波器的频率特性的曲线图，实线表示通过特性， 虚线表示截止特性。如同图所示，根据本实施方式的带通滤波器，在高速传送为可能的无线 LAN规格中的一个即5GHz频带上能够实现大致I. OdB的通过特性。
[制造方法]
作为制造本发明所涉及的电子部件的方法，并不限定于此，能够优选应用由本申请人先前提出的方案(日本专利申请2010-165398)。以下，关于该方法，参照图14 图27， 并将所述第四实施方式的带通滤波器作为例子来简单地进行说明。
(I)层叠薄片·层叠棒的制作
如图14所示，首先，准备由陶瓷材料形成的未烧成的生片，通过涂布导电性膏体来将对应于第一层叠体150、160的各个配线层的规定的导体图形印刷于其表面从而制作出陶瓷薄片301、302、303、304、305。印刷于这些陶瓷薄片301 305的各个的导体图形311 以仅对应于制作的芯片数的数量在纵向和横向上排列成矩阵状的方式进行形成。还有，图 14 (对于图15 图27来说也相同)所表示的各个导体图形311是用于表示该制造方法的概念的示意图，并不是打算正确地表示所述实施方式的导体形状的图。
接着，对上述陶瓷薄片30广305进行定位并以规定的顺序进行叠叠，通过对其进行热压接而一体化，从而获得图15所表示那样的第一层叠薄片312。
然后，如图16所示，将上述第一层叠薄片312切断成条状，从而制作出第一层叠棒 313。在该第一层叠棒313的长边方向(纵向)上,构成第一层叠体150的导体图形的组以被层叠的状态被排列多个。另外，对于第二层叠体160来说，也经过同样的工序，从而制作出构成第二层叠体160的导体图形的组在长边方向上被排列多个的第二层叠棒323。
同样，进行第三层叠棒的制作。如图17所示，与所述第一层叠薄片制作的时候相同，准备未烧成的生片，制作通过将导电性膏体涂布从而将对应于第三层叠体170的表面以及背面的规定的导体图形印刷于其表面的陶瓷薄片401、402。分别形成于这些各个陶瓷薄片401、402的导体图形与所述第一层叠薄片相同，在纵向和横向上分别排列成矩阵状。
接着，对该陶瓷薄片401、402进行定位并重叠，通过对其进行热压接而一体化，从而如图18所示制作出第三层叠薄片412。之后，如图19所示将第三层叠薄片412切断成条状而获得第三层棒413。
另外，关于第四层叠体180以及第五层叠体190，也经过同样的工序，从而制作出构成该第四层叠体180以及第五层叠体190的导体图形181、191的组在长边方向上分别被排列多个的第四层叠棒423。在该第四层叠棒上，第四层叠体180的导体图形(连接导体 181)被形成于表背两面中的一个面，第五层叠体190的导体图形(连接导体191)被形成于另一个面。
还有，对于制作该第四层叠棒423而言，因为确保在后面的芯片化的工序中切断该第四层叠棒423的时候的切断部分(参照图25 图26的切断线510)，所以可以以介于形成第四层叠体180的导体图形的一个面侧的陶瓷薄片与形成第五层叠体190的导体图形的另一个面侧的陶瓷薄片之间的方式层叠陶瓷薄片。
(2)层叠薄片的重组
如图20 图21所示，以这些配线层(表背面)垂直地竖立的方式在该层叠棒413、 423的长边方向的周围使第三层叠棒413以及第四层叠棒423旋转90°。
然后，如图22所示，交替地排列第一层叠棒313和第二层叠棒323，并且在以将所述旋转了 90°的第三层叠棒413或者第四层叠棒423夹入到这些第一层叠棒313与第二层叠棒323之间的方式进行配置后，如图23所示，热压接这些第一到第四的各个层叠棒313、 323、413、423而一体化。由此，获得图24所表示的重组层叠薄片512。
该重组层叠薄片512，如图25所示，邻接的第四层叠棒423 (第四层叠体180)、第一层叠棒313 (第一层叠体150)、第三层叠棒413 (第三层叠体170)、第二层叠棒323 (第二层叠体160)、第四层叠棒423 (第五层叠体190)分别被接合，包含于各个邻接的层叠棒中的导体彼此被电连接。
(3)芯片化以及烧成
如图26所示，在切断线510(也参照图25)上在纵向和横向上将第三层叠薄片512 切断成方格状(丁块状)，如图27所示，获得芯片522。之后，对各个芯片522进行烧成。由此，第一到第五的各个层叠体150、160、170、180、190的陶瓷层烧结而成为连续的一个烧结体。还有，在烧成后，可以将外部电极(端子电极)适当形成于芯片522的外表面。
如以上所述能够制造出所述第四实施方式的滤波器芯片。根据上述制造方法，能够量产性良好地制造本发明所涉及的电子部件。还有，关于其他的实施方式所涉及的电子部件，也同样能够应用上述制造方法。
符号的说明
C1、C2 电容器
L1、L2 电感器
V 通孔
la、lb、lc、ld、le、lf、lg、lh、ll、12、13、14、15、16、17、101、102、103、104、105、106、 107、108、109、151、152、153、154、155、161、162、163、164、165、301、302、303、304、305、401、402陶瓷生片
2a、2b、2c、2d、2e、2f、2g、21、22、23、24、25、26、61、62、63、64、65、66、67、68、69、70、 111、112、113、114、115、116、117、201、202、203、211、212、213 电感器用导体
10、40、100、150 第一层叠体
2la、22a、23a、24a、25a、26a、6la、62a、63a、64a、65a、66a、67a、68a、69a、70a、111a、 112a、113a、114a、115a、116a、117a、201a、202a、203a、211a、212a、213a 电感器用导体的一个端部
21b、22b、23b、24b、25b、26b、61b、62b、63b、64b、65b、66b、67b、68b、69b、70b、lllb、 112b、113b、114b、115b、116b、117b、201b、202b、203b、211b、212b、213b 电感器用导体的另一个端部
30、80、120、160 第二层叠体
31、32、33、34、35、36、37、81、82、83、84、91、92、93、94、121、122、123、131、132、133、171、172、173、174、181、191 连接导体
3la、32a、33a、34a、35a、8la、82a、83a、84a、9la、92a、93a、94a 连接导体的一个端部
31b、32b、33b、34b、35b、81b、82b、83b、84b、91b、92b、93b、94b 连接导体的另一个端部
90、130、170第三层叠体
141输入端子
142输出端子
143第I段LC共振器
144第2段LC共振器
180第四层叠体
190第五层叠体
220电容器电极
221接地电极
311、411导体图形
312第一层叠薄片
313第一层叠棒
323第二层叠棒
412第三层叠薄片
413第三层叠棒
423第四层叠棒
510切断线
512重组层叠薄片
522滤波器芯片
权利要求
1.一种包含线圈状的电感器的层叠型电子部件，其特征在于 包含 第一层叠体，具有通过绝缘层而层叠的2层以上的配线层； 第二层叠体，具备至少I层的绝缘层和形成于其表面的配线层，并且接合于所述第一层叠体， 所述第一层叠体的配线层与所述第二层叠体的配线层互相大致垂直， 所述第一层叠体具有 配置于所述2层以上的配线层中的第一配线层的第一电感器用导体； 配置于所述2层以上的配线层中的第二配线层的第二电感器用导体， 所述第二层叠体具有 连接导体，以所述第一电感器用导体以及所述第二电感器用导体形成线圈状的电感器的方式在与所述第一层叠体的接合面上电连接所述第一电感器用导体的端部和所述第二电感器用导体的端部。
2.如权利要求I所述的层叠型电子部件，其特征在于 所述第一层叠体具有长方体的整体形状， 所述第一电感器用导体在所述第一配线层上被形成为环状且一个端部以及另一个端部分别露出于与所述第二层叠体的接合面， 所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状，一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置， 所述连接导体电连接所述第一电感器用导体的另一个端部和所述第二电感器用导体的一个端部。
3.一种包含线圈状的电感器的层叠型电子部件，其特征在于 具备 第一层叠体，具有通过绝缘层而层叠的4层以上的配线层并且具有长方体的整体形状； 第二层叠体，具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层置体； 第三层叠体，具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体， 所述第二层叠体的配线层以及所述第三层叠体的配线层均与所述第一层叠体的配线层大致相垂直， 在将所述第一层叠体的表面中的接合有所述第二层叠体的面作为第一接合面的时候，所述第三层叠体被接合于作为与该第一接合面相对或者邻接的第一层叠体的表面的第二接合面， 在从位于更上层的配线层起依次将包含于所述第一层叠体的4层的配线层作为第一配线层、第二配线层、第三配线层以及第四配线层的时候，所述第一层叠体具有配置于第一配线层的第一电感器用导体； 配置于第二配线层的第二电感器用导体； 配置于第三配线层的第三电感器用导体； 配置于第四配线层的第四电感器用导体， 所述第一电感器用导体在所述第一配线层上被形成为环状且一个端部以及另一个端部分别露出于所述第一接合面， 所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状且一个端部以及另一个端部分别露出于所述第二接合面， 所述第三电感器用导体在所述第三配线层上以与所述第一电感器用导体以及所述第二电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置， 所述第四电感器用导体在所述第四配线层上以与所述第一电感器用导体、所述第二电感器用导体以及所述第三电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第二接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第二电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于所述第二接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第二电感器用导体的另一个端部大致重叠的位置，所述第二层叠体具有以所述第一电感器用导体以及所述第三电感器用导体形成线圈状的电感器的方式在所述第一接合面上电连接该第一电感器用导体的另一个端部和该第三电感器用导体的一个端部的第一连接导体， 所述第三层叠体具有以所述第二电感器用导体以及所述第四电感器用导体形成线圈状的电感器的方式在所述第二接合面上电连接该第二电感器用导体的另一个端部和该第四电感器用导体的一个端部的第二连接导体。
4.一种包含线圈状的电感器的层叠型电子部件，其特征在于 具备 第一层叠体，具有通过绝缘层而层叠的3层以上的配线层并且具有长方体的整体形状； 第二层叠体，具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层置体； 第三层叠体，具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体， 所述第二层叠体的配线层以及所述第三层叠体的配线层均与所述第一层叠体的配线层大致相垂直， 在将所述第一层叠体的表面中的接合有所述第二层叠体的面作为第一接合面的时候，所述第三层叠体被接合于作为与该第一接合面相对的第一层叠体的表面的第二接合面，在从位于更上层的配线层起依次将包含于所述第一层叠体的3层的配线层作为第一配线层、第二配线层以及第三配线层的时候，所述第一层叠体具有 以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第一配线层的第一电感器用导体；以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第二配线层的第二电感器用导体；以一个端部露出于所述第一接合面并且另一个端部露出于所述第二接合面且从所述第一接合面延伸到所述第二接合面的方式形成于所述第三配线层的第三电感器用导体，所述第一电感器用导体与所述第三电感器用导体被配置成在从所述第一层叠体的层叠方向观察的时候大致重叠， 而所述第一电感器用导体以及所述第三电感器用导体与所述第二电感器用导体在从所述第一层叠体的层叠方向观察的时候互相隔开间隔地配置， 所述第二层叠体具有 以所述第一电感器用导体以及所述第二电感器用导体形成线圈状的电感器的方式在所述第一接合面上电连接所述第一电感器用导体的一个端部和所述第二电感器用导体的一个端部的第一连接导体， 所述第三层叠体具有 以所述第二电感器用导体以及所述第三电感器用导体形成线圈状的电感器的方式在所述第二接合面上电连接所述第二电感器用导体的另一个端部和所述第三电感器用导体的另一个端部的第二连接导体。
5.一种包含线圈状的电感器的层叠型电子部件，其特征在于 具备 第一层叠体，具有通过绝缘层而层叠的2层以上的配线层并且具有长方体的整体形状； 第二层叠体，具有通过绝缘层而层叠的2层以上的配线层并且具有长方体的整体形状； 第三层叠体，具有形成于表面的表面配线层和形成于背面的背面配线层，并介于所述第一层叠体与所述第二层叠体之间，以所述表面配线层接触于所述第一层叠体并且所述背面配线层接触于所述第二层叠体的方式被接合于所述第一层叠体和所述第二层叠体，所述第三层叠体的表面配线层与所述第一层叠体的配线层大致垂直， 所述第三层叠体的背面配线层与所述第二层叠体的配线层大致垂直， 所述第一层叠体具有 配置于该第一层叠体的所述2层以上的配线层中的第一配线层的第一电感器用导体； 配置于该第一层叠体的所述2层以上的配线层中的第二配线层的第二电感器用导体， 所述第二层叠体具有配置于该第二层叠体的所述2层以上的配线层中的第一配线层的第三电感器用导体；配置于该第二层叠体的所述2层以上的配线层中的第二配线层的第四电感器用导体，所述第三层叠体在所述表面配线层上具有以所述第一电感器用导体和所述第二电感器用导体形成线圈状的电感器的方式在与所述第一层叠体的接合面上电连接所述第一电感器用导体的端部和所述第二电感器用导体的端部的第一连接导体， 并且在所述背面配线层上具有以所述第三电感器用导体和所述第四电感器用导体形成线圈状的电感器的方式在与所述第二层叠体的接合面上电连接所述第三电感器用导体的端部和所述第四电感器用导体的端部的第二 连接导体。
全文摘要
层叠型电子部件包含第一层叠体、具备表面配线层并且接合于第一层叠体的第二层叠体；第一层叠体与第二层叠体的配线层互相垂直，第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体，第二层叠体具有以第一电感器用导体以及第二电感器用导体形成线圈状的电感器的方式在与第一层叠体的接合面上电连接第一电感器用导体的端部和第二电感器用导体的端部的连接导体。
文档编号H01F27/00GK102985983SQ20118003418
公开日2013年3月20日 申请日期2011年9月7日 优先权日2010年9月9日
发明者木村一成, 户莳重光, 田端美咲, 阿部勇雄 申请人:Tdk株式会社