专利名称：防双高驱动电平的磁保持继电器驱动电路的制作方法
技术领域：
本发明涉及一种防双高驱动电平的磁保持继电器驱动电路。
背景技术：
一般情况下主控CPU电路和磁保持继电器驱动电路的电源由同一个电源提供，在CPU刚刚上电时各项功能开始初始化，其控制磁保持继电器驱动电路的IO 口电平将处于不确定状态，而此时磁保持继电器驱动电路也已经上电，很可能导致开关三极管误导通损坏驱动电路。ZL201020245700. 4的中国专利文件公开了一种磁保持继电器的驱动电路，如图I 所示，RelayOn为高电平，RelayOff为低电平时，Q502，Q503快速进入导通状态，Q501，Q504则快速时入截止状态，电流经HVC— > Q502— > RYB- > RYA- > Q503— > GAD，继电器通电闭合。当磁保持继电器由闭合需要断开时，令磁保持继电器控制信号RelayOn为低电平，RelayOff为高电平，Q501, Q504快速进入导通状态，Q502, Q503则快速进入截止状态，电流经 HVC— > Q501— > RYA- > RYB- > Q504— > GND，继电器通电断开。上述电路，如果RelayOruRelayOff (驱动信号或称控制信号)同时为高电平，则四个三极管同时导通，大电流直接流经同一侧的两个三极管，容易导致驱动电路损坏。
发明内容
本发明的目的是提供一种能够有效防止在CPU上电、复位以及死机时IO 口电平的不确定状态对继电器造成损坏的驱动电路，用于抑制控制端口双高电平时的误操作对驱动电路的损坏。为实现上述目的，本发明的方案是一种防双高驱动电平的磁保持继电器驱动电路，所述驱动电路为桥式驱动电路，其第一桥臂对应的第一三极管的基极连接所述驱动电路的第一驱动端，第二桥臂对应的第二三极管的基极连接所述驱动电路的第二驱动端；所述驱动电路还包括一个防止第一三极管的基极与第二三极管的基极同时出现高电平的箝位电路；该箝位电路包括一个箝位三极管(Q5)，该箝位三极管(Q5)的基极连接第一驱动端，第二驱动端与第二三极管基极之间串设有一个限流电阻(R7)，箝位三极管(Q5)集电极通过该限流电阻(R7)连接第二驱动端，箝位三极管(Q5)的射极接地。所述第二驱动端与第二三极管基极之间依次串设有所述限流电阻和一个正向二极管(D5)。本发明为第一驱动端与第二驱动端添加优先级，用其中一个控制IO (驱动端)口去控制另外一个控制IO 口，在给高优先级的控制IO 口高电平时强行将另外一个控制IO 口置低电平，有效防止在双高电平对驱动电路的损坏，同时将磁保持继电器置于已知的可控状态，达到有效防止控制IO 口电平的不确定性对驱动电路造成损坏保护仪器，并可靠的将磁保持继电器置于可控状态的目的。例如，设第一驱动端为高优先级，第二驱动端为低优先级，则第一驱动端连接箝位三极管的基极，第二驱动端通过限流电阻(R7)连接箝位三极管的集电极。当控制信号Re I ay On, Re I ay Off都为高电平时，第一三极管的基极为高电平而导通，通过Q5将第二三极管的基极强制拉为低电平，使第二三极管截止，从而避免双高电平时电路出现误动作。
图I是现有的驱动电路；
图2是本发明的箝位电路；
图3是实施例2的电路原理图。
具体实施方式
、
下面结合附图对本发明做进一步详细的说明。实施例I
如图I的驱动电路，在左侧桥臂的三极管Q503与右侧桥臂的三极管Q504之间增加箝位电路，如图2，就可以将其改造为一个防双高驱动电平的驱动电路。箝位电路包括一个箝位三极管Q5 (NPN三极管)，该箝位三极管Q5的基极连接RelayOn驱动端，RelayOff驱动端与其对应的三极管Q504基极之间串设有一个限流电阻R7，Q5集电极通过限流电阻R7连接RelayOff驱动端，Q5的射极接地。上述驱动电路，在双高驱动电平出现时，即RelayOn、RelayOff均为高电平，RelayOn为高，Q5导通，导致RC点被箝位为低电平。RelayOff通过R7与Q5到地，不会影响Q504，Q504截止，保证Q503与Q504不会同时导通，避免驱动电路损坏。如发明内容中分析的那样，这种电路连接方式，RelayOn为高优先级，RelayOff低优先级，高优先级能够箝位低优先级，而低优先级只有在高优先级为低电平时才能为高电平。只需将Re IayOruRe I ay OfT互换，即可实现优先级的互换。进一步的，在R7与Q504基极之间增加一个正向二极管D5。D5用来抬高在驱动信号RelayOff高电平时RC点的电平，在Q5导通时更加可靠的使Q4处于关断状态。实施例2
如图3，本实施例的驱动电路包括开关三极管Qf Q5、限流电阻Rf R7、下拉电阻R8 R10，其中Q1 Q4构成桥式驱动电路，且Ql，Q2为PNP型三极管，Q3，Q4为NPN型三极管，限流电阻Rf R7通过控制流过其电流的大小，限制磁保持继电器驱动的最大流过电流。在开关三极管Qf Q4的集电极和发射极间依次反向并联一个保护二极管Df D4。+12V为驱动磁保持继电器动作的供电电源，RA、RB为连接磁保持继电器控制端的引脚，Re I ay On, Re I ay Off为主控CPU的控制信号输入端，限流电阻用来限制流过开关三极管基极电流的大小，下拉电阻防止开关三极管受到噪声信号影响而产生误动作，使开关三极管动作更可靠。二极管D5和下拉电阻R9将Q2、Q4强制处于可靠地关断状态，磁保持继电器强制拉为闭合状态与实施例I的不同仅在于，实施例I中的左右两个桥臂中的三极管是互补导通工作(Q502、Q503导通，Q501、Q504截止;Q502、Q503截止，Q501、Q504导通)，而实施例2中的左右两个桥臂是对称直通(Ql、Q3导通，Q2、Q4截止；Q1、Q3截止，Q2、Q4导通)。本发明的具体工作方式如下
在未动作状态下，当输入控制信号RelayOruRelayOff都为高电平时，Q1、Q3、Q5处于导通状态，通过Q5将RC点强制拉为低电平通过D5和下拉电阻R9将Q2、Q4强制处于可靠地关断状态，磁保持继电器强制拉为闭合状态。在未动作状态下，当输入控制信号RelayOn、RelayOff都为低电平时，Q1 Q5全部处于关断状态，磁保持继电器不会有任何动作。在磁保持继电器需要闭合时，令控制信号输入端RelayOn为高电平，RelayOff为低电平，Ql、Q3、Q5进入导通状态，Q2、Q4进入关断状态，电流经+12V -> Ql -> RA -> RB->Q3 -> GND,磁保持继电器通电闭合，在此过程中磁保持继电器产生一个负电压通过保护二极管D1、D4放掉。在磁保持继电器需要断开时，令控制信号输入端RelayOn为低电平，RelayOff为高电平，QU Q3、Q5进入关断状态，Q2、Q4进入导通状态，电流经+12V -> Q2 -> RB -> RA -> Q4 -> GND,磁保持继电器通电断开，在此过程中磁保持继电器产生一个负电压通过保护二极管D2、D3放掉。以上实施例仅用以说明而非限制本发明的技术方法，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，均应涵盖在本发明的权利要求范围当中。
权利要求
1.一种防双高驱动电平的磁保持继电器驱动电路，所述驱动电路为桥式驱动电路，其第一桥臂对应的第一三极管的基极连接所述驱动电路的第一驱动端，第二桥臂对应的第二三极管的基极连接所述驱动电路的第二驱动端；其特征在于，所述驱动电路还包括一个防止第一三极管的基极与第二三极管的基极同时出现高电平的箝位电路；该箝位电路包括一个箝位三极管(Q5)，该箝位三极管(Q5)的基极连接第一驱动端，第二驱动端与第二三极管基极之间串设有一个限流电阻(R7)，箝位三极管(Q5)集电极通过该限流电阻(R7)连接第二驱动端，箝位三极管(Q5)的射极接地。
2.根据权利要求I所述的一种防双高驱动电平的磁保持继电器驱动电路，其特征在于，所述第二驱动端与第二三极管基极之间依次串设有所述限流电阻和一个正向二极管(D5)。
全文摘要
本发明涉及一种防双高驱动电平的磁保持继电器驱动电路，所述驱动电路为桥式驱动电路，其第一桥臂对应的第一三极管的基极连接所述驱动电路的第一驱动端，第二桥臂对应的第二三极管的基极连接所述驱动电路的第二驱动端；所述驱动电路还包括一个防止第一三极管的基极与第二三极管的基极同时出现高电平的箝位电路。本发明用其中一个控制IO(驱动端)口去控制另外一个控制IO口，在给高优先级的控制IO口高电平时强行将另外一个控制IO口置低电平，有效防止在双高电平对驱动电路的损坏，同时将磁保持继电器置于已知的可控状态，达到有效防止控制IO口电平的不确定性对驱动电路造成损坏保护仪器，并可靠的将磁保持继电器置于可控状态的目的。
文档编号H01H47/36GK102664125SQ20121015366
公开日2012年9月12日 申请日期2012年5月17日 优先权日2012年5月17日
发明者张千身小, 张长江, 杜文龙, 王军, 王彩霞, 王振举, 王林, 谭赣江, 陈新春, 马永武, 黄明山, 黄浩 申请人:河南许继仪表有限公司, 许继集团有限公司