采用质子辐照制备终端结构的方法
【专利摘要】本发明公开了一种采用质子辐照制备终端结构的方法包括：在衬底上制备芯片的主结和P型场限环；在所述形成主结和P型场限环的芯片上制备元包结构；在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极；在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。本发明提供的采用质子辐照制备终端结构的方法，在保证耐压的同时降低芯片终端面积，且采用质子辐照形成施主杂质的方法，形成N型阱，注入损伤相对普通高能粒子注入要小，还能提高器件的可靠性。
【专利说明】采用质子辐照制备终端结构的方法
【技术领域】
[0001]本发明涉及功率器件制备领域，特别涉及一种采用质子辐照制备终端结构的方法。
【背景技术】
[0002]优良的终端保护结构是功率器件(诸如功率二极管、功率MOS管、IGBT等)实现预定耐压的重要保障。在保证耐压的基础上，降低器件终端区域的面积是减低器件成本的有效措施。较早出现的终端结构是场限环，后有将场限环和场板结合的结构，以及结终端延伸技术的终端结构。
[0003]传统的场限环结构，场限环注入剂量的范围有两个:3ell-5ellCm2和7el4-lel6cm2，均为一次注入。
[0004]传统的场限环和场板结合的终端结构,其峰值掺杂浓度2el9cm 3左右。
[0005]随后出现的降低终端面积的发明有很多，这些发明中所提出的终端结构中N阱的形成均是高能磷或者砷注入形成的。
[0006]现有技术的结构虽然新颖，并且能达到降低芯片终端面积的目的，但是制作难度高，可能需要复杂的工艺步骤，有的时候甚至无法达到所需要的目的。原因如下:
[0007]上述技术中所提出的终端结构中的N型阱，其掺杂浓度比N漂移区高，但不可能高出很多，因为高掺杂的N型阱会严重降低器件终端的耐压。有材料证明N阱的掺杂浓度比N漂移区高一个数量级较佳。这种极低剂量的掺杂对离子注入剂量的精度提出了极高的要求，甚至无法完成的精度要求。这种极低剂量的掺杂对注入后离子激活率的要求也是特别高的，需要严格控制退火温度和时间，增加了制作工艺的难度。
[0008]上述发明所提出的终端结构中的N型阱，其深度应比P型场限环高，而为保证耐压要求，P型场限环的阱深一般较大(7 μ m以上，并根据有源区P阱的结深发生改变)，因此需要较大注入能量或高温长时间退火才能达到所需要的N型阱。高温长时间退火会对形成N阱之前的工艺过程产生较大影响并使得N型阱的横向扩散变得很严重。深N型阱所需要的大注入能量有可能会超过现有的工艺限制，并且大的注入剂量会产生更多的注入损伤。
【发明内容】
[0009]本发明所要解决的技术问题是提供一种在降低芯片终端面积的同时降低工艺难度，减少注入损伤，且能提高器件可靠性能的采用质子辐照制备终端结构的方法。
[0010]为解决上述技术问题，本发明提供了一种采用质子辐照制备终端结构的方法包括:在衬底上制备芯片的主结和P型场限环；
[0011]在所述形成主结和P型场限环的芯片上制备元包结构；
[0012]在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极；
[0013]在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；[0014]在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。
[0015]进一步地，所述在衬底上制备芯片的主结和P型场限环包括:
[0016]将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
[0017]将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热退火处理后形成高掺杂P型主结和高掺杂P型场限环。
[0018]进一步地，所述在衬底上制备芯片的主结和P型场限环包括:
[0019]将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱；
[0020]将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
[0021]进一步地，所述在形成主结和P型场限环的芯片上制备元包结构包括:
[0022]在所述形成主结和场限环的芯片表面淀积栅氧化层，然后淀积多晶硅后，通过掩膜版进行刻蚀形成有源区窗口和终端区窗口；
[0023]在所述有源区窗口和终端区窗口淀积场氧后，刻蚀有源区场氧进行元包结构的制备。
[0024]进一步地，所述将形成阴极的芯片通过质子注入时，所述辐射质子的能量为
0.5_3Mev,福照质子的剂量Iel3-lel6cm_2，质子福照所形成的平均射程7_30 μ m。
[0025]进一步地，所述将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500°C，退火时间0.5?5小时。
[0026]进一步地，所述将形成阴极的芯片通过质子注入时是通过掩模板进行质子注入，形成相互独立的N型阱。
[0027]进一步地，所述将形成阴极的芯片通过质子注入时是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。
[0028]进一步地，所述将形成阴极的芯片通过质子注入时是直接对芯片进行质子注入，形成一个包围所有场限环的N型阱。
[0029]本发明提供的采用质子辐照制备终端结构的方法，在保证耐压的同时降低芯片终端面积。且采用质子辐照形成施主杂质的方法，形成N型阱，注入损伤相对普通高能粒子注入要小。通过质子辐照后的半导体材料，在氢等离子体氛围中退火时，氢原子与Si/Si02W面态中的悬键结合起到钝化作用，从而降低了界面态电荷，降低了其中终端位置的漏电流，提高了器件的可靠性。
【专利附图】
【附图说明】
[0030]图1为本发明实施例提供的制备掩蔽层氧化层窗口的结构示意图；
[0031]图2为本发明实施例提供的通过离子制备主结位置的高掺杂P型阱和终端区的高掺杂P型阱的结构示意图；[0032]图3为本发明实施例提供的离子注入形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱退火后的结构示意图；
[0033]图4为本发明实施例提供的淀积栅氧化层和多晶硅的结构示意图；
[0034]图5为本发明实施例提供的制备有源区窗口和终端区窗口的结构示意图；
[0035]图6为本发明实施例提供的淀积场氧的结构示意图；
[0036]图7为本发明实施例提供的制备元包结构后的结构示意图；
[0037]图8为本发明实施例提供的制备阴极后的结构示意图；
[0038]图9为本发明实施例提供的通过质子注入制备相互独立的N型阱后的结构示意图；
[0039]图10为本发明实施例提供的通过质子注入制备一个包围所有场限环的N型阱后的结构不意图；
[0040]图11为在图9所示结构上制备P集电极和阴极的结构示意图；
[0041]图12为在图10所示结构上制备P集电极和阴极的结构示意图。
【具体实施方式】
[0042]实施例一:
[0043]本发明实施例提供的一种采用质子辐照制备终端结构的方法，包括以下几个步骤:
[0044]步骤SAl:在衬底上制备芯片的主结和P型场限环；
[0045]步骤SA2:在所述形成主结和P型场限环的芯片上制备元包结构；
[0046]步骤SA3:结合图8所示，在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极18 ；
[0047]步骤SA4:在形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺。
[0048]步骤SA5:结合图11所示，在完成正面工艺的芯片的背面进行P型离子注入形成P集电极21后，淀积金属电极形成阳极22，获得成品。
[0049]其中，步骤SAl在衬底上制备芯片的主结和P型场限环包括:
[0050]SAll:结合图1、图2所示，将衬底I上的氧化层2通过刻蚀光刻胶4获得氧化层窗口 3后，通过所述氧化层窗口 3对衬底I进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6 ;
[0051]SA12:如图3所示，将形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6的芯片去除光刻胶4，进行热退火处理后形成高掺杂P型主结11和高掺杂P型场限环12。
[0052]步骤SA2在所述形成主结和P型场限环的芯片上制备元包结构包括:
[0053]步骤SA21:结合图4、图5所示，在所述形成主结和场限环的芯片表面淀积栅氧化层9，然后淀积多晶硅10后，通过掩膜版进行刻蚀形成有源区窗口 13和终端区窗口 14 ；
[0054]步骤SA22:如图6、图7所示，在所述有源区窗口和终端区窗口淀积场氧15后，然后刻蚀有源区场氧15进行元包结构的制备。元包结构包括P基区16及N发射极17。
[0055]结合图9所示，步骤SA4将形成阴极18的芯片通过质子注入后退火形成N型阱19是通过掩模板进行质子注入，形成相互独立的N型阱19。辐射质子的能量为0.5-3Mev，本实施例采用0.6Mev。福照质子的剂量Iel3-lel6cm_2，本实施例采用lel3cm_2。质子福照所形成的平均射程7-30 μ m，本实施例采用7 μ m。将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500°C，本实施例采用355°C。退火时间0.5^5小时，本实施咧采用0.55小时。
[0056]实施例二:
[0057]步骤SBl:在衬底上制备芯片的主结和P型场限环；
[0058]步骤SB2:在所述形成主结和P型场限环的芯片上制备元包结构；
[0059]步骤SB3:结合图8所示，在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极18 ；
[0060]步骤SB4:将形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；
[0061]步骤SB5:结合图12所示，在完成正面工艺的芯片的背面进行P型离子注入形成P集电极21后，淀积金属电极形成阴极22，获得成品。
[0062]其中，步骤SAl在衬底上制备芯片的主结和P型场限环包括:
[0063]SBll:结合图1、图2所示，将衬底I上的氧化层2通过刻蚀光刻胶4获得氧化层窗口 3后，通过所述氧化层窗口 3对衬底I进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6 ;
[0064]SB12:如图3所示`，将形成主结位置的高掺杂P型阱5和终端区的高掺杂P型阱6的芯片去除光刻胶4，进行热处理后形成高掺杂P型主结11和高掺杂P型场限环12。
[0065]步骤SB2在所述形成主结和P型场限环的芯片上制备元包结构包括:
[0066]步骤SB21:结合图4、图5所示，在所述形成主结和场限环的芯片表面淀积栅氧化层9，然后淀积多晶硅10后，通过掩膜版进行刻蚀形成有源区窗口 13和终端区窗口 14。
[0067]步骤SB22:如图6、图7所示，在所述有源区窗口和终端区窗口淀积场氧15后，然后刻蚀有源区场氧15形成元包结构。元包结构包括P基区16及N发射极17。
[0068]结合图10所示，步骤SB4将形成阴极18的芯片通过N型质子注入后退火形成N型阱19是直接对芯片进行N型质子注入，形成一个包围所有场限环的N型阱20。辐射质子的能量为0.5-3Mev，本实施例采用3Mev。辐照质子的剂量lel3-le16cm_2，本实施例采用lell6cm_2。质子福照所形成的平均射程7_30 μ m,本实施例采用30 μ m。将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500°C，本实施例采用490°C。退火时间0.5~5小时，本实施咧采用4.5小时。
[0069]实施例三:
[0070]本实施例与实施例一的不同之处在于，步骤SC2在衬底上制备芯片的主结和P型场限环包括:
[0071]步骤SC21:将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型讲；
[0072]步骤SC22:将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
[0073]其他地方与实施例一完全一致。
[0074]实施例四:
[0075]本实施例与实施例二的不同之处在于，步骤SD2在衬底上制备芯片的主结和P型场限环包括:
[0076]步骤SD21:将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型讲；
[0077]步骤SD22:将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
[0078]其他地方与实施例二完全一致。
[0079]实施例五:本实施例与实施例一的不同之处在于，步骤SE4将形成阴极的芯片通过质子注入后退火形成N型阱是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。其他地方与实施例二完全一致。
[0080]已知终端的宽度W与N-drift区的掺杂浓度平方根的倒数成正比，即
W oc (從B)-1，也即N-漂移区的掺杂浓度越大终端的面积越小，但N-漂移区的掺杂浓度又
和器件有源区的耐压息息相关因此要保证N-漂移的掺杂浓度不能过大。所以本发明提出了在场限环终端结构中采用较高浓度的N型阱包裹P型阱的方法，用来保证耐压的同时降低芯片面积。
[0081]在上述结构的基础上，本发明也提出了从降低P型场限环的掺杂浓度方向着手，进一步降低了芯片终端区域的面积；为了防止低掺杂P型组成场限环终端发生穿通，在低掺杂P型阱内部通过离子注入等方式形成高掺杂的P型阱。
[0082]本发明提出了针对上述两类终端结构的工艺实现方案一采用质子辐照形成施主杂质的方法，形成上述的N型阱。
[0083]本发明提供的一种采用质子辐照制备终端结构的方法，首先，采用质子有较强的穿透能力，可以达到所需要的N型阱结深，完成所设计的终端结构；其次，降低能力的质子即可达到所需要的入射距离，因此质子辐照形成的注入损伤相对普通高能粒子注入要小；质子辐照后的半导体材料，需要在氢等离子体的氛围中进行退火，在这个过程中氢原子与Si/Si02界面态中的悬键结合起到钝化作用，从而降低了界面态电荷，降低了其中终端位置的漏电流，提高了器件的可靠性。
[0084]最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.采用质子辐照制备终端结构的方法，其特征在于，包括: 在衬底上制备芯片的主结和P型场限环； 在所述形成主结和P型场限环的芯片上制备元包结构； 在所述形成元包结构的芯片上淀积金属电极后，通过刻蚀形成阴极； 在所述形成阴极的芯片上通过质子注入后退火形成N型阱，完成芯片的正面工艺；在所述完成正面工艺的芯片的背面进行P型离子注入形成P集电极后，淀积金属电极形成阳极，获得成品。
2.如权利要求1所述的采用质子辐照制备终端结构的方法，其特征在于，所述在衬底上制备芯片的主结和P型场限环包括: 将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底进行一次性高掺杂P型杂质注入，形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱； 将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热退火处理后形成高掺杂P型主结和高掺杂P型场限环。
3.如权利要求1所述的采用质子辐照制备终端结构的方法，其特征在于，所述在衬底上制备芯片的主结和P型场限环包括: 将衬底上的氧化层通过刻蚀获得氧化层窗口后，通过所述氧化层窗口对衬底先进行低掺杂P型杂质注入，形成主结位置的低掺杂P型阱和终端区的低掺杂P型阱，然后再进行高掺杂P型杂质注入，形 成主结位置的高掺杂P型阱和终端区的高掺杂P型阱； 将形成主结位置的高掺杂P型阱和终端区的高掺杂P型阱的芯片去除光刻胶，进行热处理后形成低掺杂P型主结和高掺杂P型主结，及低掺杂P型场限环和高掺杂P型场限环。
4.如权利要求2或3所述的采用质子辐照制备终端结构的方法，其特征在于，所述在形成主结和P型场限环的芯片上制备元包结构包括: 在所述形成主结和P型场限环的芯片表面淀积栅氧化层，然后淀积多晶硅后，通过掩膜版进行刻蚀形成有源区窗口和终端区窗口； 在所述有源区窗口和终端区窗口淀积场氧后，刻蚀有源区场氧进行元包结构的制备。
5.如权利要求4所述的采用质子辐照制备终端结构的方法，其特征在于: 所述将形成阴极的芯片通过质子注入时，所述辐射质子的能量为0.5-3Mev，辐照质子的剂量lel3-lel6Cm_2，质子辐照所形成的平均射程7_30 μ m。
6.如权利要求5所述的采用质子辐照制备终端结构的方法，其特征在于: 所述将通过质子注入后的芯片进行退火是在氢等离子体氛围下进行退火，退火温度为350-500°C，退火时间0.5~5小时。
7.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于: 所述将形成阴极的芯片通过质子注入时是通过掩模板进行质子注入，形成相互独立的N型阱。
8.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于: 所述将形成阴极的芯片通过质子注入时是通过掩膜版进行质子注入，形成存在部分交叠部分独立的N型阱。
9.如权利要求6所述的采用质子辐照制备终端结构的方法，其特征在于: 所述将形成阴极的芯片通过质子注入时是直接对芯片进行质子注入，形成一个包围所有场限环的N型 阱。
【文档编号】H01L21/268GK103715074SQ201210370852
【公开日】2014年4月9日 申请日期:2012年9月28日 优先权日:2012年9月28日
【发明者】褚为利, 朱阳军, 吴振兴, 赵佳 申请人:中国科学院微电子研究所, 江苏中科君芯科技有限公司, 江苏物联网研究发展中心