专利名称：一种mom电容的制造方法
技术领域：
本发明涉及半导体集成电路制造领域，尤其涉及一种金属-氧化物-金属(metal-oxide-meter,简称Μ0Μ)电容的制造方法。
背景技术：
在半导体集成电路中，与电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属(metal-insulator-metal,简称MIM)和MOM电容两种，其中，MIM电容使用上下层金属作为电容极板，至少需使用2层金属，其电容量主要由电容所占面积决定，因此，在需要大电容的场合中使用M頂电容会引起成本大大增加；而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容，因此，在设计大容量集成电容时设计者更青睐这类电容。MOM指状结构电容在同一金属层内制作电容的两个电极，每个电极延伸出数个指·状极板，两个电极的指状极板相互平行且以相互交错的形式放置，这些交错放置的指状极板之间以当前层的层间介质作为绝缘层形成MOM电容。为了增加电容量，还可以用相同的结构旋转一定角度制作在当前MOM电容的上层金属或者下层金属之中而形成叠层的结构，同一电极不同层的金属可以通过通孔层连接形成一个整体。这样的一个叠层MOM电容包含层间电容以及上下金属层之间的电容，可以进一步提高集成电容的电容量。根据平板电容的计算公式电容量=真空介电常数XkX面积/极板间距。即电容量与绝缘层介质的相对介电常数k以及金属极板面积成正比，与两极板间的距离成反比。由于特定工艺中，k值固定，金属间距受设计规则和工艺限制，上述的指状加叠层结构的电容若要提高电容量，只能通过增加指状极板的长度或者数量或者增加堆叠金属层的方法来增加电容量。前者将导致电容面积增加，后者会使其所占据的金属层增加并且对电路的后端布局布线产生影响。因此，如何通过一种有效的手段在提高MOM电容容量的同时又可以减小电容所占芯片面积，是业界急需解决的问题。
发明内容
本发明的目的在于提供一种MOM电容的制造方法，该方法通过使用双重图形化(double pattern)工艺,分别形成金属-氧化物-金属电容(MOM)的两个电极，从而得到小于设计规则及光刻工艺约束的极板间间距。为解决上述问题，本发明提供了一种金属-氧化物-金属电容(MOM)的制造方法，其特征在于，包括
一种MOM电容的制造方法,其中，所述MOM电容包括第一电极和第二电极,所述第一电极和第二电极均采用指状结构，分别由数个相互平行的指状极板单端相连而成，所述第一电极与第二电极相对交错排布，位于同层绝缘介质中；其特征在于，所述制造方法包括如下步骤
提供一半导体基底；在所述半导体基底上沉积绝缘介质层；
通过两次图形化工艺，在所述绝缘介质层中分别形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽；
在所述第一沟槽和第二沟槽中填充金属，形成第一电极与第二电极。优选的，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括
A.在所述绝缘介质层上沉积硬掩膜介质层；
B.在所述硬掩膜介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第一次图形化，利用在所述硬掩膜介质层上形成的第一凹槽定义第一电极图形； C.去除剩余第一光刻胶层，在所述硬掩膜介质层及绝缘介质层表面涂布第二光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第二次图形化，利用第二次图形化中在所述硬掩膜介质层上形成的第二凹槽定义第二电极图形；
D.去除剩余第二光刻胶层，以经过两次图形化后的硬掩膜介质层为掩膜，对所述绝缘介质层进行刻蚀，形成第一沟槽和第二沟槽。优选的，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括
A.在所述绝缘介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述绝缘介质层进行第一次图形化，利用在所述绝缘介质层上形成的第一沟槽定义第一电极图形；
B.去除剩余第一光刻胶层，在所述绝缘介质层及衬底表面涂布第二光刻胶层，通过光亥IJ、刻蚀，对所述绝缘介质层进行第二次图形化，利用第二次图形化中在所述绝缘介质层上形成的第二沟槽定义第二电极图形；
C.去除剩余第二光刻胶层。优选的，在所述第一沟槽和第二沟槽中填充的金属为铜。优选的，在所述第一沟槽和第二沟槽中填充金属铜所使用的工艺是电镀。优选的，在所述半导体基底上沉积绝缘介质层是利用等离子体增强化学气相沉积技术实现的。优选的，在所述沟槽中填充金属后还包括利用化学机械抛光技术进行平坦化步骤。优选的，所述半导体基底包括衬底及形成在所述衬底上的前道器件和N层后道金属层，其中，N为大于等于零的整数。本发明将双重图形化(double pattern)工艺应用于MOM电容制造领域,通过两次图形化工艺分别形成MOM电容的两个电极，可以得到小于光刻工艺约束的图形间距，大大减少了相邻两个电极指状极板之间的距离，从而在提高MOM电容容量的同时又可以减小电容所占芯片面积。从另一个角度理解，通过使用本发明的制造方法，在实现同样电容量的情况下，电容占据的面积更小，或者使用的金属层数更少。
图I是本发明实施例中MOM电容的结构俯视 图2是本发明MOM电容制造方法的一个较佳实施例的流程示意3 17是图I沿AA’方向剖切用以说明采用本发明制造方法形成本发明MOM电容的剖面结构示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。本发明利用示意图对具体结构及方法进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。请参阅图I，图I是本发明实施例中MOM电容的结构俯视图。如图所示，该MOM电容包括第一电极7和第二电极8。第一电极7由多根相互平行的指状极板7a单端相连而成，第二电极8由多根相互平行的指状极板8a单端相连而成。所述第一电极7和第二电极8以相互交叉的形式相对交错排列，且位于同一金属层中，即制作在同层绝缘介质中。所述 第一电极指状极板7a的宽度小于所述第二电极相邻指状极板8a之间的距离且所述第二电极指状极板8a的宽度小于所述第一电极相邻指状极板7a之间的距离。在本实施例中，所述第一电极指状极板7a的宽度为W1，所述第一电极相邻指状极板之间的距离为W3,所述第二电极的指状极板8a的宽度为W2,所述第二电极相邻指状极板之间的距离为W4,第一电极指状极板和相邻的第二电极指状极板之间的距离为W5。为方便说明及比较，本实施例中的版图尺寸均以O. 13um铜后道互连工艺第二金属层的版图设计规则为基础。虽然各厂商就该技术设计规则的相关数据会有些微差距，但并不影响对于本发明保护范围的阐述。在传统的制造工艺中，上述第一电极指状极板7a的宽度W1和第二电极的指状极板8a的宽度W2都必须大于等于最小设计规则尺寸O. 2um,第一电极相邻指状极板间的距离W3,第二电极相邻指状极板间的距离W4以及相邻两电极指状极板间的距离W5必须大于等于最小设计规则尺寸O. 21um。由此我们可以看出，如果能通过改变工艺方法减少相邻两电极指状极板之间的间距，在本实施例中为W5，使其小于最小设计规则，就可以增加电容量，同时达到缩小pitch,减少面积的目的。现结合附图2 15，通过一个具体实施例对本发明形成图I所述MOM电容的一种新制造方法进行详细说明。图2为本发明MOM电容制造方法的一个较佳实施例的流程示意图。在本实施例中，MOM电容制造方法包括步骤SOl S07，步骤SOl S07分别通过附图3_15予以体现，附图3-15为图I所示MOM电容沿AA’方向的剖面结构示意图。请参阅图2，如图所示，在本发明的该实施例中，MOM电容制造方法包括如下步骤 步骤SOl :请参阅图3，提供一半导体基底I，所述半导体基底包括衬底以及形成在所述
衬底上的前道器件和N层后道金属层(图中未示)，其中，N为大于等于零的整数。当N为零时，所述半导体基底仅包括衬底及形成在所述衬底上的前道器件。步骤S02 :仍参阅图3，在所述半导体基底I上利用等离子体增强化学气相沉积(PECVD)技术沉积绝缘介质层2，所述绝缘介质层的材料可以为二氧化硅。步骤S03 :仍参阅图3，在所述绝缘介质层表面利用等离子体增强化学气相沉积(PECVD)技术沉积硬掩膜介质层3，所述硬掩膜介质层的材料可以为氮化硅。
步骤S04，请参阅图3及图4，首先，在所述硬掩膜介质层3上涂布第一光刻胶层4，利用第一掩膜版乂对所述光刻胶进行曝光、显影；然后以经过曝光、显影后的光刻胶为掩膜，对所述硬掩膜介质层3进行刻蚀，实现硬掩膜介质层的第一次图形化，利用在所述硬掩膜介质层3上形成的第一凹槽T1定义第一电极图形。所述第一凹槽的宽度为W1,与所述第一电极指状极板7a的宽度相对应，在本实施例中采用最小设计规则尺寸O. 2um。相邻两第一凹槽间的距离为W3,与所述第一电极相邻指状极板之间的距离相对应，该距离只要在大于第二电极指状极板宽度的同时满足大于等于最小设计规则尺寸O. 2Ium即可，在第二电极指状极板宽度也采用最小设计规则尺寸O. 2um的情况下，该距离只要大于等于O. 2Ium即可，本实施例中选用O. 44um。步骤S05，请参阅图5，首先，去除剩余的第一光刻胶层，然后在所述硬掩膜介质层3及绝缘介质层2表面进行第二光刻胶层5的涂布；接着参阅图6及图7，利用第二掩膜版M2对所述光刻胶进行曝光、显影，并以经过曝光、显影后的光刻胶为掩膜，对经过第一次图形化后留存的所述硬掩膜介质层3进行刻蚀，实现硬掩膜介质层的第二次图形化，利用第二次图形化中在所述硬掩膜介质层3上形成的第二凹槽T2定义第二电极图形。所述第二凹槽的宽度为W2,与所述第二电极指状极板8a的宽度相对应，本实施例中采用最小设计规则尺寸0.2um。相邻两第二凹槽间的距离为W4，与所述第二电极相邻指状极板之间的距离相对应，该距离只要在大于第一电极指状极板宽度的同时满足大于等于最小设计规则尺寸O. 21um即可，在本实施例中，具体选用O. 44um。为达到较好的技术效果，第二凹槽和相邻的第一凹槽之间的距离均为W5,与第二电极指状极板和相邻的第一电极指状极板间的距离相对应，在本实施例中具体为((O. 44-0. 2)/2)um,即O. 12um。经常，由于受到工艺的影响，也会出现第二凹槽和相邻的第一凹槽之间的距离不一致的情况，这些情况也应理解为被涵盖在本发明的保护范围之内。步骤S06，请参阅图8及图9，去除剩余第二光刻胶层，以经过两次图形化后的硬掩膜介质层3为掩膜，对所述绝缘介质层进行刻蚀，在所述绝缘介质层中形成了暴露衬底的代表第一电极图形的第一沟槽T3和代表第二电极图形的第二沟槽T4 ；
步骤S07，请参阅图10，首先利用物理气相沉积(PVD)技术在所述第一沟槽T3和第二沟槽!^内沉积扩散阻挡层(图中未示)，所述扩散阻挡层的材料可以为TaN/Ta;然后，利用电镀技术对所述第一沟槽T3和第二沟槽T4进行金属填充，填充的金属为铜；最后，利用化学抛光工艺对铜金属层进行平坦化，同时去除沟槽外的扩散阻挡层以及硬掩膜介质层3，最终形成第一电极7与第二电极8。进一步的，本发明还提供了另外一种制造方法，与上述实施例的区别在于，在完成步骤S02后，直接在所述绝缘介质层2上涂布第一光刻胶层4，请参阅图11与图12，利用第一掩膜版M1对所述光刻胶进行曝光、显影；然后以经过曝光、显影后的光刻胶为掩膜，对所述绝缘介质层进行刻蚀，实现绝缘介质层的第一次图形化，利用在所述绝缘介质层2上形成的第一沟槽T3定义第一电极图形。接着，请参阅图13，去除剩余的第一光刻胶层，再在所述绝缘介质层2及衬底I表面进行第二光刻胶层5的涂布；接着请参阅图14与图15，利用第二掩膜版M2对所述光刻胶进行曝光、显影，并以经过曝光、显影后的光刻胶为掩膜，对经过第一次图形化后留存的所述绝缘介质层2进行刻蚀，实现绝缘介质层的第二次图形化，利用第二次图形化中在所述绝缘介质层3上形成的第二沟槽T4定义第二电极图形。最后，可参阅图16与图17，首先去除剩余的第二光刻胶层，最后进入扩散阻挡层的沉积，金属铜的填充和平坦化步骤，最终实现第一电极7和第二电极8的制造。在该实施例中两次图形化所使用的掩膜版以及对准方式均与上述实施例相同，因此，所得到的各图形尺寸也与上述实施例一致。根据图形转移机理，从上述说明中可以看出，通过这两个实施例所最终得到的第一电极指状极板7a的宽度W1为O. 2 um，第二电极的指状极板8a的宽度W2为O. 2 um，相邻两电极指状极板间的距离W5为O. 12um。在这两个实施例中，同一电极相邻两个指状极板之间的距离均选用了 O. 44um,远大于最小设计规则尺寸O. 21um，极大地缓解刻蚀压力，当然，这两个实施例中的该数值可以更小，理论上等于O. 21um即可，所以最终所得到的相邻两电极指状极板间的距离W5也可以更小。根据平板电容的计算公式，电容量=真空介电常数XkX面积/极板间距。在均采用最小设计规则尺寸的情况下，利用传统制造工艺得到的相邻两个电极指状极板间的距·之间的距离仅为O. 12um,后者单位面积的电容密度为前者的2. 05倍。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种MOM电容的制造方法,其中,所述MOM电容包括第一电极和第二电极,所述第一电极和第二电极均采用指状结构，分别由数个相互平行的指状极板单端相连而成，所述第一电极与第二电极相对交错排布，位于同层绝缘介质中； 其特征在于，所述制造方法包括如下步骤 提供一半导体基底； 在所述半导体基底上沉积绝缘介质层； 通过两次图形化工艺，在所述绝缘介质层中分别形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽； 在所述第一沟槽和第二沟槽中填充金属，形成第一电极与第二电极。
2.如权利要求I所述的一种MOM电容的制造方法，其特征在于，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括 A.在所述绝缘介质层上沉积硬掩膜介质层； B.在所述硬掩膜介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第一次图形化，利用在所述硬掩膜介质层上形成的第一凹槽定义第一电极图形； C.去除剩余第一光刻胶层，在所述硬掩膜介质层及绝缘介质层表面涂布第二光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第二次图形化，利用第二次图形化中在所述硬掩膜介质层上形成的第二凹槽定义第二电极图形； D.去除剩余第二光刻胶层，以经过两次图形化后的硬掩膜介质层为掩膜，对所述绝缘介质层进行刻蚀，形成第一沟槽和第二沟槽。
3.如权利要求I所述的一种MOM电容的制造方法，其特征在于，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括 A.在所述绝缘介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述绝缘介质层进行第一次图形化，利用在所述绝缘介质层上形成的第一沟槽定义第一电极图形； B.去除剩余第一光刻胶层，在所述绝缘介质层及衬底表面涂布第二光刻胶层，通过光亥IJ、刻蚀，对所述绝缘介质层进行第二次图形化，利用第二次图形化中在所述绝缘介质层上形成的第二沟槽定义第二电极图形； C.去除剩余第二光刻胶层。
4.如权利要求I所述的一种MOM电容的制造方法，其特征在于，在所述第一沟槽和第二沟槽中填充的金属为铜。
5.如权利要求4所述的一种MOM电容的制造方法，其特征在于，在所述第一沟槽和第二沟槽中填充金属铜所使用的工艺是电镀。
6.如权利要求I所述的一种MOM电容的制造方法，其特征在于，在所述半导体基底上沉积绝缘介质层是利用等离子体增强化学气相沉积技术实现的。
7.如权利要求I所述的一种MOM电容的制造方法，其特征在于，在所述沟槽中填充金属后还包括利用化学机械抛光技术进行平坦化步骤。
8.如权利要求I所述的一种MOM电容的制造方法，其特征在于，所述半导体基底包括衬底及形成在所述衬底上的前道器件和N层后道金属层，其中，N为大于等于零的整数。
全文摘要
本发明提供一种MOM电容的制造方法，其包括提供一半导体基底；在所述半导体基底上沉积绝缘介质层；通过两次图形化工艺，在所述绝缘介质层中分别形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽；在所述第一沟槽和第二沟槽中填充金属，形成第一电极与第二电极。通过本发明的方法，可以得到小于光刻工艺约束的图形间距，大大减少了相邻两个电极指状极板之间的距离，从而在提高MOM电容容量的同时又可以减小电容所占芯片面积。
文档编号H01L21/02GK102881564SQ20121040498
公开日2013年1月16日 申请日期2012年10月22日 优先权日2012年10月22日
发明者王全, 全冯溪, 姚树歆 申请人:上海集成电路研发中心有限公司