专利名称：一种mom电容制造方法
技术领域：
本发明涉及MOM电容技术领域，尤其涉及一种MOM电容制造方法。
背景技术：
随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等等。集成电路芯片中的电容结构多种多样，如MOS (metal-oxi de-semi conductorField,金属-氧化物-半导体)场效应管电容，PIP (poly-insulator-poly,聚乙烯-绝缘体-聚乙烯)电容,可变结电容以及后段互连中的MIM(metal-insulatOr-metal,金属-绝缘体-金属)电容和M0M(metal-oxide-metal,金属-氧化物_金属)电容。存在于后段互 连层中的电容结构不占用器件层的面积，且电容的线性特征要远好于其他类型的电容。目前最常见的后段电容结构有两种结构如图I所示的MIM平板电容模型，其最简单的结构是将水平方向平行的金属板叠成数层置于AB两级之间，将介电层间隔于金属板之间，这样所形成的堆叠结构即为M頂电容器。例如一种目前典型的电容器结构是由铜金属层-电介质层-钽金属层组成的三明治结构。其下层金属利用现有的下层互连金属线或者重新沉积定义，另外一种金属层有多种材料可选，如铜，铝，钽，钛及其合金等。而介质绝缘层也有多种不同介电常数的材料可选。MIM电容器尽管结构简单，但形成至少两层金属板需要很多额外的工艺步骤，从而增加了许多制造上的成本负担。而另一种电容结构则是MOM (金属-氧化物-金属)电容，它主要是利用上下两层金属导线及同层金属之间的整体电容。该种电容器的好处是其可以用现有的的互连制造工艺来实现，即可以同时完成MOM电容与铜互连结构。且电容密度较高，还可以通过堆叠多层MOM电容来实现较大的电容值，因此在高阶制程有更为广泛的应用。现有工艺中，因为MOM电容要与互连结构同时完成，所以其介质厚度由通孔的高度和金属线的厚度决定。该厚度会影响金属线的方块电阻，通孔的电阻值，互连层的机械性能及可靠性，无法独立更改。因此，MOM电容密度受互连工艺参数决定而在传统工艺中较难实现电容密度的提高和调整。随着芯片尺寸的减少及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。根据电容公式C = ，为了获得较高单位面积的电容密度，通常采用的方法有三种I.采用更高介电常数的介电材料来提高电容密度。但是目前可用的高介电材料有限，可以与现有后段工艺结合的更少，因此换用高介电常数材料的提升电容密度的方法运用较少。；2.根据物理学电容计算原理，减少两极板的距离也可以增大电容。而在具体制造过程中就是减少介质层的厚度。但是很显然的是，介质层厚度降低，则在同等工作电压下，介质材料所承受的电场强度也相应增加。而介质材料的耐击穿程度是一定的，为了获得可靠的器件减少击穿损坏的危险，通常利用减少介质的厚度来实现电容密度提高的程度是有限的，而且牺牲了耐击穿的可靠性。3.在单层电容器的结构下，利用起伏的形貌或者半球状晶粒，增加单位面积上的电容极板面积，如中国专利(公开号CN1199245A，“形成集成电路电容器的方法，以及由此形成的电容器”)利用粗糙的高低起伏表面来提高电容器两极板之间的交叠面积，达到提高电容密度的效果。但是这种方法，所能提高的幅度有限，而且高低起伏的形貌对工艺带来很大难度。此外，中国专利(公开号CN1624894A，“堆叠式金属-绝缘体-金属电容器及其制造方法”，提到一种利用互连线上下两层，及层间介质层作为电容的多层金属层电容器堆叠。该方法根本目的在于利用较厚的金属层间介质作为电容器的介质层而使电容的击穿电压增大。然而由于介质层太厚，所以电容密度很低，即便叠加多层也难以达到普通单层电容器水平。此外，这种方法需要占用多个互连层的空间，在这些电容存在的所有互联层区域都不能存在其它互连线，因此芯片的后段可用布线面积大幅降低，不利于器件的小型化，也为电路设计带来困难。
发明内容
根据现有技术中的缺陷，本发明提供一种MOM电容制造方法的技术方案，具体如下一种MOM电容制造方法，用于增大MOM电容结构的电容密度；所述MOM电容结构包括电容区和铜互连区；所述MOM电容结构经薄膜沉积后形成刻蚀阻挡层、低介电常数的介质层和金属硬掩膜层，所述金属硬掩膜层包括缓冲层、掩膜层和上覆层；其中，具体包括步骤1，在所述缓冲层上生长一层与所述缓冲层同样材质的刻蚀调整层，；步骤2，定义出所述MOM电容所在区域的光罩；步骤3，将所述MOM电容所在区域的刻蚀调整层去除；步骤4，按照通用工艺进行所述MOM电容结构的通孔成形、金属铜填充和化学机械研磨。优选地，该MOM电容制造方法，其中，采用化学气相沉积的生长方式生成所述刻蚀
调整层。优选地，该MOM电容制造方法，其中，采用原子层沉积的生长方式生成所述刻蚀调整层。优选地，该MOM电容制造方法，其中，采用低温炉管热生长的生长方式生成所述刻蚀调整层。优选地，该MOM电容制造方法，其中，将所述刻蚀调整层的厚度控制在5飞00纳米之间。优选地，该MOM电容制造方法，其中，将所述刻蚀调整层和所述缓冲层组合形成缓冲调整层。优选地，该MOM电容制造方法，其中，所述缓冲调整层采用致密的介质材料制成。优选地，该MOM电容制造方法，其中，根据所述铜互连区与所述电容区的极板之间的厚度差，以及所述刻蚀调整层和所述介质层的刻蚀速率比，采用预设的算法确定所述缓冲调整层的厚度。优选地，该MOM电容制造方法，其中，将所述铜互连区的金属硬掩膜刻蚀停止在刻蚀调整层表面。优选地，该MOM电容制造方法，其中，将所述电容区的金属硬掩膜刻蚀停止在缓冲层上。本发明的有益效果可以在不影响正常区域的铜互连结构的前提下，通过引入刻蚀调整层，使MOM电容区的剩余介质厚度减小，从 而达到提高电容密度的目的。电容密度的提高程度由MOM金属结构的底部介质厚度的减少量决定。介质厚度的减少量由刻蚀调整层的厚度以及刻蚀调整层材质与低介电常数的介质层的刻蚀选择比共同决定。因此可以通过调节刻蚀调整层的厚度和刻蚀参数来达到合适的、所需的电容密度。
图I是现有技术中MIM电容结构的截面图；图2是现有技术中MOM电容结构的截面图；图3是目前通用的MOM电容结构的俯视图；图4-图8是通用的MOM电容结构的制作工艺流程图；图9-图14是本发明中经改进后的MOM电容结构的制作工艺流程图。
具体实施例方式下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。如图2和3所示为目前通用的MOM电容结构，该种MOM电容结构的制造工艺流程如图4-8所示如图4所示对MOM电容进行薄膜沉积，分别有刻蚀阻挡层41、低介电常数的介质层42和金属硬掩膜层，刻蚀阻挡层下方为金属互连线43。而金属硬掩膜层分为三层，分别是缓冲层44、硬掩膜层45和上覆层46 ;其中缓冲层用于防止硬掩膜层对介质层的污染，上覆层用于保护硬掩膜层受到外界条件的影响。如图5所示，对MOM电容结构进行金属沟槽51的光刻和金属硬掩膜刻蚀，上述工艺停止在缓冲层44中，随后去胶和清洗。如图6所示，对MOM电容结构进行通孔61的光刻和部分刻蚀，刻蚀停止在介质层42中，并作原位去胶处理；随后如图7所示，在刻蚀腔内进行沟槽51和通孔61的一体化刻蚀，使通孔的底部将刻蚀阻挡层41打开并与下层的金属互连线43导通，同时使沟槽51达到指定深度，此时MOM电容区域的介质厚度与金属互连线43底部的介质厚度相同。经过清洗后，进行扩散刻蚀阻挡层(未示出)，铜籽晶层(未示出)生长和电镀生长铜，金属铜的厚度需在填满沟槽和通孔外有一定冗余厚度，最后利用化学机械研磨去除多余的材料，形成如图8所示的最终结构，其中左侧为MOM电容结构181，右侧为通用的双大马士革铜互连结构182,两种结构在该工艺中可以同时形成。本发明提供了一种MOM电容结构制作工艺的改进方案，将硬掩膜层下方的缓冲层加厚，从而使其具有缓冲和厚度调整的双重作用。再利用定义出电容区域的光罩，将电容区域的低介电常数介质层和刻蚀调整层去除，从而在后续刻蚀工程中，使MOM电容所在区域的介质厚度较普通铜互连的沟槽下方的剩余介质薄，通过降低电容的介质厚度，从而达到提高电容的目的。本发明的详细解决方案如下首先，在现有铜互连制造工艺的三层金属硬掩模堆叠中，将缓冲层的厚度加厚，等同于生长了一层与介质缓冲层同样材质的刻蚀调整层，生长方式可用化学气相沉积，原子层沉积或低温炉管热生长。因此该加厚的薄膜层，上部起到刻蚀调整的作用，用于实现不同区域的刻蚀深度；而下部则用于隔离金属层对低介电常数材料的污染和去胶清洗工艺的影响。加厚的缓冲调整层的厚度，由所需调节的低介电常数的厚度差，及刻蚀选择比共同决定，该刻蚀调整层和该缓冲层共同构成缓冲调整层，该缓冲调整层的材质是一种致密的介质材料，如氧化硅、氮氧化硅、氮化硅等。由于缓冲调整层的材质相对于低介电常数介质层具有较高的刻蚀选择比，因此可以用相对较薄的刻蚀调整层，产生在Low K薄膜上较大的剩余厚度差异。其次，进行普通铜互连区的金属硬掩模光刻和刻蚀，使铜互连区的金属硬掩模刻蚀停止在刻蚀调整层表面。随后进行MOM电容区的金属硬掩模光刻和刻蚀，使电容区的金属硬掩模刻蚀停止在缓冲层上。后续的通孔成形，金属铜填充和化学机械研磨工艺与通用工艺相同。 由于MOM电容区的缓冲调整层被部分去除，而普通铜互连区域的缓冲调整层完全保留，因此在后续的一体化刻蚀中，MOM区的沟槽在Low K (低介质常数，2.8)介质层中的刻蚀深度大于普通金属互连沟槽。这样，在保证不影响普通铜互连沟槽深度和通孔高度的情况下，可以使电容区的介质厚度降低，从而达到提升电容密度，提高MOM电容性能的目的。本技术解决方案主要用于金属硬掩模和低介电常数材料的铜互连工艺，而实际应用中可以根据本发明的原理，利用刻蚀调整层对不同区域的介质厚度进行调节，从而达到改变电容密度的目的。实际应用中，选择双层嵌入式铜互连结构作为作用对象，其下层存在铜互连结构，便于表现出互连层之间的连接关系。该实例中的绝缘介质材料，可采用相对介电常数为K的材质，K的范围为2 4. 2 ;其中MOM电容区和双大马士革铜互连结构可同时进行，低介电常数的介质材料采用K=2. 55的第二代黑钻石。第一，如图9所示，对MOM电容结构进行进行各层薄膜沉积，其中晶圆上的基底结构为下层的铜互连结构101，采用化学气相沉积的方法，生长有掺氮碳化硅的刻蚀阻挡层102，低介电常数的介质层103，由氧化硅缓冲层和刻蚀调整层组成的缓冲调整层104以及物理气相沉积生长氮化钛的硬掩膜层105，其上设有化学气相沉积生长氧化硅的上覆层106，上述缓冲调整层、硬掩膜层和上覆层共同构成金属硬掩膜层；刻蚀调整层的厚度根据铜互连区与电容区的极板之间的厚度差，以及刻蚀调整层和介质层的刻蚀速率比，采用预设的算法决定，例如采用厚度差除以刻蚀速率比来确定刻蚀调整层的厚度，该刻蚀速率比即为刻蚀选择比，为不同材质中刻蚀速率之比；薄膜的厚度在数纳米到数百纳米之间，根据实际工艺要求选取，氧化硅缓冲层及刻蚀调整层较传统工艺的缓冲层有所加厚，加厚部分与所希望调节的刻蚀深度及刻蚀选择比相关，约在5飞00纳米之间。第二，如图10所示，进行互连结构金属线的沟槽图形的光刻和刻蚀，将沟槽互连线结构的图形转移到氮化钛硬掩膜层105上，将普通的互连区域部分的沟槽图形的硬掩模层去除，刻蚀停止在氧化硅缓冲调整层104顶部。第三，如图11所示，进行MOM电容区域的金属沟槽图形的光刻和刻蚀。利用定义好电容区域的光罩，进行MOM电容区域的金属硬掩模刻蚀。与上一步普通区域的硬掩模刻蚀有所差异，本步骤的刻蚀先将金属硬掩模刻蚀完全到达缓冲调整层104顶部，随后进行设定时间的过刻蚀，将部分缓冲调整层去除，并使其有一定量的剩余，便于保护后续去胶清洗步骤不会影响下方介质层103的介质材料。至此MOM电容区域的缓冲调整层104被部分去除，而正常互连区域的缓冲调整层被保留。刻蚀方式采用等离子体干法刻蚀。第四，如图12所示，进行互连通孔的图形定义。将通孔121的图形经过光刻刻蚀，使其处于合适的位置，并且采用通孔部分刻蚀的方法，使通孔结构暂时停留在介质层103中的特定深度，这样有利于减少最终通孔结构在去除光阻过程中的损伤。第五，如图13所示，去除光阻后，晶圆表面只保留了具有沟槽图形特征的金属硬掩模层。利用金属硬掩模层的阻挡，对晶圆进行沟槽131和通孔121的一体化刻蚀，形成沟槽结构，同时使通孔结构刻蚀到介质层103底部，并打开刻蚀阻挡层102，以便于上下互连 结构的连通。第六，利用物理气相沉积的方法，生长铜的扩散阻挡层(未示出)，该阻挡层由钽或氮化钽组成，以及生长铜的籽晶层(未示出)。厚度一般在数个纳米左右。并利用电镀铜，填充所形成的结构，并达到一定厚度的冗余铜。最后，如图14所示，采用化学机械研磨的方法将多余的铜、硬掩模层和缓冲调整层去除，只保留所需要的铜互连结构，同时形成MOM电容结构141和双层嵌入式铜互连结构142。经过上述步骤，就获得了增大电容密度的MOM电容结构。从图10-16可以看出，由于加厚的缓冲调整层的存在，MOM电容区的沟槽厚度大于普通互连区，因此电容区极板下方的剩余介质厚度减少，从而提高了电容密度，获得提高电容密度的电容器结构。提升的幅度，由介质厚度的减少程度决定，但必须在保证电容器击穿特性的前提下进行提升电容密度。以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
权利要求
1.ー种MOM电容制造方法，用于增大MOM电容结构的电容密度；所述MOM电容结构包括电容区和铜互连区；所述MOM电容结构经薄膜沉积后形成刻蚀阻挡层、低介电常数的介质层和金属硬掩膜层，所述金属硬掩膜层包括缓冲层、掩膜层和上覆层； 其特征在于，具体包括 步骤1，在所述缓冲层上生长ー层与所述缓冲层同样材质的刻蚀调整层，； 步骤2，定义出所述MOM电容所在区域的光罩； 步骤3，将所述MOM电容所在区域的刻蚀调整层去除； 步骤4，按照通用エ艺进行所述MOM电容结构的通孔成形、金属铜填充和化学机械研磨。
2.如权利要求I所述的MOM电容制造方法，其特征在于，采用化学气相沉积的生长方式生成所述刻蚀调整层。
3.如权利要求I所述的MOM电容制造方法，其特征在于，采用原子层沉积的生长方式生成所述刻蚀调整层。
4.如权利要求I所述的MOM电容制造方法，其特征在于，采用低温炉管热生长的生长方式生成所述刻蚀调整层。
5.如权利要求I所述的MOM电容制造方法，其特征在于，将所述刻蚀调整层的厚度控制在5飞00纳米之间。
6.如权利要求2-5中任意一项所述的MOM电容制造方法，其特征在于，将所述刻蚀调整层和所述缓冲层组合形成缓冲调整层。
7.如权利要求6所述的MOM电容制造方法，其特征在于，所述缓冲调整层采用致密的介质材料制成。
8.如权利要求7所述的MOM电容制造方法，其特征在于，根据所述铜互连区与所述电容区的极板之间的厚度差，以及所述刻蚀调整层和所述介质层之间的刻蚀速率比，采用预设的算法确定所述缓冲调整层的厚度。
9.如权利要求8所述的MOM电容制造方法，其特征在干，将所述铜互连区的金属硬掩膜刻蚀停止在刻蚀调整层表面。
10.如权利要求9所述的MOM电容制造方法，其特征在于，将所述电容区的金属硬掩膜刻蚀停止在缓冲层上。
全文摘要
本发明公开了一种MOM电容制造方法，用于增大MOM电容结构的电容密度；MOM电容结构包括电容区和铜互连区；MOM电容结构经薄膜沉积后形成刻蚀阻挡层、低介电常数的介质层和金属硬掩膜层，金属硬掩膜层包括缓冲层、掩膜层和上覆层；其中，具体包括步骤1，在缓冲层上生长一层与缓冲层同样材质的刻蚀调整层,；步骤2，定义出MOM电容所在区域的光罩；步骤3，将MOM电容所在区域的刻蚀调整层去除；步骤4，按照通用工艺进行MOM电容结构的通孔成形、金属铜填充和化学机械研磨；本发明的有益效果通过引入刻蚀调整层，使MOM电容区的剩余介质厚度减小，从而达到提高电容密度的目的；可以通过调节刻蚀调整层的厚度和刻蚀参数来达到合适的电容密度。
文档编号H01L21/02GK102867735SQ201210345798
公开日2013年1月9日 申请日期2012年9月17日 优先权日2012年9月17日
发明者张亮 申请人:上海华力微电子有限公司