高效绝缘体上硅光栅耦合器的制造方法
【专利摘要】半导体光模的有效光栅耦合器，包括锥形边缘以耦合受不同波导厚度约束的诸波导模之间的光。光电路或激光器具有与具有光栅耦合器的波导段不同的高度(例如具有不同的垂直约束)的脊或带波导段内的波导，光在电路外通过所述光栅耦合器。锥形边缘可以非常低的损耗和背反射耦合两个波导段之间的光。低损耗和最小背反射允许测试晶片水平上的光子器件电路，并通过光栅耦合器改善性能。
【专利说明】高效绝缘体上硅光栅耦合器
【技术领域】
[0001]本发明的实施例通常涉及计算设备的光学器件，更具体地涉及半导体激光器的光栅耦合器。
[0002]版权通知/许可
[0003]本专利文献公开的部分可包含作为受版权保护的素材。版权所有者不反对任何人对出现在专利和商标局的专利文件或记录中的专利文献或专利公开的摹本复制，但无论如何保留对版权的所有权利。版权通知适用于下文和所附附图中描述的所有数据，并适用于下面描述的任何软件:版权L 2011，英特尔公司，版权所有。
【背景技术】
[0004]光学器件在计算系统中的使用有显著的增长。正越来越多地使用半导体光子器件以满足光学器件不断增长的使用。半导体光子器件可通过已知的加工技术被整合到集成电路(IC)上。结果得到的光子器件IC(PIC)具有小的形状因数并可被集成到电路中以用于远程通信和数据通信、生物医学设备、生物感测系统、游戏系统以及其它用途。
[0005]使用基于硅的光子器件(Si光子器件)是令人感兴趣的，因为Si光子器件材料加工与标准CMOS (互补金属氧化物半导体)制造技术和设备相兼容这一事实。硅工艺的普遍使用和知识允许使用当前技术设计和制造非常紧凑的Si光子器件设备。
[0006]然而，由于小波导模尺寸和伴随的大光束发散性,高效率地将光耦合入和耦合出诸如绝缘体上硅(SOI)PIC之类的亚微米半导体器件是困难的。当前技术涉及使用通过周期性地蚀刻SOI波导形成的表面光栅耦合器(GC)，由此光可被耦合出平面PIC的平面。与需要单体化器件(例如管芯)的经抛光光学小面的边缘耦合不同，GC的使用允许从晶片表面通向器件并因此允许晶片水平测试和表征，这对于高批量生产需求来说是必需的。
[0007]GC的主要缺陷在于，其耦合效率一般低于边缘耦合方法的效率。GC在某些加工厚度下可具有比其它加工厚度更高的效率。例如，传统GC设计当耦合至220nm的SOI平台时具有相对高的效率，但该效率随着SOI厚度的增加而迅速降低。假设SOI PIC的优选集成平台基于400nm厚度，GC的耦合效率显著降低。
[0008]另外，传统GC设计由于耦合效率因SOI内深度蚀刻而增加通常具有高背反射的特征。当运作集成激光器时，背反射容易造成不稳定，同时造成测量设备光谱响应的不确定性。传统地，当光在波导中传播并到达GC区时，它通过GC的周期性结构变得散射。一些散射的功率如所期望那样被引导出波导平面，而一些被向下散射进入衬底并损耗。
[0009]因此，如散射入衬底的功率确定的传统耦合效率一般仅限于_3dB的最大值。然而，在诸如制造缺陷以及GC和耦合光纤之前的模失配之类的其它损耗方案中的因素确定一般导致通常小于_6dB的可获得耦合效率。
【专利附图】
【附图说明】
[0010]以下描述包括对附图的讨论，这些附图具有通过本发明的实施例的实现的示例的方式给出的例示。这些附图应被理解成作为示例，而不是作为限制。如此处所使用的，对一个或多个“实施例”的引用应被理解成描述本发明的至少一个实现中所包括的特定特征、结构、或特性。因此，此处出现的诸如“在一个实施例中”或“在替换实施例中”之类的短语描述本发明的各种实施例和实现，并且不一定全部指代同一实施例。然而，它们也不一定是相互排他的。
[0011]图1是与锥形的波导边缘光学接口的光栅耦合器的实施例的立体图。
[0012]图2是光栅耦合器设计的实施例的框图。
[0013]图3A-3B示出光栅耦合器衍射效率的比较的实施例。
[0014]图4A-4B分别示出制造出的周期性光栅耦合器和倒锥体设计的实施例。
[0015]图5是具有倾斜覆层的光栅耦合器的实施例的框图。
[0016]图6是具有倾斜覆层的连续小面的光栅耦合器的实施例的框图。
[0017]图7是一晶片的测试系统的实施例的框图，该晶片具有含集成的锥形边缘和光栅耦合组件的光电路。
[0018]图8是用于产生和测试具有集成的锥形边缘和光栅耦合组件的光电路的过程的实施例的流程图。
[0019]以下是对某些细节和实现的描述，包括对可描绘部分或全部下述实施例的附图的描述，以及对此处呈现的发明概念的其它潜在实施例或实现的讨论。以下提供了对本发明各实施例的概览，随后是参考附图的更详细的描述。
[0020]详细描沭
[0021]如本文中给出的，高效光栅耦合器包括锥形边缘以通过改变波导厚度在约束的波导模之间耦合光。光电路或激光器包括脊或带波导段，该脊或带波导段在有源区具有波导模，该波导模具有与光栅耦合器中的波导模不同的垂直约束。在(例如通过板条形波导段)接口于脊波导和光栅耦合器之间的脊波导段的端部包括锥形边缘，并且该锥形边缘在脊波导和光栅耦合器之间以非常低的损耗和低背反射耦合光。
[0022]电路工作中改进的耦合性能使更有效率的光芯片可供使用。另外，经改善的耦合性能提供允许在晶片内测试光电路的能力，这提高了对高批量制造的需求的满足程度。在一个实施例中，最终光学电路包括基于混合式激光器的完全集成的发射机(FIT)、高速娃调制器以及氮化物倒锥形耦合器。
[0023]图1是与锥形的波导边缘光学接口的光栅耦合器的实施例的立体图。电路100示出集成电路(Ι/c)的一部分。ι/c可以是使用光信号的数个器件的一部分，例如光发射机和/或接收机、光处理元件、电-光或光-电转换电路或其它器件。类似于前面提到的，这些光信号器件可包括用于远程电信和/或数据通信、生物医疗设备、生物感测系统、环境传感器、游戏系统或其它领域的器件。
[0024]如图所示，电路100包括脊波导110，该脊波导110可通过板条形波导140连接至光栅耦合器120。脊波导110包括锥形体130，该锥形体130也被称为“倒锥体”。简单起见，一般对其称谓为锥形体或锥形边缘，但要理解“倒锥体”也可被用来描述在脊波导110本体和光栅耦合器120之间的锥形端部。
[0025]脊波导110也被称为“带”波导，并通常被定义为具有垂直边缘和高于半导体衬底或板条的表面的顶表面的一部分材料。脊波导110具有波导模，其中提供适当的偏置和信号以使电路100发送和/或接收光信号。将会理解，波导模是当电路100被正确地偏置时在电路100的有源区内被激活的区域。为描述方便起见，简单地将电路100描述为具有波导，而不一定明确地指电路的有源区。脊波导110中的波导模将存在并沿平行于半导体衬底的方向传递光信号，这种传递受脊波导110的约束。
[0026]垂直边缘通常约束波导模并使光子沿脊波导110的纵长轴的波导模移动。脊波导110的顶表面一般沿垂直方向约束波导模。脊波导Iio的顶表面相对于其集成在上面的半导体衬底的始端具有一厚度或高度。如前面提到的，硅激光器电路通常被设计成具有大约400纳米的厚度。在一个实施例中，可使用除绝缘体上硅(SOI)外的半导体材料，并可使用不同的半导体材料(例如II1-V材料)，来加工波导。在某些实施例中，根据半导体材料类型和光电路的期望用途，可使用其它厚度。
[0027]光栅耦合器120是电路100的光栅区。光栅耦合器120的垂直结构垂直于光沿脊波导110(沿任一方向)行进的方向。将能观察到，相比于仅在光栅区内蚀刻沟槽的传统设计而言，这些结构在光栅区内从半导体衬底突起。因此，为了区别，可将传统光栅设计称为“沟槽”光栅耦合器，并将这里给出的结构或设计称为“鳍”光栅耦合器。鳍在鳍的顶表面向上延伸与脊波导110相同或大致相同的高度。因此，它们在一个实施例中可以说是位于与脊波导相同的平面内。这些鳍可以此高度基本位于同一平面内，和/或衬底不一定要相等地对齐。
[0028]鳍通过一间距彼此周期性地间隔开。在一个实施例中，该间距大约等于鳍的高度。波导模将存在于电路loo的光栅I禹合器区内。同样，波导模存在于有源区内，这将不会被特别指出。光栅耦合器区内的波导模上的垂直约束比脊波导110的垂直约束更严格。因此，光栅耦合器120内的波导模受与脊波导110的波导模的垂直厚度不同的垂直厚度约束。光栅耦合器和锥形体的使用对于至少10%或更大的垂直差是有效的。在一个实施例中，光栅耦合器120在200纳米左右具有其最高效率，这比前面提到的脊波导110的400nm例子少大约50%。在一个实施例中，板条形波导140的厚度为大约200纳米。
[0029]指示高度(或厚度或垂直约束)的主点是用于指出不同波导模厚度存在于脊波导110和光栅耦合器120之间。尽管这些例子在这里是参照具体的厚度描述的，然而它们应当理解为示例而非限定。
[0030]锥形体130包括在(或集成到或与其集成)脊波导110。尽管可被描述为单独组件，然而要理解它可通过产生脊波导110的相同加工步骤来制造。由此，在一个实施例中，锥形体130可被认为是脊波导110的一部分。锥形体130使脊波导110的外垂直边缘逐渐变细至较窄的结构。在一个实施例中，较窄部分是垂直边缘收敛到点(或垂直线)的结构。逐渐变细沿光在波导中的传播方向的水平轴线从脊波导“指向”光栅耦合器120。
[0031]锥形体130在脊波导110和光栅稱合器120之间聚集光或扩散光。光模的聚集可被认为是将较大的波导模向下“挤压”至较小的波导模，或沿相反方向从较小的波导模扩散至较大的波导模。锥形体130可被认为功能类似于将光纤耦合在一起的透镜组件。相比透镜，锥形体130被直接集成到与波导相同的半导体衬底上，并交换管芯上的光信号。
[0032]在一个实施例中，电路100包括板条形波导140，该板条形波导140可位于或不位于脊波导110和光栅耦合器120之间，更准确地说，可位于或不位于锥形体130和光栅耦合器120之间。在一个实施例中，板条形波导140的厚度是在光栅耦合器120中提供波导模的垂直约束的结构。板条形波导140由衬底的某些区域定义，这些区域被去除以界定脊波导110和光栅稱合器120之间的光路。
[0033]光栅耦合器120结合锥形体130的使用实现更好的匹配，由此实现电路100更高效的性能。从较大至较小波导模或从较小至较大波导模的转变可减少光模失配。另外，较高的效率省去了对产生具有抛光边缘的单体化器件以测试电路100的功能和特征的需要。
[0034]图2是光栅耦合器设计的实施例的框图。电路200示出根据本文描述的任何实施例的光子器件电路的一个例子，例如图1的电路100。电路200包括半导体块210，它代表在其上集成有集成电路的任何块材料或基底材料。半导体块210包括在其上加工Ι/C的晶片材料。要理解，电路200中示出的各个特征不是按比例绘出的，而只是为了表征出现在本文所述的光子器件电路中的特征和功能。
[0035]半导体衬底220表示在半导体块210上加工的半导体材料。可经由任何已知的加工技术在半导体块210上处理衬底，包括沉积、生长、蚀刻或其它技术。在一个实施例中，半导体衬底220包括绝缘体上硅(SOI)。半导体衬底220包括以周期性地光栅连接的一连串或一系列的鳍。在一个实施例中，光栅部分通过锥形体连接至板条形波导，该锥形体使板条形波导接口至脊波导。
[0036]在电路200的有源区内，波导模被引入到半导体衬底220中，该半导体衬底220将光222从电路200的其它区域传入到光栅区以射出覆层230的顶部(如图所示用于光信号的传输)。光222从另一区域(未不出)通过半导体衬底220传输,而光224通过传输模中的光栅耦合器射出。根据前面描述的内容，半导体衬底220具有厚度242 (例如，?200nm)。光222来源于具有比厚度242更大的厚度244的区域(例如?400nm)。
[0037]尽管图2中未示出，但要理解根据本文描述的内容，光222产生在较大厚度244的区域，并通过锥形边缘聚集至厚度242。
[0038]在一个实施例中，除本文描述的锥形体和光栅耦合器之外，还使用埋入层212或深入层。深入层在电路200中通常表示为埋入层212，并可表示从双SOI衬底至光栅耦合器区之下加工的埋入金属反射器的任何结构。替代地，深入层可简单地是底切的边，它被用来去除埋入的绝缘体层以提高衍射效率。因此，在其上加工光栅耦合器的衬底可以是埋入层212或包括埋入层212。
[0039]要理解，使用锥形体和光栅耦合器的一个优势在于它们能通过标准蚀刻技术来加工。替代地，可在衬底220上设置硅覆盖层(例如使用Si沉积或c-Si外延)并随后在其上界定光栅耦合器。通过这些实现，上层和衬底之间的几何相似性提高，这可增进散射入上层中的功率。在光栅耦合器下面使用诸如金(Au)或铝(Al)之类的金属薄膜允许设备将光信号向上反射回到上层。在适当的相长干涉条件下，散射入上层的功率被增强。
[0040]本文描述的锥形体和光栅耦合器的使用不导致增加的加工复杂性，却能在使用这些技术之一的情形下改善性能。
[0041]图3A-3B示出光栅耦合器衍射效率的比较的实施例。这两幅图给出了因变于蚀刻深度、蚀刻宽度以及光栅周期的衍射效率(朝向上层)的图表。从图3A中在SOI上具有“沟槽”光栅耦合器的传统电路以及图3B中如本文所述的在SOI上具有“鳍”光栅耦合器和锥形边缘的电路的模拟来绘出效率。在这两幅图中，假设顶部氧化物覆层为Iym厚，蚀刻宽度通过光栅周期归一化，并且蚀刻深度通过400nm归一化。[0042]在图3A中，在表现出衍射效率强度310的最佳工作点，设备特征是大约_2.5dB的插入损耗(其中较暗的阴影表示增加的效率)。模拟表现出最大衍射效率为56%而相应的背反射为11%。
[0043]在图3B中，在表现出衍射效率强度320的最佳工作点，设备特征是大约-1.9dB的插入损耗，这比已报导的具有嵌入到衬底中的金属反射体的最佳光栅耦合器更好。模拟表现出76%的最大衍射效率，并且相应的非常低的背反射为0.4%。
[0044]低衍射效率和强背反射的问题的观察显示在波导区和光栅区之间存在大的模失配，这造成不合需的散射。因此，使用本文描述的锥形边缘将输入波导高度减小至大约200nm，这两个区之间的模失配被很大程度地消除。
[0045]图4A-4B分别示出制造出的周期性光栅耦合器和倒锥体设计的实施例。图4A示出制造出的周期性光栅的一个例子。光栅402包括鳍410。与设置硅覆盖层并随后界定光栅区不同，具有鳍410的光栅402只需要若干平版印刷步骤来制造，并与惯常使用的制造工艺兼容。
[0046]图4B示出在脊波导上制造的倒锥体结构的一个例子。电路404图示为具有将脊波导连接至板条形波导430的锥形体420。锥形体420在脊波导的尺寸和光栅区波导的尺寸(例如分别为400nm和200nm)之间绝热地传递垂直模尺寸。在一个实施例中，可通过仅两个平版印刷掩模来设计这类结构。因此，在一个实施例中，可在200nm蚀刻的一个步骤中形成脊波导、倒锥体以及周期性光栅，并通过200nm蚀刻的一个附加步骤界定板条形波导以到达SOI系统中的埋入氧化物。
[0047]通过使用单模光纤(SMF)对制造出的结构进行测量以得到光栅耦合器性能。总耦合损耗(计算为衍射效率乘以SMF耦合效率)为3dB，而3dB带宽是60nm，这非常相称于来自模拟的预测。谱边缘对比度是0.04dB并对应于后反射的_27dB。
[0048]图5是具有倾斜覆层的光栅耦合器的实施例的框图。电路500是光集成电路的一部分，并包括在其上集成光栅耦合器520、锥形体532和板条形波导534的半导体块510。前面已经讨论了光栅耦合器与倒锥体的使用，因此这些部件的详细说明在这里不予以重复。
[0049]电路500也包括电路上的覆层542，以为光Ι/C提供光交换。在一个实施例中，覆层542倾斜以提供来自电路500的垂直光发射。一般地，如果覆层542如常见那样是平坦的，则来自电路500的光发射可以不是垂直的。因此，覆层542图示为具有小面550，所述小面550在垂直方向上向上并在水平方向上远离光模在电路500中传输地倾斜。因此,光从锥形体532射入到光栅耦合器520中。小面550的最低高度高于锥形体532，并向上倾斜至在最远离锥形体532的位置处的光栅区的端部。
[0050]在一个实施例中，小面550在垂直方向上向下(而不是在垂直方向上向上)倾斜。小面550是向上倾斜还是向下倾斜依赖于光栅I禹合器520的设计的发射方向。
[0051]覆层544示出了覆盖电路500的其它覆层。小面550被直接设置在光栅耦合器520上方以沿垂直方向(即基本垂直于半导体块510)引导射出的光。将会观察到，单个小面550的高度要求高于7微米覆层。
[0052]图6是具有倾斜覆层的连续小面的光栅耦合器的实施例的框图。假设在7微米厚度下获得均一质量覆层有困难，那么将如图所示的多个小面用于电路600是合需的。
[0053]电路600包括半导体块610，在其上可集成有光栅耦合器620、锥形体632以及板条形波导634。电路600的覆层如图所示地被分割成若干个段642、644和646以露出多个小面650。覆层中的小面允许光的垂直发射，但高度要求低得多，大约在3微米。小面650在垂直方向上向上地倾斜并在水平方向上远离沿光660的方向的锥形体632，以从电路600发射光。与前面针对图5描述的内容相似，小面650可交替地在垂直方向上向下和在水平方向上远离锥形体632地倾斜。
[0054]图7是一晶片的测试系统的实施例的框图，该晶片具有含集成的锥形边缘和光栅耦合组件的光路。系统700示出晶片710，该晶片710包括至少一个光子器件集成电路(PIC) 712。要理解PIC 712对晶片710不是按比例绘出的。PIC 712包括光栅耦合器714，该光栅耦合器714从倒锥体接收聚集的光以使光射出PIC。
[0055]测试系统720表示可用来验证PIC 712的功能的测试设备。测试系统720特别地能够测试晶片中的PIC 712，而不是在测试电路前必须将各芯片从晶片710上分离，这可显著节省加工/测试成本。测试系统720包括经由来自晶片710的光栅耦合器714测试PIC712的光学测试电路。
[0056]例如,PIC 712可自光栅稱合器714产生和发送测试信号,可测试该测试信号的方向和强度以及信号完整性。在一个实施例中，测试系统720包括与PIC 712接口的光纤，用以测试设备与光纤的耦合，就像能从实践应用中的电路预期的那样。测试交换722代表PIC712和测试系统720之间的光信号的任何交换。
[0057]图8是用于产生和测试具有集成的锥形边缘和光栅耦合组件的光路的过程的实施例的流程。此处示出的流程图提供各种过程动作的序列的示例。尽管以特定顺序或次序示出，但是这些动作的次序可被更改，除非另行指出。因此，所示实现应被理解成仅作为示例，并且该过程可按不同次序来执行，且一些动作可被并行执行。另外，在本发明的多种实施例中可省略一个或多个动作；因而，并不是每个实现都需要全部动作。其它过程流程是可能的。
[0058]在一个实施例中，埋入层或双SOI层(DSOI)用于光栅耦合器效率。如果使用该层，则可能需要在衬底上加工光栅耦合器之前预备半导体衬底。不是在所有情形下都要制造附加层。如果使用附加层，则可加工半导体衬底以在光栅耦合器区的位置形成埋入层，802。埋入层可以是埋入的SOI层。埋入层可以是埋入的金属反射体层。
[0059]在一个实施例中，将埋入的氧化物层从半导体衬底去除，这也能改善光栅耦合器的性能。因此，在一个实施例中，经由底切蚀刻(一般经由湿法蚀刻)将埋入的绝缘体层去除。
[0060]如本文描述的光子器件管芯的加工包括制造光学半导体衬底，804。可预制一些晶片以供光学管芯加工。通过在半导体衬底上加工脊或带波导在预制的晶片上继续管芯的加工，806。在一个实施例中，加工半导体衬底上的脊波导的部分包括在脊波导上加工“指向”光栅耦合器区的锥形边缘，806。在一个实施例中，加工锥形边缘是经由独立的加工操作完成的。
[0061]通过在光栅耦合区内在半导体衬底上加工鳍式光栅耦合器而继续光子器件管芯的加工，808。通过加工板条形波导继续光子器件管芯的加工，810。板条形波导是通过蚀刻出其形状而形成的，它将来自脊波导的光聚集到光栅区内。作为一个例子，考虑图1的立体图，它示出了由通过从脊波导周围和脊波导朝向光栅区之间去除衬底材料形成的结构界定的衬底中的有源区。光子器件管芯的产生可通过在光子器件管芯上加工覆层而完工，812。在一个实施例中，测试是通过执行晶片上的光子器件管芯的加工的组织来实现的，并且测试是在晶片上完成的，814。在一个实施例中，在光子器件管芯上加工覆层可包括在光栅区之上的覆层内加工一个或多个倾斜的小面。
[0062]本文描述了若各操作或功能，它们可被描述或定义为软件代码、指令、配置和/或数据。内容可以是可直接执行的(“对象”或“可执行”形式)、源代码、或差异代码(“ Δ ”或“补丁”代码)。本文描述的实施例的软件内容可经由其上存储有内容的产品来提供，或经由运作通信接口以藉由通信接口发送数据的方法来提供。机器可读介质或计算机可读介质可使机器执行所述的功能或操作，并包括以可由机器(例如计算设备、电子系统或其它设备)访问的形式提供(即存储和/或发送)信息(例如经由可记录/不可记录存储介质(例如只读存储器(ROM、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存存储器设备或其它存储介质))或经由传输介质(例如光、数字、电、声音信号或其它传播信号))的任何方案。通信接口包括与任一有线、无线、光或其它介质中的任何一种接口以与另一设备通信的任何方案，该另一设备例如是存储器总线接口、处理器总线接口、因特网连接、盘控制器。通信接口可通过提供配置参数和/或发送信号来配置，以预备通信接口提供描述软件内容的数据信号。
[0063]本文描述的各个组件可以是执行所述操作或功能的装置。本文所述的每个组件包括软件、硬件，或者软件和硬件的组合。这些组件可被实现为软件模块、硬件模块、专用硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、内置式控制器、硬接线电路等。
[0064]除了本文描述的，可对所披露的实施例及本发明的实现作出多种修正而不脱离其范围。因此，本文中的示例和范例应当被解释成解说性的，而非限制性的。本发明的范围应当单独参照后面的权利要求书予以界定。
【权利要求】
1.一种装置，包括: 集成在半导体衬底上的脊波导，所述脊波导沿与所述半导体衬底的平面平行的方向具有第一波导模，所述第一波导模由所述脊波导的厚度垂直地约束； 集成在所述半导体衬底上的光栅耦合器，所述光栅耦合器具有周期性地间隔设置在与所述脊波导相同平面内的多个垂直鳍，每个垂直鳍基本垂直于所述第一波导模的方向，所述光栅耦合器沿与所述半导体衬底的平面平行的方向具有第二波导模，所述第二波导模受比所述脊波导的厚度小至少百分之十的第二厚度垂直地约束；以及 使所述脊波导朝向所述光栅耦合器逐渐变细的锥形边缘，所述锥形边缘将来自所述第一波导模的光聚集至所述第二波导模。
2.如权利要求1所述的装置，其特征在于，所述半导体衬底包括绝缘体上硅(SOI)。
3.如权利要求2所述的装置，其特征在于，所述光栅耦合器具有经由底切蚀刻去除的埋入绝缘体。
4.如权利要求1所述的装置，其特征在于，所述脊波导的厚度为大约400纳米，而所述第二厚度是在所述锥形边缘和所述光栅耦合器之间的板条形波导的大约200纳米的厚度。
5.如权利要求1所述的装置，其特征在于，所述半导体衬底包括双SOI。
6.如权利要求5所述的装置，其特征在于，所述光栅耦合器具有经由底切蚀刻去除的埋入绝缘体。
7.如权利要求1所述的装置，其特征在于，所述半导体衬底包括埋入的金属反射体。
8.如权利要求1所述的装置，其特征在于，还包括: 垂直方向上位于所述光栅耦合器上方的倾斜覆层，所述倾斜覆层具有在垂直方向上向上并在水平方向上沿所述第一波导模的方向远离所述锥形边缘倾斜的小面。
9.如权利要求7所述的装置，其特征在于，所述倾斜覆层包括在垂直方向上向上并在水平方向上沿所述第一波导模的方向远离所述锥形边缘倾斜的多个连续小面。
10.如权利要求1所述的装置，其特征在于，还包括: 垂直方向上位于所述光栅耦合器上方的倾斜覆层，所述倾斜覆层具有在垂直方向上向下并在水平方向上沿所述第一波导模的方向远离所述锥形边缘倾斜的小面。
11.如权利要求10所述的装置，其特征在于，所述倾斜覆层包括在垂直方向上向下并在水平方向上沿所述第一波导模的方向远离所述锥形边缘倾斜的多个连续小面。
12.—种系统,包括: 包括光子器件集成电路的半导体管芯，其包括: 集成在半导体衬底上的脊波导，所述脊波导沿与所述半导体衬底的平面平行的方向具有第一波导模，所述第一波导模由所述脊波导的厚度垂直地约束； 集成在所述半导体衬底上的光栅耦合器，所述光栅耦合器具有周期性地间隔设置在与所述脊波导相同的平面内的多个垂直鳍，每个垂直鳍基本垂直于所述第一波导模的方向，所述光栅耦合器沿与所述半导体衬底的平面平行的方向具有第二波导模，所述第二波导模受比所述脊波导的厚度小至少百分之十的第二厚度垂直地约束；以及 使所述脊波导朝向所述光栅耦合器逐渐变细的锥形边缘，所述锥形边缘将来自所述第一波导模的光聚集至所述第二波导模；以及 光学测试电路，用于在所述管芯在晶片上的同时经由所述光栅耦合器测试光子器件集成电路。
13.如权利要求12所述的系统，其特征在于，所述半导体衬底包括绝缘体上硅(SOI)。
14.如权利要求12所述的系统，其特征在于，所述脊波导的厚度为大约400纳米，而所述第二厚度是在所述锥形边缘和所述光栅耦合器之间的板条形波导的大约200纳米的厚度。
15.如权利要求12所述的系统，其特征在于，所述半导体衬底包括埋入的金属反射体。
16.如权利要求12所述的系统，其特征在于，还包括:垂直方向上位于所述光栅耦合器之上的倾斜覆层，所述倾斜覆层具有倾斜的小面。
17.—种方法,包括: 在半导体衬底上集成脊波导，所述脊波导沿与所述半导体衬底的平面平行的方向具有第一波导模，所述第一波导模由所述脊波导的厚度垂直地约束； 在所述半导体衬底上集成光栅耦合器，包括在与所述脊波导相同的平面内形成周期性地间隔的多个垂直鳍，每个垂直鳍基本垂直于所述第一波导模的方向，所述光栅稱合器沿与所述半导体衬底的平面平行的方向具有第二波导模，所述第二波导模受比所述脊波导的厚度小至少百分之十的第二厚度垂直地约束；以及 集成锥形边缘，所述锥形边缘使所述脊波导朝向所述光栅耦合器逐渐变细，所述锥形边缘将来自所述第一波导模的光聚集至所述第二波导模。
18.如权利要求17所述的方法，其特征在于，所述半导体衬底上集成所述光栅耦合器包括将所述光栅耦合器集成到SOI衬底上。`
19.如权利要求17所述的方法，其特征在于，还包括:集成垂直方向上位于所述光栅耦合器之上的倾斜覆层，所述倾斜被覆具有倾斜的小面。
20.如权利要求17所述的方法，其特征在于，还包括: 在所述半导体管芯在加工的晶片上时经由所述光栅耦合器测试所述光模。
【文档编号】H01S5/10GK103688428SQ201280016341
【公开日】2014年3月26日 申请日期:2012年2月7日 优先权日:2011年3月30日
【发明者】那允中, 荣海生 申请人:英特尔公司