半导体芯片的制造方法
【专利摘要】本发明提供一种芯片收获率、碎屑的减少及操作性优越的半导体芯片的制造方法。通过从表面(5a)照射等离子体进行蚀刻来除去分割区域(6)的绝缘膜(3)。然后，在粘贴BG胶带(25)前通过等离子体处理除去形成于表面(5a)上的抗蚀剂掩模(7)的粗糙。对背面(5b)进行研削而对半导体晶片(5)进行了薄厚处理后，剥离BG胶带(25)。通过从表面(5a)照射等离子体进行蚀刻而将半导体晶片(5)分割成各个半导体芯片(1)。
【专利说明】半导体芯片的制造方法【技术领域】[0001]本发明涉及将半导体晶片分割后进行单片化的半导体芯片的制造方法。【背景技术】[0002]作为将半导体晶片分割后进行单片化的半导体芯片的制造方法，公知有利用切片 机(dicer)的刀片以机械的方式分割半导体晶片的方法。例如，在专利文献I中公开了基 于DBG(Dicing Before Grinding)方式的机械式切割法。在该专利文献I所公开的DBG方 式中，利用刀片从半导体晶片的元件形成面(表面)形成了沟槽后，在表面粘贴保护胶带。 接着，对半导体晶片的与表面相反一侧的面(背面)进行研削，直到抵达沟槽处，从而单片 化为各个半导体芯片。[0003]但是，使用了切片机的DBG方式中存在以下问题。首先，由于存在刀片的厚度(至 少40?50 μ m左右)带来的制约，故在提高每枚半导体晶片的芯片收获率(yield)方面存 在界限。再有，由于在粘贴到很薄的保护胶带的状态下单片化为各个半导体芯片，故相邻的 半导体芯片互相干扰而产生角落部(边缘)的缺欠(碎屑，chipping)。进而，在研削了背 面之后，需要在单片化后的半导体芯片被粘贴到很薄的保护胶带上的状态下进行处理，因 此操作性差。[0004]除了使用切片机的机械式切割法以外，还公知利用等离子体蚀刻来分割半导体晶 片而进行单片化的半导体芯片的制造方法(等离子体切割法)。作为等离子体切割法，在专 利文献2中公开了:在用于薄厚化的研削之后，在半导体晶片的背面形成抗蚀剂图案，从背 面侧开始进行等离子体蚀刻，由此将半导体晶片分割而进行单片化。再有，在专利文献3中 公开了:执行在表面侧形成抗蚀剂图案并进行等离子体蚀刻的工序和在背面侧形成抗蚀剂 图案并进行等离子体蚀刻的工序双方、即从两面进行等离子体蚀刻，由此分割半导体晶片 并进行单片化。[0005]另外，在专利文献4中公开了:以覆盖元件形成区域的方式在表面上形成抗蚀剂 图案，并且在背面粘贴了保护胶带之后，利用切片机从表面侧分割半导体晶片并进行单片 化，进而在自表面侧开始的等离子体处理中进行由切片机带来的切断面的改性。[0006]在先技术文献[0007]专利文献[0008]专利文献I JP特开2000-100588号公报(图3)[0009]专利文献2 JP特开2004-172364号公报(图5)[0010]专利文献3 JP特开2004-95952号公报(图3?6)[0011]专利文献4 JP特开平7-201784号公报(图1、2)
【发明内容】
[0012]-发明所要解决的课题-[0013]在将半导体晶片分割并进行单片化的半导体芯片的制造方法中，除了前述的每枚半导体晶片的芯片收获率、碎屑的减少及操作性以外，还有以下各种要求:保护胶带的粘贴 次数少；用于形成抗蚀剂图案的照相平版印刷加工的次数少。但是，在利用前述公知的DBG 方式或各种等离子体切割法的半导体芯片的制造方法中，无法全部满足这些要求。[0014]本发明的课题在于，提供一种包括每枚半导体晶片的芯片收获率、碎屑的减少及 操作性在内的各种特性优越的半导体芯片的制造方法。[0015]-用于解决课题的手段_[0016]本发明提供一种半导体芯片的制造方法，将具备形成有多个半导体元件部的第I 面及与该第I面相反一侧的第2面的半导体晶片按每个所述半导体元件部进行分割，来制 造半导体芯片，其中多个所述半导体元件部在绝缘膜上是由分割区域划分开的，其中，该制 造方法包括:在所述第I面上形成覆盖所述半导体元件部但使所述分割区域露出的掩模的 工序；通过自所述第I面照射等离子体来除去从所述掩模露出的所述分割区域的所述绝缘 膜的第I等离子体切割工序；在所述第I等离子体切割工序后将保护胶带粘贴到所述第I 面上的工序；在粘贴了所述保护胶带之后，对所述第2面进行研削，对所述半导体晶片进行 薄厚处理的工序；在所述研削之后在所述第2面上粘贴带框架的保持胶带的工序；在粘贴 了所述保持胶带后，从所述第I面剥离并除去所述保护胶带的工序；在剥离了所述保护胶 带后，通过从所述第I面照射等离子体而除去所述半导体晶片中从所述掩模露出的所述分 割区域的部分，按每个所述半导体元件部将所述半导体晶片分割成多个半导体芯片的第2 等离子体切割工序；以及在所述第2等离子体切割工序后除去所述掩模的工序。[0017]在本发明的半导体芯片的制造方法中，由于通过第I及第2等离子体切割工序将 半导体晶片分割为多个半导体芯片而不进行使用了切片机的机械式切割，故可提高每I枚 半导体晶片的芯片收获率。再有，由于在粘贴到带框架的保持胶带的状态下被单片化为各 个半导体芯片，故可防止由相邻的半导体芯片的干涉引起的碎屑。还有，由于是研削了第2 面后在被粘贴到保护胶带的状态下仅除去分割区域的部分的绝缘膜的状态，而并未被单片 化，故操作性优越。[0018]此外，在本发明的半导体芯片的制造方法中，在“保护胶带的粘贴与剥离的工序分 别仅有I次”这一点上可简化工序。再有，在第I及第2等离子体切割的双方使用形成于第 I面的掩模，即便在“掩模的形成及除去的工序分别仅有I次”这一点上也可简化工序。进 而，由于通过从相同的第I面照射等离子体(第I等离子体切割工序)来除去形成于第I 面上的绝缘膜(例如SiO2)，故能可靠且高速地除去绝缘膜。[0019]优选执行在粘贴所述保护胶带前通过从所述第I面照射等离子体来除去因所述 第I等离子体切割工序而在所述掩模的表面上产生的变质层的工序。[0020]在用于除去绝缘膜的第I等离子体切割工序之际，形成于第I面的掩模的表面粗 糙而产生变质层。通过除去该变质层，从而可防止保护胶带相对于掩模的粘贴强度的过度 增加。结果，在向第2面粘贴保持薄膜后，在从第I面剥离保护胶带之际可防止掩模自第I 面的剥落等掩模的损伤。[0021]具体而言，执行在粘贴所述保持胶带前通过从所述第I面照射等离子体来除去因 所述研削而在所述第2面上产生的变质层的工序。[0022]再有，优选除去所述掩模的工序是通过从所述第I面照射等离子体来除去所述掩 模的。[0023]-发明的效果-[0024]根据本发明，在半导体芯片的制造方法中可提高包括每一枚半导体晶片的芯片收 获率、碎屑的减少、及操作性在内的各种特性。【专利附图】
【附图说明】[0025]图1(A)?(E)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意 性首1J视图。[0026]图2(A)?(E)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意 性首1J视图。[0027]图3(A)及(B)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意 性剂视图。[0028]图4是利用本发明实施方式涉及的制造方法制造出的半导体芯片的示意性剖视 图。[0029]图5是在绝缘膜蚀刻工序与后述的抗蚀剂表面处理工序中使用的干蚀刻装置的 一例的不意图。[0030]图6是等离子体应力减缓工序(plasma stress relief step)所使用的干蚀刻装 置的一例的示意图。[0031]图7是主蚀刻工序与灰化工序中使用的干蚀刻装置的一例的示意图。【具体实施方式】[0032]接着，参照附图详细地说明本发明实施方式。[0033]图1?图3是表示本发明实施方式涉及的半导体芯片的制造方法的示意性剖视 图。图4表示根据该制造方法制造出的半导体芯片I。半导体芯片I具备:模具2、形成于 模具(die) 2上的绝缘膜3和形成于绝缘膜3上的IC部(半导体元件部)4。在本实施方式 中,模具2由Si或Si系材料组成,绝缘膜3由SiO2组成。其中,模具2或绝缘膜3的材质 并未限定于此。例如，绝缘膜3也可以是SiN、SiOC、Low-k等。[0034]如图1(A)所示，在半导体晶片5的表面(第I面)5a上形成绝缘膜3，在其上形成 多个IC部4。各个IC部4的周围相邻的IC部4之间存在间隙(分割区域6)。分割区域6 由于未形成IC部4，故绝缘膜3露出。换言之，由分割区域6来划分开各个IC部4。另一 方面，在半导体晶片5的与表面5a相反一侧的背面(第2面)5b上并未形成IC部。[0035]首先，执行图1(B)所示的掩模形成工序。具体是，利用照相平版印刷法在半导体 晶片5的表面5a上形成抗蚀剂掩模7，该抗蚀剂掩模7虽然覆盖各个IC部4、但不覆盖分 割区域6内的绝缘膜而使绝缘膜3露出。[0036]接着，执行图1 (C)所示的绝缘膜蚀刻工序(第I等离子体切割)。[0037]图5表示绝缘膜蚀刻工序与后述的抗蚀剂表面处理工序中使用的干蚀刻装置IlA 的一例。在该干蚀刻装置IlA的腔室(真空容器)12的顶部上方配置有作为上部电极的天 线13。天线13与第I高频电源部14A电连接。另一方面，在腔室12内的处理室15的底部 侧配置有平台16，在该平台16上配置半导体晶片5。平台16也作为下部电极起作用，与第 2高频电源部14B电连接。腔室12的气体导入口 12a与CF4 / Ar混合气体源17A和氧气源17B，排气口 12b与包括真空泵的真空排气部18连接，该真空泵用于对腔室12内进行真空排气。[0038]在绝缘膜蚀刻工序中，首先将半导体晶片5载置在平台16上，利用真空排气部18 对处理室15内进行真空排气，同时从CF4 / Ar混合气体源17A向处理室15内供给CF4与 Ar的混合气体，以维持在规定压力。然后，从第I高频电源部14A向天线13供给高频电力， 使处理室15内产生等离子体19并向半导体晶片5照射。此时，从第2高频电源部14B向平台16施加偏置电压。借助等离子体19中的原子团与离子的物理化学作用，除去从抗蚀剂掩模7露出的分割区域6的绝缘膜3，由此作为半导体晶片5的原材料的Si或Si系材料露出。[0039]在绝缘膜蚀刻工序之后，执行图1 (D)所示的抗蚀剂表面处理工序。在该抗蚀剂表面处理工序中，利用真空排气部18对处理室15内进行真空排气，同时从氧气源17B向处理室15内供给氧气，以维持在规定压力。在该状态下从第I高频电源部14A向天线13供给高频电力，以使处理室15内产生氧等离子体20并向半导体晶片5照射。[0040]通过绝缘膜蚀刻工序中的等离子体19的照射(图1 (C))，抗蚀剂掩模7的表面变得粗糙，产生变质层。在抗蚀剂表面处理工序中照射了氧等离子体20后(图1(D))，通过氧等离子体20中的原子团与离子的物理化学作用来除去抗蚀剂掩模7的的表面的变质层 (粗糙)。[0041]在抗蚀剂表面处理工序中除去抗蚀剂掩模7表面的变质层是基于以下的理由。如后述，在绝缘膜蚀刻工序后续的工序中，在抗蚀剂掩模7上粘贴BG胶带(保护胶带)25 (图1(E)的BG胶带粘贴工序)，在对半导体晶片5进行蚀刻的主蚀刻工序(图3 (A))之前要将该BG胶带25从抗蚀剂掩模7上剥离下来(图2 (E)的BG胶带剥离工序)。假设在变质层存在于抗蚀剂掩模7的表面上的状态下、即抗蚀剂掩模7的表面的粗糙度较高的状态下直接将BG胶带25粘贴到抗蚀剂掩模7，则BG胶带25相对于抗蚀剂掩模7的粘贴强度过高。 这样，若在BG胶带剥离工序(图2(E))中将该粘贴强度过高的BG胶带25剥离，则此时抗蚀剂掩模7会产生从半导体晶片5的表面5a剥落等的损伤。与此相对，在本实施方式中， 在抗蚀剂表面处理工序中除去了抗蚀剂掩模7表面的变质层之后、也就是说使抗蚀剂掩模 7的粗糙度下降后，将BG胶带25粘贴到抗蚀剂掩模7上，由此抑制BG胶带25相对于抗蚀剂掩模7的粘贴强度过度增加。因此，可以防止在BG胶带剥离工序(图2(E))中从半导体晶片5的表面5a剥离BG胶带25时的抗蚀剂掩模的损伤。[0042]在抗蚀剂表面处理工序后，如图1(E)所示，将在背面研削(Back Grind)时用于保护的BG胶带(保护胶带)25粘贴到半导体晶片5的表面侧(BG胶带粘贴工序)。即，BG胶带25被粘贴到半导体晶片5上的抗蚀剂掩模7的表面。BG胶带25被粘贴到半导体晶片5 之后或者在被安装之前根据半导体晶片5的外形形状而被切断，因此不会有损半导体晶片 5的操作性。[0043]接着，如图2 (A)所示，利用研削装置26对半导体晶片5的背面5b进行研削(背面研削工序)。通过该背面研削工序将半导体晶片5削薄成规定的厚度。[0044]在背面研削工序中已被研削的半导体晶片5的背面5b上产生因被机械式加工而损伤的变质层5c(图2(B))。执行通过等离子体处理将该变质层5c除去的等离子体应力减缓工序(图2(C))。图6表示等离子体应力减缓工序所使用的干蚀刻装置IlB的一例。该干蚀刻装置IlB除了腔室12的气体导入口 12a仅连接有SF6气体源17C这一点以外，和 前述的绝缘膜蚀刻工序(图1(C))与抗蚀剂表面处理工序(图1(D))中使用的干蚀刻装置 IlA是同样的。由此，对图6所图示的要素之中、与图5相同或同样的要素赋予相同的符号。[0045]在等离子体应力减缓工序中，首先将半导体晶片5载置到平台16上，利用真空排 气部18对处理室15内进行真空排气，同时从SF6气体源17C向处理室15内供给SF6气体， 以维持在规定压力。然后，从第I高频电源部14A向天线13供给高频电力，使处理室15内 产生SF6等离子体21并向半导体晶片5照射。利用SF6等离子体21中的原子团与离子的 物理化学作用，从半导体晶片5的背面5b除去变质层5c。[0046]在等离子体应力减缓工序后，如图2 (D)所示，将半导体晶片5的背面5b粘贴到带 切割环(框架)27的保持胶带28上(保持胶带粘贴工序)。[0047]保持胶带粘贴工序后，从半导体晶片5剥离BG胶带25，如图2 (E)所示除去BG胶 带25 (BG胶带剥离工序)。也就是说，在该BG胶带剥离工序中从抗蚀剂掩模7的表面剥离 并除去BG胶带25。如前述，因绝缘膜蚀刻工序(图1 (C))而在抗蚀剂掩模7的表面上产生 的变质层(粗糙)借助抗蚀剂表面处理工序(图1(D))中的氧等离子体20的照射而被除 去。而且，通过除去变质层，从而可抑制BG胶带25相对于抗蚀剂掩模7的粘贴强度的过度 增加。结果，在BG胶带剥离工序(图2(E))中从半导体晶片5的表面5a剥离BG胶带25 之际，可防止抗蚀剂掩模7产生自半导体晶片5的表面5a的剥落等损伤。[0048]执行BG胶带剥离工序、图3 (A)所示的主蚀刻工序(第2等离子体切割工序)。[0049]图7表示主蚀刻工序和后述的灰化工序中使用的干蚀刻装置IlC的一例。在该干 蚀刻装置IlC中，腔室12的气体导入口 12a连接着SF6气体源17C与氧气源17B。再有，干 蚀刻装置IlC具备用于保护保持胶带28之中从半导体晶片5伸出的部分和切割环(dicing ring) 27不会受到等离子体影响的环状的盖子29。由未图示的驱动机构对盖子29进行升 降驱动。盖子29能在图7所示的下降位置(位于保持胶带28与切割环27的上侧附近，保 护不会受到等离子体影响)和相对于平台16向上方离开且带切割环27的保持胶带28相 对于平台16能够装卸的上升位置(未图示)移动。干蚀刻装置IlC的其他构成和前述的 绝缘膜蚀刻工序(图1 (C))及抗蚀剂表面处理工序(图1 (D))所使用的干蚀刻装置IlA是 同样的。由此，对图7所图示的要素之中、与图5相同或同样的要素赋予相同的符号。[0050]在主蚀刻工序中，首先在盖子29处于上升位置的状态下，将带切割环27的保持胶 带28 (半导体晶片5)载置到平台16上。载置完了后，盖子29移动至下降位置。接着，利 用真空排气部18对处理室15内进行真空排气，同时从SF6气体源17C向处理室15内供给 SF6气体，以维持在规定压力。然后，从第I高频电源部14A向天线13供给高频电力，使处 理室15内产生SF6等离子体21并向半导体晶片5照射。借助SF6等离子体21中的原子团 (radicals)和离子的物理化学作用，除去在分割区域6内露出的半导体晶片5。从表面5a 到背面5b为止，除去构成分割区域6的部分的半导体晶片5的材料，继续主蚀刻工序，直到 半导体晶片5被分割成各个半导体芯片I。保持胶带28中的从半导体晶片5伸出的部分和 切割环27被盖子29覆盖，保护其不受SF6等离子体21影响。[0051]在主蚀刻工序之后紧接着执行图3(B)所示的灰化工序。在该灰化工序中，对处理 室15内进行真空排气，同时从氧气源17B向处理室15内供给氧气，以维持在规定压力。在 该状态下从第I高频电源部14A向天线13供给高频电力，使处理室15内产生氧等离子体20并向半导体晶片5照射。借助氧等离子体20的照射，从半导体晶片5的表面5a将抗蚀 剂掩模7完全地除去。保持胶带28中的从半导体晶片5伸出的部分和切割环27被盖子29 覆盖，保护其不受氧等离子体20影响。[0052]在以上的工序中被保持于保持胶带28上的状态下被制造出的半导体芯片1，虽然 从干蚀刻装置IlC取出被送往后续工序，但由于分割了的状态下的半导体晶片5(半导体芯 片I的集合体)是由带切割环27的保持胶带28来保持的，故后续工序中的操作容易。[0053]本实施方式的半导体制造方法尤其在以下列举的方面存在特征。[0054]首先，芯片收获率高。利用2次的等离子体切割工序、即绝缘膜蚀刻工序(图1 (C)) 和主蚀刻工序(图3(A))将半导体晶片5分割成多个半导体芯片I。也就是说，不进行使用 了切片机机械式切割。为此，可提闻每枚半导体晶片5的芯片收获率。[0055]可有效地抑制碎屑产生。由于通过使用了等离子体的非接触加工、即绝缘膜蚀刻 工序(图1 (C))与主蚀刻工序(图3(A))将半导体晶片5单片化为半导体芯片I，故可大幅 地减少碎屑的产生。再有，由于是在主蚀刻工序(图3(A))中粘贴到带切割环27的保持胶 带28的状态下将半导体晶片5单片化为各个半导体芯片I的，故可防止相邻的半导体芯片 I的干涉引起的的碎屑。[0056]在整个工序中可确保半导体晶片5的良好的操作性。首先，由于从掩模形成工序 (图1(B))到BG胶带剥离工序(图2(E))是在半导体晶片5未被分割的状态下进行处理 的，故包括自动搬运机构或人手进行的处理在内，可确保半导体晶片5的良好的操作性。再 有，半导体晶片的分割(图3(A)的主蚀刻工序)是在带切割环27的保持胶带28上进行， 分割后的操作是隔着带切割环27的保持胶带28而进行的，因此即便是分割后也能确保良 好的操作性。[0057]除了以上的芯片收获率的提高、碎屑的减少、及操作性的提高以外，本实施方式的 半导体制造方法还具有以下特征。[0058]可简化工序。首先，在“用于粘贴BG胶带25的工序(图1 (E)的BG胶带粘贴工 序)及BG胶带25的剥离的工序(图2 (E)的BG胶带剥离工序)分别仅有I次”这一点上 来说，可简化工序。再有，在绝缘膜蚀刻工序(图1(C))与主蚀刻工序(图3(A))双方使用 形成于表面5a上的抗蚀剂掩模7，在“抗蚀剂掩模7的形成(图1 (B)的抗蚀剂掩模形成工 序)与抗蚀剂掩模7的除去(图3(B)的灰化工序)分别只有I次”这一点上也可简化工 序。[0059]在半导体晶片5上设置抗蚀剂掩模7的掩模形成工序(图1 (B))是在对半导体晶 片5进行薄厚处理前、即半导体晶片5具有足够的刚性的状态下被执行的。由于借助背面 研削工序而被进行了薄厚处理的半导体晶片5，刚性低而如纸那样变形，故形成抗蚀剂掩模 的难易度高。与此相对，如果如本实施方式这样在对半导体晶片5进行薄厚处理前执行掩 模形成工序，那么基于照相平版印刷的抗蚀剂掩模7的形成变得容易，无需为了形成掩模 而使用特别的装置。[0060]将BG胶带25从半导体晶片5剥离并除去的BG胶带剥离工序(图2(E))是在对 半导体晶片5分割并单片化之前执行的，因此操作容易。在将半导体晶片5分割并单片化 后再剥离BG胶带的话，操作并不容易。尤其是若半导体芯片I的尺寸变小，则该操作的困 难性变高。因此，在半导体芯片I的尺寸小的情况下，如本实施方式这样在半导体晶片5的单片化前执行BG胶带剥离工序所带来的优点尤其显著。[0061]由于在绝缘膜蚀刻工序(图1 (C))中通过从半导体晶片5的表面5a照射等离子体来除去形成于该表面5a上的绝缘膜3，故能可靠且高速地除去绝缘膜3。再有，由于绝缘膜蚀刻工序(图1(C))是在执行背面研削工序(图2(A))前、也就是说对半导体晶片5进行薄厚处理前具有足够的厚度且处理容易的状态下被执行的，故无需使用特殊的装置。[0062]如前述，在抗蚀剂表面处理工序(图1 (C))中通过除去抗蚀剂掩模7表面的变质层(粗糙)，从而可防止将BG胶带25从半导体晶片5的表面5a剥离并除去之际的抗蚀剂掩模7的损伤(自表面5a的剥落等)。[0063]表1表示将本实施方式涉及的半导体芯片的制造方法和能够由图1 (A)的半导体晶片5制造相同的半导体芯片I的其他制造方法进行比较的结果。[0064]【表1】[0065]
【权利要求】
1.一种半导体芯片的制造方法，将具备形成有多个半导体元件部的第I面及与该第 I面相反一侧的第2面的半导体晶片，按每个所述半导体元件部进行分割，来制造半导体 芯片，其中多个所述半导体元件部在绝缘膜上是由分割区域划分开的，其中，该制造方法包 括:在所述第I面上形成覆盖所述半导体元件部但使所述分割区域露出的掩模的工序； 通过自所述第I面照射等离子体来除去从所述掩模露出的所述分割区域的所述绝缘 膜的第I等离子体切割工序；在所述第I等离子体切割工序后将保护胶带粘贴到所述第I面上的工序；在粘贴了所述保护胶带之后，对所述第2面进行研削，对所述半导体晶片进行薄厚处 理的工序；在所述研削之后在所述第2面上粘贴带框架的保持胶带的工序；在粘贴了所述保持胶带后，从所述第I面剥离并除去所述保护胶带的工序；在剥离了所述保护胶带后，通过从所述第I面照射等离子体而除去所述半导体晶片中 从所述掩模露出的所述分割区域的部分，按每个所述半导体元件部将所述半导体晶片分割 成多个半导体芯片的第2等离子体切割工序；以及在所述第2等离子体切割工序后除去所述掩模的工序。
2.根据权利要求1所述的半导体芯片的制造方法，其中，还包括:在粘贴所述保护胶带前，通过从所述第I面照射等离子体来除去因所述第I等离子体 切割工序而在所述掩模的表面上产生的变质层的工序。
3.根据权利要求1或2所述半导体芯片的制造方法，其中，还包括:在粘贴所述保持胶带前，通过从所述第I面照射等离子体来除去因所述研削而在所述 第2面上产生的变质层的工序。
4.根据权利要求1?3中任一项所述的半导体芯片的制造方法，其中，在除去所述掩模的工序中，通过从所述第I面照射等离子体来除去所述掩模。
【文档编号】H01L21/301GK103563053SQ201280024239
【公开日】2014年2月5日 申请日期:2012年5月18日 优先权日:2011年5月19日
【发明者】针贝笃史 申请人:松下电器产业株式会社