待切割的半导体芯片结构及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种待切割的半导体芯片结构及其制造方法。
【背景技术】
[0002]在半导体工艺的制造中，半导体芯片被形成于在半导体基底上。如图1所示，单个半导体基底10上可以包含多个基本上相同的半导体芯片11，且每个半导体芯片11通常基本上为矩形，并按行和列进行布置。相互垂直的两组切割道12在各个分散的半导体芯片11之间延伸，其中，每组切割道12相互平行。
[0003]如图2和3所示，每个待切割的半导体芯片11包括集成电路区11a、围绕集成电路区设置的密封环13、以及钝化层15，所述钝化层15形成在集成电路区11a表面、密封环13的表面和切割道12表面；所述集成电路区包括设置于基底上的互连层14 ;互连层14包括多层金属互连线层14a，以及位于两相邻金属互连线之间的层间介质层14b ;密封环13随互连层14的形成而被一层一层的形成，以延伸穿过集成电路区的互连层14设置于半导体基底10之上，用于防止外部污染侵蚀位于集成电路区的互连层14。
[0004]在完成半导体芯片的制造后，需要对半导体基底进行切割，以被封装。现有技术中，一般采用激光切割或机械切割沿切割道12对半导体基底进行切割。在对半导体基底进行切割的过程中，由于激光切割或机械切割产生的剪切应力会产生施加于半导体芯片的应力，导致互连层14穿过密封环13进入集成电路区，引起致命的缺陷。进一步的，在现有工艺的半导体芯片的制造过程中，多采用低电介质常数(low-k)材料制作互连层14中的层间介质层14b，以金属铜作为互连层14中的互连线层14a，以降低电路的延迟效应，但是，互连线层14a和层间介质层14b的堆叠在机械特性方面十分脆弱。这种脆弱性的起因在于采用low-k形成的层间介质层14b与形成在集成电路区的表面、密封环13的表面和切割道12表面的钝化层15相比具有较低的破裂韧性，因此，在受到切割产生的应力时，钝化层15由于高韧性可以保持完整，而低韧性的层间介质层14b则会优先破裂。图4示出了切割后的半导体芯片产生破裂的电镜图，可看出破裂产生于半导体芯片边缘，并延伸至集成电路区中的层间介质层。
[0005]在现有技术中，为了避免半导体芯片在切割时产生破裂，一般通过制作复杂的保护环，提高密封环的应力抵抗能力以阻止应力产生的破裂。但是，密封环的结构改变必然带来半导体芯片制造工艺制造成本的提高。
【发明内容】
[0006]为解决上述问题，本发明提供了一种待切割的半导体芯片结构及其制造方法，在避免半导体芯片切割时发生破裂的同时，降低制造成本。
[0007]本发明提供了一种待切割的半导体芯片结构，包括:
[0008]半导体基底、形成在半导体基底上的多个半导体芯片和钝化层；
[0009]其中，相邻所述半导体芯片之间形成有切割道，每个所述半导体芯片包括集成电路区、围绕集成电路区设置的密封环；所述集成电路区包括多层金属互连线以及位于两相邻金属互连线之间的层间介质层；钝化层形成于集成电路区表面、密封环的表面和切割道表面，且位于两相邻所述半导体芯片之间的切割道表面的钝化层中形成有至少一个沟槽。
[0010]进一步，所述切割道包括在水平延伸方向上相互垂直的两组切割道，且每组切割道中的切割道相互平行。
[0011]进一步，所述沟槽的个数为多个，且每个所述沟槽的水平延伸方向与两组切割道之一的水平延伸方向平行。
[0012]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向均与该条切割道水平延伸方向平行。
[0013]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向均与该条切割道水平延伸方向垂直。
[0014]进一步，位于每条所述切割道表面上的钝化层中的一部分沟槽水平延伸方向与该条切割道水平延伸方向平行，另一部分沟槽水平延伸方向与该条切割道水平延伸方向垂直。
[0015]进一步，位于每条所述切割道表面上的钝化层中的沟槽包括水平延伸方向与该条切割道水平延伸方向平行的第一沟槽，以及水平延伸方向与该切割道水平延伸方向垂直的第二沟槽；其中，第一沟槽临近所述密封环，第二沟槽与第一沟槽相连。
[0016]进一步，位于每条所述切割道表面上的钝化层中的沟槽包括水平延伸方向与该条切割道水平延伸方向平行的第一沟槽，以及水平延伸方向与该切割道水平延伸方向垂直的第二沟槽；其中，第二沟槽临近所述密封环，且第二沟槽与第一沟槽相连。
[0017]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向与该条切割道水平延伸方向相交，且夹角大于0°小于90°，或大于90°小于180°。
[0018]进一步，每条所述沟槽底部暴露所述切割道表面。
[0019]本发明还提供了一种待切割的半导体芯片结构的制备方法，包括:
[0020]提供半导体基底，所述半导体基底上形成有多个半导体芯片；每个所述半导体芯片包括集成电路区、围绕集成电路区设置的密封环；所述集成电路区包括多层金属互连线以及位于两相邻金属互连线之间的层间介质层；
[0021]在相邻所述半导体芯片之间形成切割道；
[0022]在集成电路区表面、密封环的表面和切割道表面上形成钝化层；
[0023]通过刻蚀，在位于两相邻所述半导体芯片之间的切割道表面的钝化层中形成有至少一个沟槽。
[0024]进一步，所述切割道包括在水平延伸方向上相互垂直的两组切割道，且每组切割道中的切割道相互平行。
[0025]进一步，所述沟槽的个数为多个，且每个所述沟槽的水平延伸方向与两组切割道之一的水平延伸方向平行。
[0026]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向均与该条切割道水平延伸方向平行。
[0027]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向均与该条切割道水平延伸方向垂直。
[0028]进一步，位于每条所述切割道表面上的钝化层中的一部分沟槽水平延伸方向与该条切割道水平延伸方向平行，另一部分沟槽水平延伸方向与该条切割道水平延伸方向垂直。
[0029]进一步，位于每条所述切割道表面上的钝化层中的沟槽包括水平延伸方向与该条切割道水平延伸方向平行的第一沟槽，以及水平延伸方向与该切割道水平延伸方向垂直的第二沟槽；其中，第一沟槽临近所述密封环，第二沟槽与第一沟槽相连。
[0030]进一步，位于每条所述切割道表面上的钝化层中的沟槽包括水平延伸方向与该条切割道水平延伸方向平行的第一沟槽，以及水平延伸方向与该切割道水平延伸方向垂直的第二沟槽；其中，第二沟槽临近所述密封环，且第二沟槽与第一沟槽相连。
[0031]进一步，位于每条所述切割道表面上的钝化层中的沟槽水平延伸方向与该条切割道水平延伸方向相交，且夹角大于0°小于90°，或大于90°小于180°。
[0032]进一步，每条所述沟槽底部暴露所述切割道表面。
[0033]采用本发明提供的待切割的半导体芯片结构及其制造方法，位于两相邻所述半导体芯片之间的切割道表面的钝化层中形成有至少一个沟槽；当受到剪切应力时，具有沟槽的钝化层会优先在应力作用下发生形变甚至翘曲，由此，使剪切应力得到释放，从而降低了传递至半导体芯片处的剪切应力的力矩，避免了半导体芯片被剪切应力所破坏，且工艺简单，易于降低生产成本。
【附图说明】
[0034]图1为现有待切割半导体芯片结构平面示意图；
[0035]图2为图1中半导体芯片结构的局部放大示意图；
[0036]图3为图2中沿A-A的截面示意图；
[0037]图4切割后的半导体芯片产生破裂的电镜图；
[0038]图5为本发明待切割半导体芯片结构实施例1的平面示意图；
[0039]图6为图5沿B-B的截面示意图；
[0040]图7为本发明待切割半导体芯片结构的原理示意图；
[0041]图8为本发明待切割半导体芯片结构实施例二的平面示