半导体变压器的制作方法与工艺

本发明涉及一种半导体变压器，且特别是涉及一种高功率（highpower）的半导体变压器。

背景技术：
变压器可以通过电磁耦合（electromagneticcoupling）以从一个线圈传送能量至另一个线圈。在众多用途之中，变压器可以转换电压，改变线圈的有效阻抗（impedance）以及将一个线圈与另一个线圈隔离。近年来，将变压器并入集成电路（integratedcircuit）已成需要。举例而言，在互补式金氧半导体（complementarymetal-oxidesemiconductor，CMOS）集成电路中，变压器能被配置为平面结构，且变压器的金属层的厚度的范围介于3至10μm。然而，金属层的厚度对于高功率的应用可能无法以良好的散热而传导大电流。为了满足高电流处理需求，可能需要增加迹线（trace）的宽度，但增加后的迹线的宽度也占用了宝贵的脚位面积（footprintarea）并增加变压器的尺寸至变压器过大而无法满足高整合度的目标。

技术实现要素：
为解决上述问题，本发明提出一种半导体变压器，包括一第一线圈电感以及一第二线圈电感。第一线圈电感具有一第一端口、一第二端口以及一第一线圈电感墙，第一线圈电感墙具有一高度，而高度实质上相等于基板的一厚度。第二线圈电感具有一第三端口、连接至第三端口的一第一延伸墙、一第四端口、连接至第四端口的一第二延伸墙以及一第二线圈电感墙。本发明还提出一种半导体变压器，包括一基板、嵌入基板内的一绝缘块、一第一线圈电感以及一第二线圈电感。第一线圈电感包括一第一终点、一第二终点以及一第一线圈电感平板。第二线圈电感以相对于第一线圈电感的分隔关系配置，而第二线圈电感包括一第三终点、连接至第三终点的一第一延伸平板、一第四终点、连接至第四终点的一第二延伸平板以及一第二线圈电感平板，其中第一线圈电感与第二线圈电感的至少之一嵌入绝缘块内。本发明还提出一种半导体变压器的制作方法，包括下列步骤。提供包括多个沟槽的一基板。在沟槽内形成多个金属轨道。沿沟槽与金属轨道之间的交界处形成多个间隙。形成一第一绝缘层于基板上，而第一绝缘层的材料至少部分地填充于间隙。形成一第二绝缘层于基板上，而第二绝缘层具有至少一第一开口。形成一第一金属层于第二绝缘层上并延伸至第二绝缘层的第一开口内。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A是本发明一实施例的半导体变压器的立体透视图；图1B是图1A的半导体变压器的上视图；图1C是图1B的半导体变压器沿A-A’剖线的剖视图；图1D是图1B的半导体变压器沿B-B’剖线的剖视图；图1E是图1B的半导体变压器沿C-C’剖线的剖视图；图2是本发明另一实施例的半导体变压器的立体透视图；图3A是本发明一实施例的半导体变压器的核心块元件的上视图；图3B是本发明另一实施例的半导体变压器的核心块元件的上视图；图3C是本发明又一实施例的半导体变压器的核心块元件的上视图；图3D是本发明还一实施例的半导体变压器的核心块元件的上视图；图4是本发明又一实施例的半导体变压器的立体透视图；图5A至图5M是图1的半导体变压器的制造方法的流程图。符号说明10、20、30：半导体变压器11：沟槽11a：间隙12：基板12a、100c、200c：上表面12b、100d、200d：下表面13：第一金属层13a：金属轨道14：上绝缘层15：第一绝缘层15a：绝缘件16：下绝缘层17：第二绝缘层17a、21a、107、115a～d、207、215a～f：开口18：第一种子层19：第一导电元件21：第三绝缘层22：第二种子层23：图案化光致抗蚀剂层24：第二导电元件25：载具100：第一线圈电感100a、200a：内侧壁100b、200b：外侧壁102：第一端口104：第二端口106：第一线圈108、212：绝缘层112、218：导电元件114a、214a、214c：上金属层114b、214b、214d：下金属层200：第二线圈电感202：第三端口204：第四端口206：第一区段208：第三区段210：第二区段216：第二导电层300：核心块元件310、320、330、340、350：块状区段360：分支图案400：绝缘块元件t：厚度具体实施方式图1A是本发明一实施例的半导体变压器的立体透视图。请参考图1A，在本实施例中，半导体变压器10包括基板12、第一线圈电感100与第二线圈电感200。基板12可包括硅（silicon）或者其他半导体材料。如本实施例所示，半导体变压器10的构件将形成于基板12上或者基板12内。基板12，还有半导体变压器10，可以是一个独立装置，或者是分享共用基板的一个较为复杂的集成电路（integratedcircuit）的零件。第一线圈电感100包括至少一第一端口102、至少一第二端口104以及第一线圈106，第一线圈106具有连接第一端口102的一端与连接第二端口104的另一端。每一端口102或104可以位在邻近第一线圈电感100的一个终点（terminus）或者末端（endportion）之处。具有导电元件112的第一导电层设置在第一端口102的上表面与下表面上以及第二端口104的上表面与下表面上。第一线圈106，如图1A所示，为设置在基板12内的一个连续的导电通道，并与第二线圈电感200交错但没有实际上的接触。分离的线圈区段也可考虑作为第一线圈106。第二线圈电感200包括至少一第三端口202、三个线圈区段206、208与210以及至少一第四端口204。第二导电层216设置在第三端口202的上表面与下表面上以及第四端口204的上表面与下表面上。第一区段206连接第三端口202。第二区段210从第一区段206分离。第一区段206与第二区段210经由导电元件218而电连接，以不实际接触第一线圈电感100的方式用以桥接第一线圈电感100。第二线圈电感200还包括第三区段208，第三区段208与第一区段206以及第二区段210分离。第二区段210与第三区段208经由导电元件218而电连接，而在基板12内的另一位置以不实际接触第一线圈电感100的方式也用以桥接第一线圈电感100。第三区段208电连接至第四端口204。第二线圈电感200的第二区段210位在第一线圈106的周边或内部之内。第一区段206与第三区段208位在第一线圈106的周边或外部之外，并且部分地围绕第一线圈106。第一区段206与第二区段208经由第一线圈106而与第二区段210分离。第一线圈电感100与第二线圈电感200的高度实质上相等于基板12的厚度t。如图1A所示，第一线圈电感100与第二线圈电感200可以至少部分是连续平板的形式而形成。同样如图1A所示，第一线圈电感100与第二线圈电感200的平板的顶面与底面可以是实质上相对地与基板12的顶部与底部共平面（co-planar）。因此，绘示于图1A的本实施例的平板在基板12的多个区域之间形成隔板（或是墙）。电感，例如是绘示于图1A的第一线圈电感100，具有单独的连续平板与位在平板的各端的终点，在此处可引用为具有线圈电感平板、线圈电感隔板或者线圈电感墙。电感，例如是第二线圈电感200，具有多个区段，在此处可引用为具有线圈电感平板、线圈电感隔板或者线圈电感墙，以及一或多个延伸平板、延伸隔板或者延伸墙，而延伸平板、延伸隔板或者延伸墙通过类似于导电元件218的导电元件而电连接至线圈电感平板、线圈电感隔板或者线圈电感墙。虽然绘示为直板，但一个或多个平板可取代为包括弯曲部分。举例而言，线圈电感例如是第一线圈电感100可形成为环形（ring-shaped）结构，且具有介于第一端口102与第二端口104之间的开口。虽然参照本实施例而在此作说明并绘示的是1:1型变压器，这些说明与附图并不用以限制本发明。变压器也可以是1:N型变压器（N为线圈的数量，可为2、3、4、5…），其中基于如公式(1)所示的理想变压器公式，比例1:N代表第一线圈电感100与第二线圈电感200的圈数比例，其中Vs、Ns与Is分别为电压器的第二个线圈电感的电压、圈数与电流，而Vp、Np与Ip分别为电压器的前一个线圈电感的电压，圈数与电流。此公式在第一线圈电感100与第二线圈电感200之间提供电压与电流转换或者阻抗（impedance）转换。图1B是图1A的半导体变压器的上视图。请参考图1B，在本实施例中，第一线圈电感100具闸极开口107，设置在第一端口102与第二端口104之间。第二线圈电感200具闸极开口207，设置在第三端口202与第四端口204之间。第一区段206与第三区段208经由导电元件218而连接至第二区段210。导电元件218的宽度可以比第一区段206、第二区段210与第三区段208的宽度大。或者，导电元件218的宽度可以实质上相等于第二线圈电感200的宽度。虽然第一线圈电感100被描述并绘示为连续电感，但本发明不以此为限制。第一线圈电感可以为至少两个分离的部分，并经由导电元件电连接。图1C是图1B的半导体变压器沿A-A’剖线的剖视图。请参考图1C，在本实施例中，上绝缘层14设置于第二线圈电感200的上表面200c上，而下绝缘层16设置于第二线圈电感200的下表面200d上。至少一个开口215a形成于上绝缘层14内，且至少一个开口215b形成于下绝缘层16内。上金属层214a覆盖上绝缘层14的开口215a，且下金属层214b覆盖下绝缘层16的开口215b。导电元件218设置在上金属层214a上与下金属层214b上。导电元件218电连接至上金属层214a与下金属层214b。第一线圈电感100的内侧壁100a与外侧壁100b被绝缘层108覆盖，使得第一线圈电感100通过绝缘层108而与基板12隔离。同样的，第二线圈电感200的内侧壁200a与外侧壁200b被绝缘层212覆盖，使得第二线圈电感200通过绝缘层212而与基板12隔离。第二区段210位在第一线圈106内。图1D是图1B的半导体变压器沿B-B’剖线的剖视图。请参考图1D，在本实施例中，上绝缘层14设置于第二线圈电感200的上表面200c上，而下绝缘层16设置于第二线圈电感200的下表面200d上。至少一个开口215c与至少一个开口215d形成于上绝缘层14内。至少一个开口215e与至少一个开口215f形成于下绝缘层16内。上金属层214c覆盖上绝缘层14的开口215c与开口215d。下金属层214d覆盖下绝缘层16的开口215e与开口215f。导电元件218设置在上金属层214c上与下金属层214d上。此外，导电元件218电连接至上金属层214c与下金属层214d。导电元件218不电性接触的桥接第一线圈106。图1E是图1B的半导体变压器沿C-C’剖线的剖视图。请参考图1E，在本实施例中，上绝缘层14设置在第一线圈电感100的上表面100c上，而下绝缘层16设置在第一线圈电感100的下表面100d上。至少一开口115a与至少一开口115b形成于上绝缘层14内。至少一开口115c与至少一开口115d形成于下绝缘层16内。上金属层114a覆盖上绝缘层14的开口115a与开口115b。下金属层114b覆盖下绝缘层16的开口115c与开口115d。导电元件112电连接上金属层114a与下金属层114b。另外，导电元件112电连接至上金属层114a与下金属层114b。由于第一线圈电感100与第二线圈电感200经由基板12而延伸，使得第一线圈电感100与第二线圈电感200的截面积比其他类型的设计在基板12的表面上的电感还大。较大的截面积可进一步通过调整第一线圈电感100与第二线圈电感200的纵横比（aspectratio）而达成。举例来说，第一线圈电感100与第二线圈电感200可以高于其宽度，因而具有一个数值比1大的纵横比，例如是至少约1.5、至少约2或至少约3。提供较大的截面积以减少直流电流（directcurrent，DC）的电阻，如公式(2)所示，其中R为电阻、A为截面积、l是线圈长度而ρ是材料的电阻率（electricalresistivity）。R=ρ*l/A(2)公式(2)说明如果材料的电阻率ρ与线圈长度l是定值，则截面积A与直流电流的电阻R成反比。基于这个原因，嵌入式的半导体变压器10基于第一线圈电感100与第二线圈电感200的较大的截面积而具有降低的直流电流的电阻。另外，较小的直流电流的电阻可以协助改善高电流的处理能力。因此，所述的半导体变压器10基于第一线圈电感100与第二线圈电感200的较大的截面积而提供良好的散热。图2是本发明另一实施例的半导体变压器的立体透视图。请参考图2，在本实施例中，半导体变压器20包括核心块元件300，位在第一线圈106内并且位在由第二区段210与第一线圈106所定义出来的空间内。第一线圈电感100与第二线圈电感200可以是不同材料。对于第一线圈电感100与第二线圈电感200的一个或两个以区段的方式形成的实施例，这些区段可以用不同材料组成。举例而言，用于第一线圈电感100或其区段，以及第二线圈电感200或其区段的材料可包括金属（metal），例如是铜（copper）。核心块元件300的材料是至少部分地基于其电阻率（resistivity）以及／或导磁率（permeability）而作选择。举例来说，核心块元件300可以是铁氧体（ferrite）、镍（nickel）或是铁（iron）。核心块元件300能以高导磁材料制成，以协助增加电感值并改善较低的频率品质因子（frequencyQ-factor）的效能。频率品质因子正比于电感L，如公式(3)所示。公式(4)说明电感L与用于核心块元件300的材料的相对导磁率μr有关。因此，电感L可以经由μr的选择而增加。据此，本公式显示电感L与用于电感的材料的相对导磁率μr成正比，而频率品质因子与电感L成正比。基于这个原因，高导磁率材料的核心块元件300可以改善频率品质因子。在描述半导体变压器20的实施例中，核心块元件300的高度实质上相等于沟槽深度，而沟槽深度实质上相等于硅基板12的厚度。沟槽与沟槽深度在后续对照图5A作说明。虽然核心块元件300在图2所展示的形状为矩形，但核心块元件300的形状可例如是圆形、三角形、条纹形或多边形，而不限制为矩形。更进一步的说，虽然图2绘示一个核心块元件300，但在其他实施例中可为多个核心块元件300。理想的变压器要没有能量损耗以及要百分之百有效率。在实际的变压器中，能量会消耗在线圈、核心与周围结构上。能量损耗的一个来源是在核心内循环的涡流电流（eddycurrent）。涡流电流可经由配置多个彼此电性绝缘的核心块元件300而降低，而不是一个固体的核心块元件300。图3A是本发明一实施例的半导体变压器的核心块元件的上视图。请参考图3A，核心块元件300绘示为多个块状区段310。块状区段310在本实施例中排列为一列。图3B是本发明另一实施例的半导体变压器的核心块元件的上视图。请参考图3B，核心块元件300绘示为多个块状区段320。块状区段320在本实施例的形状为矩形并排列成阵列。图3C是本发明又一实施例的半导体变压器的核心块元件的上视图。请参考图3C，核心块元件300绘示为多个块状区段330。块状区段330在本实施例的形状为圆形并排列成阵列。图3D是本发明还一实施例的半导体变压器的核心块元件的上视图。请参考图3D，核心块元件300绘示为包括多个矩形的块状区段340与多个条纹形的块状区段350。矩形的块状区段340与条纹形的块状区段350在本实施例中排列而形成特定的分支图案360。特定的分支图案360能至少部分地降低涡流电流的损耗。图4是本发明又一实施例的半导体变压器的立体透视图。请参考图4，在本实施例中，半导体变压器30包括绝缘块元件400。绝缘块元件400的材料是至少部分地基于其电阻率（resistivity）以及／或介电常数（dielectricconstant）而作选择。绝缘块元件400是以相对于二氧化硅（silicondioxide）具有较小的介电常数（例如是低介电常数（low-k））的材料制成，例如是氟掺杂二氧化硅（Fluorine-dopedsilicondioxide）、碳掺杂二氧化硅（Carbon-dopedsilicondioxide）、多孔二氧化硅（poroussilicondioxide）、聚酰亚胺（polyimide）以及苯基环丁烯（Benzocyclobutene）。二氧化硅的介电常数约为3.9。氟掺杂二氧化硅为掺杂氟的二氧化硅，以制作氟化硅玻璃（fluorinatedsilicaglass），而其介电常数约为3.5。碳掺杂二氧化硅为掺杂碳的二氧化硅，而其介电常数约为3。多孔二氧化硅为具有大空隙或孔洞的二氧化硅。空隙可具有接近1的介电常数，因此多孔二氧化硅的介电常数约为2。根据公式C=εA/d，如果其他参数为常数，则寄生电容C（parasiticcapacitance）与介电系数ε（permittivity）成正比。因此，由于介电常数与介电系数成正比，低介电常数的绝缘块元件400可降低寄生电容。此外，公式(5)说明，若其他参数为常数时，自我共振频率（self-resonancefrequency）f反比于寄生电容C因此，降低寄生电容可提升自我共振频率。此外，品质因子性能正比于自我共振频率。低介电系数的绝缘块元件400可以降低寄生电容，提升自我共振频率，从而提升高频率品质因子性能。半导体变压器30的第一线圈电感100与第二线圈电感200嵌入低介电常数的绝缘块元件400内。低介电常数的绝缘块元件400不需在第一线圈电感100与第二线圈电感200上形成额外的绝缘层，即可使第一线圈电感100与第二线圈电感200彼此电性绝缘。因此，低介电常数的绝缘块元件400可取代部分基板12。在其他的应用中，核心（未绘示）例如是核心块元件300也可包含在半导体变压器30内。核心可位在例如是绝缘块元件400内的空隙内。空隙可形成于第一线圈电感100内以及部分第一线圈电感100与第二线圈电感200所定义的空间内。图5A至图5M是图1的半导体变压器的制造方法的流程图。类似的制作工艺可用来制造如图1A、图2与图4的半导体变压器。请参考图5A，多个沟槽11形成于基板12上。基板12例如是具有超过约100微米的厚度的硅晶片（siliconwafer）。沟槽11的深度小于基板12的原始厚度。请参考图5B，第一金属层13配置在基板12上并填充于沟槽11内。举例而言，第一金属层13可经由溅镀（sputtering）制作工艺而形成，并包括例如是钛铜（TiCu）或是铝（aluminum）的材料。然而，应当理解的是，第一金属层13不限于上述的材料。请参考图5C，执行第一平坦化制作工艺，以移除在沟槽11上方的第一金属层13而形成多个金属轨道13a，并暴露出基板12的上表面12a。举例而言，平坦化制作工艺可以是化学机械研磨（chemicalmechanicalpolishing）制作工艺。在本实施例中，金属轨道13a对应于半导体变压器10的第一线圈电感100与第二线圈电感200。在本实施例中，第一线圈电感100与第二线圈电感200是同时形成。请参考图5D，多个间隙11a经由蚀刻制作工艺（etchingprocess），例如是湿式蚀刻（wet-etching）或是干式蚀刻（dry-etching），而沿着金属轨道13a的侧壁形成于基板12内。请参考图5E，第一绝缘层15设置在基板12的上表面12a上并填充于间隙11a。举例而言，第一绝缘层15的材料可以是聚合物（polymer）材料。请参考图5F，执行第二平坦化制作工艺，以移除在基板12的上表面12a上方的第一绝缘层15，因而在金属轨道13a的侧壁与基板12之间形成多个绝缘件15a。金属轨道13a的上表面与绝缘件15a的上表面暴露于上表面12a上。请参考图5G，第二绝缘层17设置在基板12的上表面12a上。多个开口17a形成于第二绝缘层17内而暴露出一定程度的金属轨道13a的上表面。第一种子层（seedinglayer）18形成以共形地（conformally）覆盖第二绝缘层17。举例而言，第二绝缘层17的材料可以是聚合物材料。请参考图5H，多个第一导电元件19配置于在开口17a上的第一种子层18上。未被第一导电元件19所覆盖的第一种子层18接着会经由蚀刻制作工艺，例如是湿式蚀刻或是干式蚀刻，而部分地被移除。分别形成在图1A、图2与图4的半导体变压器10、20与30的第一表面上的导电元件218能以类似于图5H的导电元件19的方法而形成。请参考图5I，翻转基板12并安装至载具25上。执行薄化制作工艺（thinningprocess）于基板12的下表面12b直到暴露出金属轨道13a。因此，基板12经由薄化而具有实质上相等于沟槽深度的厚度t。此时，基板12的上表面12a面对下方。请参考图5J，第三绝缘层21配置于基板12的下表面12b上。第三绝缘层21具有多个开口21a而暴露出一定位置的金属轨道13a。举例而言，第三绝缘层21的材料可以是聚合物材料。请参考图5K，第二种子层22共形地设置在第三绝缘层21上。接着，图案化光致抗蚀剂（photoresist）层23形成于第二种子层22上。请参考图5L，多个第二导电元件24形成于第二种子层22上并覆盖开口21a。接着，未被第二导电元件24所覆盖的第二种子层22会经由蚀刻制作工艺，例如是湿式蚀刻或是干式蚀刻，而部分地被移除。接着，图案化光致抗蚀剂层23被剥离。分别形成在图1A、图2与图4的半导体变压器10、20与30的第二表面上的导电元件218能以类似于图5L的导电元件24的方法而形成。因此，图5L中的导电元件19与导电元件24可以分别对应于显示在图1A、图2与图4的半导体变压器10、20与30的上表面与下表面上的导电元件218。核心块元件，例如是绘示于图2与图3A至图3D的核心块元件300，可经由在基板12内制造空隙并在空隙内填充核心材料（未绘示）而形成。举例而言，空隙可制造于如图5A的沟槽制作工艺中，或者在一些其他包括一个或多个制作工艺操作而使基板12暴露出来的时点，以用于核心块元件。举例而言，空隙可以经由遮罩（mask）与蚀刻制作工艺或者经由钻孔制作工艺（drillingprocess）而产生。接着，核心材料可例如是以单层或者是以可能具有不同层是由不同材料组成的多层材料沉积而成。以多段核心块元件，例如是绘示于图3A至图3D的核心块元件而言，这些区段可以形成图案，或者形成固状块之后以常见的技术而图案化。请参考图5M，从基板12上移除载具25而得到半导体变压器10。虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。