一种GaN基HEMT器件及其制作方法
【专利摘要】本发明公开了一种GaN基HEMT器件及其制作方法，器件中衬底、GaN缓冲层与势垒层由下至上设置，第一钝化层在势垒层上，其包括左半钝化层和右半钝化层，分别位于源极与栅极之间、栅极与漏极之间;第二钝化层在第一钝化层上；第一钝化层为增加势垒层张应力的钝化层，第二钝化层为增强势垒层压应力的钝化层。制作方法包括：外延结构生长，形成衬底、GaN缓冲层、势垒层；在势垒层上进行钝化层淀积；将栅极下方的钝化层刻蚀，形成包括左半钝化层以及右半钝化层的第一钝化层；在第一钝化层上进行第二钝化层淀积；定义并淀积栅极。本发明采用双钝化层工艺，栅极下方GaN缓冲层区域二维电子气浓度先增加，再耗尽，避免栅压偏置前栅极下方GaN缓冲层存在二维电子气。
【专利说明】一种GaN基HEMT器件及其制作方法
【技术领域】
[0001]本发明涉及半导体器件领域，特别涉及一种GaN基HEMT器件及其制作方法。
【背景技术】
[0002]GaN 基 HEMT (High Electron Mobility Transistor 高电子迁移率晶体管)器件是一种应用于微波射频器件的半导体电子器件，其中GaN作为第三代宽禁带半导体材料，具有禁带宽度大(3.4eV)、击穿电压高(3.3MV/cm)、饱和电子速度大等优异性能，从而使得GaN基HEMT器件能够满足系统高频、高效、大功率的需求，进而在微波射频器件方面有着巨大的应用前景。
[0003]目前的GaN基HEMT器件基本上都是耗尽型，即其阈值电压为负。耗尽型GaN基HEMT器件的外延结构从下至上顺次为衬底、GaN缓冲层、势垒层，其中，衬底为GaN缓冲层的生长基底；GaN缓冲层处于弛豫状态，即晶格常数保持不变；势垒层生长在GaN缓冲层上，栅极、源极和漏极设置在势垒层上，势垒层与GaN缓冲层保持共格生长，但是名义晶格常数小于GaN缓冲层。由于势垒层的晶格常数小于GaN缓冲层，所以在势垒层生长完毕后会受到来自GaN缓冲层对其产生的张应力作用，从而使得势垒层产生压电极化效应，在GaN缓冲层中感生出二维电子气，即在势垒层生长完成后，未加栅压偏置前，二维电子气就已经存在于GaN缓冲层中。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]由于在势垒层生长完成后，即未加栅压偏置前，二维电子气就已经存在于GaN缓冲层中，导致耗尽型GaN基HEMT器件在电路中需要进行负压控制，且需严格遵守上下电时序，即上电顺序为先上栅压，后上漏压，下电顺序与之相反，从而需要在整个应用系统的设计中需要增加时序保护电路，导致整个应用系统设计的复杂度增加，成本增加，而且使得应用系统的可靠性降低。
【发明内容】
[0006]为了解决现有技术系统设计复杂、成本高、可靠性低的问题，本发明实施例提供了一种GaN基HEMT器件及其制作方法。所述技术方案如下:
[0007]第一方面，提供了一种GaN基HEMT器件，所述GaN基HEMT器件包括:衬底、GaN缓冲层、势垒层、第一钝化层、第二钝化层、栅极、源极和漏极，所述衬底、所述GaN缓冲层与所述势垒层由下至上依次设置；
[0008]所述第一钝化层设置在所述势垒层上，所述第一钝化层包括左半钝化层和右半钝化层，所述左半钝化层位于所述源极与所述栅极之间，所述右半钝化层位于所述栅极与所述漏极之间；
[0009]所述第二钝化层设置在所述第一钝化层上；
[0010]其中，所述第一钝化层为增加所述势垒层张应力的钝化层，所述第二钝化层为增强所述势垒层压应力的钝化层。[0011]在第一方面的第一种可能的实现方式中，所述势垒层厚度为3-5nm。
[0012]结合第一方面的第一种可能实现方式，在第一方面第二种可能的实现方式中，所述第一钝化层与所述第二钝化层分别采用压应力的SiN薄膜、张应力的SiN薄膜。
[0013]结合第一方面、第一方面的第一种可能实现方式或第一方面的第二种可能实现方式，在第一方面第三种可能的实现方式中，所述GaN基HEMT器件还包括GaN帽层，所述GaN帽层设置在所述第一钝化层与所述势垒层之间。
[0014]结合第一方面的第三种可能实现方式，在第一方面第四种可能的实现方式中，所述GaN基HEMT器件还包括AlN插入层，所述AlN插入层设置在所述势垒层与所述GaN缓冲层之间。
[0015]结合第一方面的第四种可能实现方式，在第一方面第五种可能的实现方式中，所述GaN基HEMT器件还包括AlN成核层，所述AlN成核层设置在所述衬底与所述GaN缓冲层之间。
[0016]第二方面，提供了一种GaN基HEMT器件制作方法，所述制作方法具体包括:
[0017]步骤1，外延结构生长，形成衬底、GaN缓冲层、势垒层；
[0018]步骤2，在所述势垒层上进行钝化层淀积；
[0019]步骤3，将栅极下方的钝化层刻蚀，以形成包括所述左半钝化层以及所述右半钝化层的所述第一钝化层；
[0020]步骤4，在所述第一钝化层上进行第二钝化层淀积；
[0021]步骤5，定义并淀积`所述栅极。
[0022]结合第二方面，在第二方面第一种可能的实现方式中，所述外延结构由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、势垒层与GaN帽层。
[0023]结合第二方面的第一种可能实现方式，在第二方面第二种可能的实现方式中，所述势垒层厚度为3-5nm。
[0024]结合第二方面的第二种可能实现方式，在第二方面第三种可能的实现方式中，所述第一钝化层采用增加所述势垒层张应力的钝化层，所述第二钝化层采用增强所述势垒层压应力的钝化层。
[0025]本发明实施例提供的技术方案带来的有益效果是:
[0026]本发明实施例提供的GaN基HEMT器件及其制作方法中，通过在势垒层上采用双钝化层工艺，即采用增加势垒层张应力的第一钝化层，使第一钝化层对GaN缓冲层有更大的张应力作用，从而增加此区域的二维电子气浓度，并且将栅极下方区域的第一钝化层刻蚀尽，从而使栅极下方的GaN缓冲层中的二维电子气浓度恢复到之前的低浓度水平，然后进行第二钝化层淀积，从而耗尽栅极下方GaN缓冲层中的二维电子气，从而避免了栅压偏置前栅极下方GaN缓冲层中就存在二维电子气，进而使得在电路中进行正压控制，无需严格遵守上下电时序要求，避免在应用系统设计时增加时序保护电路，从而简化了整个应用系统的结构，降低了应用系统设计的成本，同时在一定程度上保证了应用系统的可靠性?’另外，第二钝化层作为栅介质还起到了防止栅漏电的作用，保证了本发明在应用系统中应用时的稳定性。
【专利附图】
【附图说明】[0027]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本发明实施例提供的增强型GaN基HEMT器件的结构示意图；
[0029]图2是本发明又一实施例提供的增强型GaN基HEMT器件制作方法的流程图。
[0030]其中:I衬底，
[0031]2GaN 缓冲层，
[0032]3势垒层，
[0033]4 漏极，
[0034]5 栅极，
[0035]6 源极，
[0036]7第一钝化层，
[0037]8第二钝化层，
[0038]9GaN 帽层，
[0039]10A1N 插入层，
[0040]I IAlN 成核层。
【具体实施方式】
[0041]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0042]实施例一
[0043]如图1所示，本发明实施例提供的一种GaN基HEMT器件，所述GaN基HEMT器件包括:衬底l、GaN缓冲层2、势垒层3、第一钝化层7、第二钝化层8、栅极5、源极6和漏极4，所述衬底1、所述GaN缓冲层2与所述势垒层3由下至上依次设置；
[0044]所述第一钝化层7设置在所述势垒层3上，所述第一钝化层7包括左半钝化层71和右半钝化层72，所述左半钝化层71位于所述源极6与所述栅极5之间，所述右半钝化层72位于所述栅极5与所述漏极4之间；
[0045]所述第二钝化层8设置在所述第一钝化层7上，所述第二钝化层8两侧设置在所述第一钝化层7上，第二钝化层8的中间部分则设置在栅极5与势垒层3之间；
[0046]其中，所述第一钝化层7采用增加所述势垒层3张应力的钝化层，所述第二钝化层8采用增强所述势垒层3压应力的钝化层。
[0047]其中，HEMT(HighElectron Mobility Transistor 高电子迁移率晶体管)器件是一种应用于微波射频器件的半导体电子器件，GaN作为第三代宽禁带半导体材料，具有禁带宽度大(3.4eV)、击穿电压高(3.3MV/cm)、饱和电子速度大等优异性能，从而使得GaN基HEMT器件能够满足系统高频、高效、大功率的需求；衬底I 一般选用SiC材料，势垒层3则采用AlGaN或者InAlN薄势垒层3，以便使得GaN缓冲层2中的二维电子气浓度很低；而栅极5、源极6、漏极4可以认为是在一个平面，为了减小场强的影响，通常栅极5更靠近源极6而远离漏极4 ;第一钝化层7覆盖的是access区，也就是源极6与栅极5之间、栅极5与漏极4之间的区域，而栅极5下方则没有，第二钝化作为栅介质，其覆盖的区域是栅极5下方的区域，即为栅极5与势垒层3之间的区域。
[0048]本发明实施例提供的GaN基HEMT器件中，通过在势垒层3上淀积双钝化层工艺，即分别采用增加势垒层3张应力的第一钝化层7和增强势垒层3压应力的第二钝化层8，使第一钝化层7对GaN缓冲层2有更大的张应力作用，从而增加此区域的二维电子气浓度，并且将栅极5下方区域的第一钝化层7刻蚀尽，即将栅极5下方的第一钝化层7挖空，从而使栅极5下方的GaN缓冲层2中的二维电子气浓度恢复到之前的低浓度水平，然后进行第二钝化层8淀积，第二钝化层8可增强势垒层3的压应力，即为对GaN缓冲层2从张应力转变至压应力，减小极化电场甚至反转极化电场的方向，使得第二钝化层能够耗尽栅极5下方GaN缓冲层2中的二维电子气，从而避免了栅压偏置前栅极5下方GaN缓冲层2中就存在二维电子气，进而使得在电路中进行正压控制，无需严格遵守上下电时序要求，避免在应用系统设计时增加时序保护电路，从而简化了整个应用系统的结构，降低了应用系统设计的成本，同时在一定程度上保证了应用系统的可靠性；另外，第二钝化层作为栅介质还起到了防止栅漏电的作用，保证了本发明在应用系统中应用时的稳定性。
[0049]如图1所示,进一步地,所述势鱼层3厚度为3_5nm。将势鱼层3做得较薄,相比常规的20?30nm势垒层3，使用6?8nm的势垒层3厚度，或者直接做到3_5nm，低的势垒层3厚度使得外延结构本身感生的二维电子气浓度很低，可低至e+12量级之下，同时使得受到上方钝化层应力调制的作用更强。
[0050]如图1所示，进一步地，所述第一钝化层7与所述第二钝化层8分别采用压应力的SiN薄膜、张应力的SiN薄膜。
[0051]其中，第一钝化层7的目的是为了增加二维电子气的浓度，使用压应力的SiN薄膜，在SiN薄膜下方的AlGaN势垒层3产生一个张应力，从而使得AlGaN势垒层3的压电极化强度增强，提高二维电子气的浓度。其工艺条件是，设备=PECVD (Plasma EnhancedChemical Vapor Deposition等离子体增强化学汽相沉积);气体:(2%SiH4/N2)为200sccm,NH3为2sccm，He为200sccm，压强为600mT，温度为250°C，功率为22W ;将栅极5下方区域刻蚀后进行第二钝化层8淀积，同时也作为栅介质，目的是为了减小栅极5下方区域的二维电子气浓度，使用张应力的SiN薄膜，在栅极5下方的AlGaN势垒层3产生一个压应力，从而使得栅下AlGaN层的压电极化强度减小，减小栅下二维电子气的浓度。这样在栅极5下方区域的二维电子气耗尽，实现了增强型器件。工艺条件是，设备:PECVD，气体:(2%SiH4/N2)为 200sccm, NH3 为 2sccm, He 为 80sccm，压强为 700mT，温度为 280°C，功率为 22W。
[0052]如图1所示，作为优选，所述GaN基HEMT器件还包括GaN帽层9，所述GaN帽层9设置在所述第一钝化层7与所述势垒层3之间。GaN帽层9起抑制GaN器件电流崩塌效应作用，GaN帽层9本身非常薄，约几个nm，将使得其下面承受更大的张应力，由于GaN压电极化效应，使得势垒层3的表面势发生变化，二维电子气浓度增加。
[0053]如图1所示,作为优选,所述GaN基HEMT器件还包括AlN插入层10,所述AlN插入层10设置在所述势垒层3与所述GaN缓冲层2之间。AlN插入层10除了应力缓冲的作用，即起到缓和势垒层3与GaN缓冲层2之间晶格失配的作用，最主要的就是AlN的禁带宽度更大，增强GaN的极化效应，可增加二维电子气的浓度。
[0054]如图1所示,作为优选,所述GaN基HEMT器件还包括AlN成核层11,所述AlN成核层11设置在所述衬底I与所述GaN缓冲层2之间。AlN成核层11起到改善材料间晶格失配带来的应力作用。
[0055]本发明的优点还在于:外延结构简单，与原HEMT工艺兼容，不增加新的工艺掩膜版；采用无外延后高损伤刻蚀工艺，保证了较高的二维电子气的迁移率；无氟处理等其他杂质引入的工艺，提高了器件稳定性；在实现增强型器件的同时，由于栅绝缘层，即第二钝化层8的引入也缩小了器件的栅漏电；如果GaN HEMT能实现增强型设计，那么系统只需一路正电源代替正负两路的电源供应，省去了时序保护电路部分，降低了应用系统的设计难度和应用系统的成本；增强型器件的电路设计也使得在应用系统发生故障时，保持器件处于夹断状态，降低应用系统的整体电流，确保系统的安全。
[0056]实施例二
[0057]如图2所示，本发明实施例提供的一种GaN基HEMT器件制作方法，所述制作方法具体包括:
[0058]S101，外延结构生长，形成衬底、GaN缓冲层、势垒层；同时完成器件隔离刻蚀，欧姆接触金属淀积。
[0059]S102，在所述势垒层上进行钝化层淀积；即在所述外延结构的势垒层上进行第一钝化层淀积；第一钝化层的淀积，使得第一钝化层作用下的势垒层受到更大的张应力，同时势垒层表面电势发生变化，导致GaN缓冲层种二维电子气密度升高。GaN基材料由于材料特性，表面存在较多悬挂键，形成缺陷能级，影响表面势，而表面势可以对二维电子气有较强的调制作用，所以在第一钝化层是钝化表面的悬挂件后，消除这些悬挂键的影响，改变了表面势的大小，第一钝化层的调制二维电子气的机理，一是改变了势垒层的应力，使得势垒层的晶格常数发生变化，加大压电极化效应，进而增加二维电子气；二是使表面势变大，从而增加二维电子气。
[0060]S103，将栅极下方的钝化层刻蚀，以形成包括所述左半钝化层以及所述右半钝化层的所述第一钝化层；将栅极下方区域的钝化层刻蚀，使该钝化层分为左半钝化层和右半钝化层，其中，左半钝化层位于源极与栅极之间，而右半钝化层位于栅极与漏极之间，从而使得栅极下方二维电子气的浓度恢复到为淀积第一钝化层时的水平，二维电子气浓度较低，仅仅刻蚀栅极下方区域，使得栅极下方的区域浓度发生变化，因为栅极下方区域已无作用在势垒层的第一钝化层。
[0061]S104，在所述第一钝化层上进行第二钝化层淀积；第二钝化层淀积，即栅介质生长，调制应力使得栅极下方二维电子气浓度进一步降低至完全耗尽。第二钝化层选用与第一钝化层不同的生长工艺、配方，或者材料都不同的钝化材料，目的是降低在第二钝化层下方对AlGaN的张应力，使得栅极下方二维电子气到达耗尽的目的，从而实现增强型器件。
[0062]S105,定义并淀积所述栅极。对栅极进行定义就是通过光罩(photo mask)确定栅极生长区域和图形，一般采用PECVD，这个步骤就是要制作肖特基栅极。
[0063]进一步地，所述外延结构由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、势垒层与GaN帽层。
[0064]进一步地，所述势鱼层厚度为3-5nm。将势鱼层做得较薄,相比常规的20?30nm势垒层，使用6?8nm的势垒层厚度，或者直接做到3_5nm，低的势垒层厚度使得外延结构本身感生的二维电子气浓度很低，可低至e+12量级之下，同时使得受到上方钝化层应力调制的作用更强。
[0065]作为优选，所述第一钝化层采用增加所述势垒层张应力的钝化层，所述第二钝化层采用增强所述势垒层压应力的钝化层。
[0066]本发明实施例提供的GaN基HEMT器件制作方法中，通过在势垒层上淀积双钝化层工艺，即分别采用增加势垒层张应力的第一钝化层和增强势垒层压应力的第二钝化层，使第一钝化层对GaN缓冲层有更大的张应力作用，从而增加此区域的二维电子气浓度，并且将栅极下方区域的第一钝化层刻蚀尽，即将栅极下方的第一钝化层挖空，从而使栅极下方的GaN缓冲层中的二维电子气浓度恢复到之前的低浓度水平，然后进行第二钝化层淀积，第二钝化层可增强势垒层的压应力，即为对GaN缓冲层从张应力转变至压应力，减小极化电场甚至反转极化电场的方向，使得第二钝化层能够耗尽栅极下方GaN缓冲层中的二维电子气，从而避免了栅压偏置前栅极下方GaN缓冲层中就存在二维电子气，进而使得在电路中进行正压控制，无需严格遵守上下电时序要求，避免在应用系统设计时增加时序保护电路，从而简化了整个应用系统的结构，降低了应用系统设计的成本，同时在一定程度上保证了应用系统的可靠性；另外，第二钝化层作为栅介质还起到了防止栅漏电的作用，保证了本发明的GaN基HEMT器件在应用系统中应用时的稳定性。
[0067]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种GaN基HEMT器件，其特征在于，所述GaN基HEMT器件包括:衬底、GaN缓冲层、势垒层、第一钝化层、第二钝化层、栅极、源极和漏极，所述衬底、所述GaN缓冲层与所述势垒层由下至上依次设置； 所述第一钝化层设置在所述势垒层上，所述第一钝化层包括左半钝化层和右半钝化层，所述左半钝化层位于所述源极与所述栅极之间，所述右半钝化层位于所述栅极与所述漏极之间； 所述第二钝化层设置在所述第一钝化层上； 其中，所述第一钝化层为增加所述势垒层张应力的钝化层，所述第二钝化层为增强所述势垒层压应力的钝化层。
2.根据权利要求1所述的GaN基HEMT器件，其特征在于，所述势垒层厚度为3_5nm。
3.根据权利要求2所述的GaN基HEMT器件，其特征在于，所述第一钝化层与所述第二钝化层分别采用压应力的SiN薄膜、张应力的SiN薄膜。
4.根据权利要求1-3任一项所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件还包括GaN帽层，所述GaN帽层设置在所述第一钝化层与所述势垒层之间。
5.根据权利要求4所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件还包括AlN插入层，所述AlN插入层设置在所述势垒层与所述GaN缓冲层之间。
6.根据权利要求5所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件还包括AlN成核层，所述AlN成核层设置在所述衬底与所述GaN缓冲层之间。
7.基于权利要求1-6的一种GaN基HEMT器件制作方法，其特征在于，所述制作方法具体包括: 步骤1，外延结构生长，形成衬底、GaN缓冲层、势垒层； 步骤2，在所述势垒层上进行钝化层淀积； 步骤3，将栅极下方的钝化层刻蚀，以形成包括所述左半钝化层以及所述右半钝化层的所述第一钝化层； 步骤4，在所述第一钝化层上进行第二钝化层淀积； 步骤5，定义并淀积所述栅极。
8.根据权利要求7所述的制作方法，其特征在于，所述外延结构由下至上依次包括所述衬底、AlN成核层、所述GaN缓冲层、AlN插入层、所述势垒层与GaN帽层。
9.根据权利要求8所述的制作方法，其特征在于，所述势垒层厚度为3-5nm。
10.根据权利要求9所述的制作方法，其特征在于，所述第一钝化层采用增加所述势垒层张应力的钝化层，所述第二钝化层采用增强所述势垒层压应力的钝化层。
【文档编号】H01L29/423GK103489911SQ201310405073
【公开日】2014年1月1日 申请日期:2013年9月6日 优先权日:2013年9月6日
【发明者】张正海, 张宗民 申请人:华为技术有限公司