一种超低比导通电阻的横向高压器件的制作方法
【专利摘要】本发明涉及半导体功率器件【技术领域】，涉及一种超低比导通电阻的横向高压器件。本发明的超低比导通电阻的横向高压器件在N型漂移区中引入了高浓度的N型掺杂条为开态电流提供低阻通道，在介质槽中引入体场板辅助耗尽N型漂移区和N型掺杂条，提高器件的击穿电压。本发明的有益效果为，具有导通电阻低、耐压高和版图面积小的优点，同时还降低了工艺难度和成本。本发明尤其适用于超低比导通电阻的横向高压器件。
【专利说明】一种超低比导通电阻的横向高压器件
【技术领域】
[0001]本发明涉及半导体功率器件【技术领域】，涉及一种超低比导通电阻的横向高压器件。
【背景技术】
[0002]横向高压功率器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压功率器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。这一矛盾关系限制了横向高压器件在高压功率集成电路中的引用，尤其是在要求低导通损耗和笑芯片面积的电路中。为了解决这对矛盾，在获得高耐压的同时，降低器件的比导通电阻，人们提出了了在漂移区中引入氧化槽，来承担器件的大部分耐压。由于二氧化硅的介电系数低，所以同样耐压下，只需要较短的漂移区长度，进而大大地降低整个芯片的面积。但传统氧化槽结构的横向高压器件，其比导通电阻仍然较大，无法进一步缓解比导通电阻和击穿电压的矛盾关系。
【发明内容】
[0003]本发明所要解决的，就是针对上述传统横向高压功率器件存在的问题，提出一种超低比导通电阻的横向高压器件。
[0004]本发明解决上述技术问题所采用的技术方案是:种超低比导通电阻的横向高压器件，包括P型衬底I上和设置在P型衬底I上端面的N型漂移区31，所述N型漂移区31中设置有元胞结构和终端结构，所述元胞结构包括P型体区41，所述P型体区41中包括相互独立的第一 N型重掺杂区32和第一 P型重掺杂区42，所述P型体区41上端面设置有源极金属52和栅氧化层21，所述源极金属52和栅氧化层21之间通过介质层22隔离，所述栅氧化层21上端面设置有多晶硅栅电极51 ;所述终端结构包括介质槽2和第二 N型重掺杂区33，所述介质槽2分别与元胞结构和第二 N型重掺杂区33连接，所述第二 N型重掺杂区33上端面设置有漏极金属53，所述漏极金属53和栅氧化层21之间通过介质层22隔离，其特征在于，所述元胞结构还包括第一 N型掺杂条34，所述第一 N型掺杂条34与介质槽2的侧面和栅氧化层21的底部连接，所述终端结构还包括体场板54，所述多晶硅栅电极51和栅氧化层21延伸到介质槽2上端面，所述体场板54与多晶硅栅电极51和栅氧化层21相切后深入介质槽2。
[0005]本发明总的技术方案，元胞结构的N型漂移区31中引入第一 N型掺杂条34，构成高低结结构，为开路电流提供低阻通路，从而降低高压器件导通电阻，另一方面，在介质槽中引入体场板54，辅助耗尽重掺杂的N型掺杂条，提高器件的击穿电压；再一方面，高浓度的N型掺杂条和N型漂移区构成突变结产生的额外电场，增强了介质槽电场，从而提高器件耐压。
[0006]具体的，所述终端结构还包括第二 N型掺杂条35，所述第二 N型掺杂条35分别与介质槽2的下端面和第一 N型掺杂条34连接。
[0007]本方案提供了一种更优的方案，在终端结构中引入第二 N型掺杂条35，优化器件体内电场，增强介质槽电场，从而提高器件耐压。
[0008]具体的，所述终端结构还包括第三N型掺杂条36，所述第三N型掺杂条36分别与介质槽2的侧面、第二 N型重掺杂区33的下端面和第二 N型掺杂条35连接。
[0009]本发明的有益效果为，具有导通电阻低、耐压高和版图面积小的优点，同时还降低了工艺难度和成本。
【专利附图】
【附图说明】
[0010]图1是传统横向高压功率器件结构剖面示意图；
[0011]图2是本发明的平面栅超低比导通电阻的横向高压器件结构剖面图；
[0012]图3是传统横向高压功率器件的耐压原理图；
[0013]图4是本发明的超低比导通电阻的横向高压器件的耐压原理图；
[0014]图5是本发明的平面栅超低比导通电阻的横向高压器件结构剖面图，其中第二 N型掺杂条35直接集成在P型衬底I上；
[0015]图6是本发明提供的平面栅超低比导通电阻的横向高压器件结构剖面图，其中高压器件不包含N型漂移区31 ；
[0016]图7是本发明的浅槽栅结构的槽栅超低比导通电阻的横向高压器件结构剖面图；
[0017]图8是本发明的中等槽栅结构的槽栅超低比导通电阻的横向高压器件结构剖面图；
[0018]图9是本发明的深槽栅结构的槽栅超低比导通电阻的横向高压器件结构剖面图；
[0019]图10是本发明的另一种槽栅超低比导通电阻的横向高压器件结构剖面图，其中，多晶娃栅51位于介质槽2中；
[0020]图11是本发明提供的一种新型的横向IGBT器件结构剖面图，其中，第二 N型重掺杂区33用第二 P型重掺杂区44代替；
[0021]图12是本发明提供的超低比导通电阻的横向高压器件结构剖面图，其中，器件集成在SOI衬底3上；
[0022]图13是本发明提供的超低比导通电阻的横向高压器件结构剖面图，器件集成了多个元胞结构61，共用同一个终端结构62 ；
[0023]图14是传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件击穿时电势分布图；
[0024]图15是传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件击穿时，器件的表面和体内的横向电场分布图；
[0025]图16是传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件击穿时，器件的高压器件绕介质槽的电场分布。
【具体实施方式】
[0026]下面结合附图和实施例，详细描述本发明的技术方案:
[0027]本发明的主要技术方案，是通过在N型漂移区31中引入N型掺杂条34?36，优化器件导通电阻和击穿电压，同时采用介质槽2耐压，可以减小版图面积，降低制造成本，在介质槽中弓I入体场板54辅助耗尽N型掺杂条，可以进一步提高器件击穿电压。采用本发明可获得各种性能优良的横向高压功率半导体器件，具有高速、高集成度、低导通损耗的特点。
[0028]如图2所示，本发明的超低比导通电阻的横向高压器件半导体器件的元胞结构61，包括N型漂移区31、第一 N型重掺杂区32、P型体区41、第一 P型重掺杂区42、第一 N型掺杂条34 ;第一 N型重掺杂区32和第一 P型重掺杂区42并排位于器件表面、被P型体区41包围；第一 N型掺杂条34位于P型体区41右侧，P型体区41和第一 N型掺杂条34被N型漂移区31包围；栅氧化层21的上面是多晶硅栅电极51，第一 P型重掺杂区42和第一 N型重掺杂区32上面是源极金属52，多晶硅栅电极51和源极金属52之间通过介质层22相互隔离。所述超低比导通电阻的横向高压器件的终端结构62，包括N型漂移区31、第二 N型掺杂条35、第三N型掺杂条36、第二 N型重掺杂区33、体场板54和介质槽2 ;第一 N型掺杂条34的右侧是介质槽2，介质槽2的右侧是第三N型掺杂条36，介质槽2的下方是第二 N型掺杂条35 ;第三N型掺杂条36的上方是第二 N型重掺杂区33，第二 N型重掺杂区33位于N型漂移区31的表面；第二 N型掺杂条35、第三N型掺杂条36和介质槽2被N型漂移区31包围，N型漂移区31直接和P型衬底I接触；体场板54位于介质槽2中，并与多晶硅栅电极51相连；漏极金属53位于第二 N型重掺杂区33上面,漏极金属53和源极金属52之间通过介质层22相互隔离。
[0029]所述超低比导通电阻的横向高压器件集成在P型衬底I上，包括元胞结构61和终端结构62。在N型漂移区31中引入第一 N型掺杂条34、第二 N型掺杂条35和第三N型掺杂条36开态时为电流提供低阻通道，降低器件的比导通电阻。在N型漂移区31中引入介质槽2承受器件横向耐压,介质槽被N型掺杂条34?36包围,体场板54位于介质槽中，辅助耗尽N型掺杂条34?36，进一步提高器件的击穿电压。引入的第一 N型掺杂条34、第三N型掺杂条36与N型漂移区31形成N+N结，器件耐压时，第一 N型掺杂条34和第二 N型掺杂条36在漂移区中引入两个新的电场尖峰，增强介质槽电场，从而提高器件的击穿电压。器件的横向耐压主要由终端结构62决定，终端结构包括介质槽2、体场板54、N型漂移区31、第二 N型掺杂条35、第三N型掺杂条36和第二 N型重掺杂区33，采用介质槽2耐压可以减小版图面积，降低工艺成本。所述的横向高压器件可以采用平面栅、槽栅或V型栅等结构，应用灵活，其中选择槽栅结构的元胞可以做的更小，因为槽栅的沟道是纵向，沟道长度由P型体区41的结深决定，而平面栅的沟道长度由P型体区41的长度决定。器件可集成单个或多个元胞结构61，多个元胞可以共用同一个终端结构62，进一步减小版图面积，降低工艺成本。
[0030]本发明的工作原理为:
[0031]本发明的超低比导通电阻的横向高压器件可采用平面栅、槽栅或V型栅等结构，这些结构的工作原理相似，如图2所示，超低比导通电阻的横向高压器件集成在P型衬底I上，包括包括N型漂移区31、P型体区41、第一 N型重掺杂区32、第一 P型重掺杂区42、第
一N型掺杂条34、第二 N型掺杂条35、第三N型掺杂条36、第二 N型重掺杂区33、体场板54和介质槽2。所述的横向高压器件可集成单个或多个元胞结构61，多个元胞结构可共用同一个终端结构62，从而大大减小版图面积。所述高压器件的横向耐压主要由终端结构62决定，介质槽2是终端结构的主要组成部分，也是器件耐压的主要部分。工作原理如图3 (b)所示，当器件耐压时，N型漂移区31和P型体区41构成的PN结冶金结面开始耗尽，随着漏电压增加，耗尽区向N型漂移区31扩展，使得N型漂移区31与P型体区41所构成的PN结冶金结面出现电场峰值。N型漂移区31中引入了第一 N型掺杂条34、第二 N型掺杂条35和第三N型掺杂条36，N型掺杂条34?36的浓度较高和N型漂移区31构成高低结，器件耐压时，耗尽的N型掺杂条剩下大量正的电离施主电荷，调制器件体内的电场分布，避免源端和漏端电场线过度集中，并在第一 N型掺杂条34、第三N型掺杂条36和介质槽2界面处弓I入两个新的电场尖峰，增强介质槽电场，从而提高器件击穿电压。在介质槽2中引入体场板54，器件耐压时，体场板接低电位，辅助耗尽N型掺杂条34?36，从而增加了 N型掺杂条34?36的浓度。开态时，高浓度的N型掺杂条34?36为器件提供了低阻的电流通道，大大地降低了器件的比导通电阻。所述器件终端结构62位于元胞结构61右侧，主要包括N型漂移区31、第二 N型掺杂条35、第三N型掺杂条36、第二 N型重掺杂区33和介质槽2。采用介质槽2耐压可以进一步减小器件版图面积，降低工艺成本。
[0032]本发明提供的超低比导通电阻的横向高压器件包括元胞结构61和终端结构62，其中，元胞结构61的N型漂移区31引入第一 N型掺杂条34，构成高低结结构，提高耐压的同时降低器件的比导通电阻，从而缓解耐压和比导通电阻的矛盾关系。传统横向功率MOS器件实现高的击穿电压时，要求其用于承受耐压的N型漂移区具有长的尺寸和低的掺杂浓度，这使得器件的面积和导通电阻大大增加，增加了工艺成本，从而限制横向高压功率器件的应用。本发明提供的终端结构主要包括N型漂移区31、介质槽2、第二 N型重掺杂区33、第二 N型掺杂条35和第三N型掺杂条36，介质槽2承受耐压，需要的面积较小，从而减小器件的版图面积。介质槽2左侧的P型掺杂条43辅助耗尽N型漂移区31，优化器件纵向电场。介质槽2中引入体场板54，辅助耗尽N型掺杂条和N型漂移区，关态时，耗尽的N型掺杂条在介质槽2的外侧引入大量正的电离施主电荷，调制漂移区电场的分布，避免源漏端电场线过度集中在介质槽2和N型掺杂条的接触界面，防止器件提前发生击穿。第一 N型掺杂条34和第二 N型掺杂条36引入了两个新的电场尖峰，优化器件体内电场，增强介质槽电场，
[0033]从而提高器件耐压。体场板54的引入辅助耗尽N型漂移区和N型掺杂条，因此本发明结构的N型掺杂条浓度较高，开态时为电流提供低阻通道，大大降低器件的比导通电阻，从而缓解了耐压和比导通电阻之间的矛盾关系。所述横向高压器件可以采用平面栅、槽栅或者V型栅等结构，同时，可集成单个或多个元胞结构61，多个并联的元胞61可共用同一个终端结构62，因此极大地减小器件版图面积，降低工艺成本。横向高压器件的第二N型重掺杂区33用第二 P型重掺杂区44代替，可以获得高耐压和低导通电阻的横向IGBT器件。
[0034]图3和图4是传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件的耐压原理图，其中，图3是传统横向高压器件的耐压原理图，其对应的传统器件结构如图1所示，包括N型漂移区31、第一 N型重掺杂区32、第二 N型重掺杂33、P型体区41、第一 P型重掺杂区42和介质槽2 ;栅氧化层21上面是多晶硅栅电极51，介质槽2位于N型漂移区31中，N型漂移区2与P型衬底I相连，多晶硅栅电极51、源极金属52和漏极金属53之间通过介质层22相互隔离。当器件耐压时，N型漂移区31耗尽，剩下大量正的电离施主电荷，而只有P型体区41和第一 P型重掺杂区42耗尽时，剩下负的电离受主杂质，使得介质槽2内的电场线，从第二 N型重掺杂区33穿过介质槽2指向P型体区41和第一 P型重掺杂区42，如图3所示，在源端A点和漏端B点处电场线过度集中，导致器件提前击穿，器件耐压大大降低。
[0035]图4是本发明提供的超低比导通电阻的横向高压器件的耐压原理图，与图3不同的是，本发明在介质槽2的三侧引入了第一 N型掺杂条34、第二 N型掺杂条35和第三N型掺杂条36，同时在介质槽2中引入体场板54，体场板54的引入增加了 N型掺杂条的浓度，为开态电流提供超低导通电阻通道。第一 N型掺杂条34、第三N型掺杂条36和N型漂移区31构成高低结结构，关态时，在N型掺杂条和介质槽2的界面处引入两个新的电场尖峰，提高体硅电场，从而使得介质槽电场增强，器件耐压增大。耗尽的N型掺杂条在介质槽两侧引入大量正的电离施主电荷，介质槽2内的体场板54辅助耗尽N型掺杂条，同时体场板接低电位，相当于在介质槽内引入了大量的负电荷，当漏电极加压时，介质槽内的电场从介质槽内侧指向体场板，体场板右侧的电场基本上平行指向体场板54，电场分布较为密集而均匀，左侧的电场则以倾斜角度指向体场板，分布较为稀疏，且从表面到体内，电场越来越大。由图可见，第一 N型掺杂条34、第三N型掺杂条36和体场板54的引入调制了介质槽的电场线在源端和漏端的分布，避免电场线的过度集中，防止器件提前在A或B点击穿，从而提高器件的击穿电压。比较图3和图4可见，本发明提供的高压器件的介质槽电场线分布均匀，不会在源端和漏端过度集中，这使得器件体内电场增强，电场与横坐标围城的面积大大增加，即器件的击穿电压大大提高。
[0036]如图5所示，为本发明提供的另一种平面栅超低比导通电阻的横向高压器件结构剖面图。器件集成在P型衬底I上，包括N型漂移区31、第一 N型掺杂条34、第二 N型掺杂条35、第三N型掺杂条36、P型体区41、第一 P型重掺杂区42、第一 N型掺杂区32、第二 N型重掺杂区33、体场板54和介质槽2。如图所示，该结构中的第二 N型掺杂条35位于P型衬底I和介质槽2之间，而第一 N型掺杂条34和第三N型掺杂条36位于介质槽两侧、被N型漂移区31包围。该结构的工作原理与图2相似，开态时N型掺杂条为电流提供低阻通道，降低比导通电阻，关态时，体场板辅助耗尽N型掺杂条，调制电场分布，耗尽的N型掺杂条在介质槽两侧引入两个新的电场尖峰，提高器件的体内电场和介质槽电场，从而提高器件击穿电压。
[0037]如图6所示，为本发明提供的平面栅超低比导通电阻的横向高压器件结构剖面图。器件集成在P型衬底I上，包括第一 N型掺杂条34、第二 N型掺杂条35、第三N型掺杂条36、P型体区41、第一 P型重掺杂区42、第一 N型掺杂区32、第二 N型重掺杂区33、体场板54和介质槽2。如图所示，该结构中的第第一 N型掺杂条34、第二 N型掺杂条35和第三N型掺杂条36位于介质槽三侧、被P型衬底I包围。该结构的工作原理与图2相似，开态时N型掺杂条为电流提供低阻通道，降低比导通电阻，关态时，体场板辅助耗尽N型掺杂条，调制电场分布，耗尽的N型掺杂条在介质槽两侧引入两个新的电场尖峰，提高器件的体内电场和介质槽电场，从而提高器件击穿电压。
[0038]槽栅横向高压功率器件的耐压原理与平面栅高压功率器件相同，相比平面栅器件而言，槽栅器件的元胞结构61可以做的更小，从而减小版图面积，降低工艺成本。
[0039]图7-图9是本发明提供的槽栅超低比导通电阻的横向高压器件结构剖面图。器件集成在P型衬底I上，包括N型漂移区31、第一 N型掺杂条34、第二 N型掺杂条35、第三N型掺杂条36、P型体区41、第一 P型重掺杂区42、第一 N型掺杂区32、第二 N型重掺杂区33、体场板54和介质槽2 ；23是槽栅氧化层,多晶娃栅电极51、源极金属52和漏极金属53之间通过介质层22相互隔离。其中图7是浅槽栅结构；图8是中等槽栅结构；图9是深槽栅结构。浅槽栅器件耐压时，漂移区中的电场容易在槽氧化层23的尖角处过度集中，如图中C点，导致器件提前发生击穿。如图8中等槽栅结构是将一部分的多晶硅栅电极延伸至N型漂移区31中，中等槽栅器件与浅槽栅器件在结构上除了槽栅的深浅不同之外，没有其他的区别。与浅槽栅结构相比，中等槽栅结构有两个方面的优势:一方面，深槽栅和N型漂移区31构成MIS (Metal Insulator Semiconductor)电容,关态时，MIS电容使N型漂移区31和槽氧化层23界面处积累大量空穴，辅助耗尽N型漂移区，优化器件纵向电场；另一方面，开态时，MIS电容的作用，使N型漂移区31和槽氧化层23界面处积累大量电子，增加N型漂移区的浓度，为开态电流提供低阻通道，从而降低器件导通电阻。然而和浅槽栅结构一样，中等槽栅结构在耐压时，槽氧化层23处电场过度集中，将导致器件提前发生击穿。深槽栅结构耐压原理与中等槽栅结构相似，都利用了 MIS电容辅助耗尽原理。相比浅槽栅和中等槽栅结构，深槽栅器件还有另外两个方面的作用:第一，将多晶硅栅深入到P型衬底I中，可以避免槽氧化层23底部尖角处的电场过度集中(如图中E点)，从而防止器件提前击穿，大大提高器件的击穿电压；第二，深槽栅还可以起到器件之间的隔离作用。
[0040]如图10所示，是本发明提供的另一种槽栅超低比导通电阻的横向高压器件结构剖面图，其中，多晶硅栅51位于介质槽2中，介质槽2左侧作为槽氧化层23。与图7中槽栅结构相比，该结构可以进一步减小器件尺寸，多晶硅栅电极51和体场板54可以同时形成，也可以分步形成，其工作原理和上述图2的工作原理相似。
[0041]如图11所示，是本发明提供的一种新型的横向IGBT器件结构剖面图，集成在P型衬底I上，包括N型漂移区31、P型体区41、第一 N型重掺杂区32、第一 P型重掺杂区42、介质槽2、第一 N型掺杂条34、第二 N型掺杂条35、第三N型掺杂条36、体场板54和第二 P型重掺杂区44 ;第二 P型重掺杂区44的下面是第三N型掺杂条36，第三N型掺杂条36的左侧是介质槽2 ;栅氧化层21上面是多晶硅栅电极51，发射极金属55位于P型体区41上面，集电极金属56位于第二 P型重掺杂区44 ;多晶娃栅电极51、发射极金属55和集电极金属56之间通过介质层22相互隔离。采用本发明的结构，可将传统IGBT器件的集电极从器件底部横向引出，栅电极、发射极和集电极都在表面，使得器件易于和常规电路集成，同时采用终端结构62横向耐压，可以大大减小器件版图面积。
[0042]如图12所示，是本发明提供的超低比导通电阻的横向高压器件结构剖面图，其中，器件集成在SOI衬底3上。当漏电极53加高电位，源极和衬底接低电位时，埋氧化层3表面积累大量空穴，而下表面积累大量电子，这些电子空穴对产生的电场方向与N型漂移区31和衬底I的电场方向相同，从而增强埋氧化层3的电场。在同等耐压水平下，本发明提供的超低比导通电阻的横向高压器件的埋氧化层3可以做的很薄，从而降低器件的自加热效应，提闻器件性能。
[0043]如图13所示，是本发明提供的平面栅横向高压功率半导体器件结构剖面图，器件集成多个元胞结构61。元胞结构的N型漂移区31中引入第一 N型掺杂条34与N型漂移区31形成高低结结构。开态时，高浓度的第一 N型掺杂条34为电流提供电阻通道，极大的降低器件的比导通电阻，关态时，第一 N型掺杂条34与N型漂移区31形成的高低结在介质槽侧面引入一个新的电场尖峰，提高器件体内电场，从而增强介质槽2的电场，大大提高了器件的击穿电压。多个元胞结构共用一个终端结构62，大大减小器件版图面积，从而降低工艺成本。终端结构中引入第二 N型掺杂条35和第三N型掺杂条36，可以进一步缓解器件的耐压和导通电阻之间的矛盾关系。
[0044]实施例:
[0045]以的平面栅超低比导通电阻的横向高压器件为例，并通过和传统结构对比，对本发明作进一步详细说明。
[0046]如图6所示，本例的平面栅超低比导通电阻的横向高压器件包括元胞结构61和终端结62，其中，器件直接集成在P型衬底I上，在介质槽2外侧引入第一 N型掺杂条34、第
二N型掺杂条35和第三N型掺杂条36，在介质槽2体内中引入体场板54，介质槽和N型掺杂条34?36被P型衬底I包围。引入的N型掺杂条34?36和N型漂移区31构成高低结结构，在N型漂移区31中引入两个新的电场峰值，提高体硅电场，从而增强介质槽2的电场，使得器件的击穿电压大大提高。在介质槽2的外侧引入N型掺杂条34?36，耗尽的N型掺杂条34?36分别为N型漂移区提供大量正的电离施主电荷，优化介质槽内的电场分布，缓解漂移区电场在源端和漏端的过度集中，提高器件的击穿电压。开态时，N型掺杂条34?36为开态电流提供低阻通道，降低器件导通电阻。
[0047]图14采用二维器件仿真软件Medici给出了传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件击穿时，器件体内的电势分布图。如图14左边是传统横向高压器件击穿时的电势分布图，其中，N型漂移区浓度为1.lel5CnT3，P型衬底耗尽仅50微米，而且源端下方介质槽底部的N型漂移区不能完全耗尽。与本发明结构相比，传统横向高压器件的电势线在源极和漏极较密集，越往体内电势线分布越稀疏，导致器件容易在源极和漏极与介质槽2接触的界面处发生击穿，如图3中的A’点和B’点，因此器件耐压较低。如图14右边是本发明提供的横向高压器件击穿时的电势分布图，其中，P型衬底I的浓度为lel4Cm_3、厚度为121.5微米，介质槽2的宽度10微米、深度21微米，N型掺杂条34?36的浓度为2.4el6cnT3、厚度0.5微米，体场板的深度17微米。由图，电势线在源极下方分布类似纵向超结结构的电势分布，介质槽2下方的P型衬底耗尽将近74微米。器件的所有电势线都集中在体场板54右侧的介质槽中，其中一部分分绕过体场板到达源极，随着像表面靠近，体场板左侧介质槽内的电势线分布更稀疏，防止源端电场线的集中，避免了器件在源极提前击穿。而较少一部分的电势线延伸到漏电极下方，等势线分布线较为稀疏，避免了传统结构中电势线在漏电极集中，防止器件提前击穿。同时，相比而言，本发明结构的衬底辅助耗尽效应较为明显，器件具有更好的纵向耐压。
[0048]图15和图16分别是传统横向高压功率器件和本发明提供的超低比导通电阻的横向高压器件击穿时的电场分布情况，图中实心曲线是本发明结构的电场分布，空心曲线是传统横向高压器件的电场分布。如图15是高压器件的表面和体内横向电场分布。本发明结构只在体场板右侧的介质槽2中才有表面电场，左侧的介质槽和体硅中的表面电场几乎为0，可见本发明结构避免了电势线在源极和漏极过度集中，防止了器件提前击穿。相比传统结构，本发明结构的横向电场大大提高，这是因为在介质槽2中引入了体场板54辅助耗尽，从而增加了 N型掺杂条的浓度，高浓度的N型掺杂条引入两个新的电场尖峰增强介质槽电场，从而提高器件的耐压。图16是高压器件绕介质槽2的电场分布情况，如图可见，本发明结构中引入两个新的电场尖峰，使得电场与横坐标围城的面积增加，即器件的击穿电压大大提高。图14是通过MEDICI 二维器件仿真给出的两种器件击穿时的电势分布图，每两条等势线的电势差为20V，传统结构的耐压只有453V，其导通电阻将近201mQ ^m2，而本发明结构的耐压高达705V，但导通电阻仅有32mQ ? #_2，本发明结构打破了传统硅极限，在获得高的击穿电压的同时，大大降低了导通电阻。[0049]本发明提供的超低比导通电阻的横向高压器件在N型漂移区中引入了高浓度的N型掺杂条为开态电流提供低阻通道，在介质槽中引入体场板辅助耗尽N型漂移区和N型掺杂条，提高器件的击穿电压。关态时，耗尽的N型掺杂条在介质槽三侧剩下大量正的电离施主杂质，优化介质槽两侧的电场，避免器件提前在源极或漏极发生击穿，从而提高器件的击穿电压。N型掺杂条的引入，为开态电流提供低阻通道，大大降低了器件的导通电阻，同时，N型掺杂条增大了硅界面电场，使得介质槽电场增强，器件耐压进一步提高。器件可以采用平面栅、槽栅或V型栅等结构，还可以集成单个或多个元胞结构。本发明提供的横向高压器件，可以集成在P型衬底上，P型衬底进一步辅助耗尽N型漂移区，从而增加了 N型漂移区的浓度，一方面，优化器件纵向电场，进一步提高器件的击穿电压，另一方面降低了器件的导通电阻。本发明结构也可以集成在SOI衬底栅，本发明结构可以采用薄层埋氧化层，从而减小了 SOI器件的自热效应，同时获得高耐压和低的导通电阻，降低器件的成本。
【权利要求】
1.一种超低比导通电阻的横向高压器件，包括P型衬底(I)上和设置在P型衬底(I)上端面的N型漂移区(31)，所述N型漂移区(31)中设置有元胞结构(61)和终端结构(62 )，所述元胞结构(61)包括P型体区(41)，所述P型体区(41)中包括相互独立的第一 N型重掺杂区(32)和第一 P型重掺杂区(42)，所述P型体区(41)上端面设置有源极金属(52)和栅氧化层(21)，所述源极金属(52)和栅氧化层(21)之间通过介质层(22)隔离，所述栅氧化层(21)上端面设置有多晶硅栅电极(51);所述终端结构(62)包括介质槽(2)和第二 N型重掺杂区(33 )，所述介质槽(2 )分别与元胞结构(61)和第二 N型重掺杂区(33 )连接，所述第二 N型重掺杂区(33)上端面设置有漏极金属(53)，所述漏极金属(53)和栅氧化层(21)之间通过介质层(22)隔离，其特征在于，所述元胞结构(61)还包括第一 N型掺杂条(34)，所述第一 N型掺杂条(34)与介质槽(2 )的侧面和栅氧化层(21)的底部连接，所述终端结构(62)还包括体场板(54)，所述多晶硅栅电极(51)和栅氧化层(21)延伸到介质槽(2)上端面，所述体场板(54 )与多晶硅栅电极(51)和栅氧化层(21)连接后延伸入介质槽(2 )中。
2.根据权利要求1所述的一种超低比导通电阻的横向高压器件，其特征在于，所述终端结构(62)还包括第二 N型掺杂条(35)，所述第二 N型掺杂条(35)分别与介质槽(2)的下端面和第一 N型掺杂条(34)连接。
3.根据权利要求1或2所述的一种超低比导通电阻的横向高压器件，其特征在于，所述终端结构(62 )还包括第三N型掺杂条(36 )，所述第三N型掺杂条(36 )分别与介质槽(2 )的侧面、第二 N型重掺杂区(33)的下端面和第二 N型掺杂条(35)连接。
【文档编号】H01L29/06GK103715238SQ201310743344
【公开日】2014年4月9日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】乔明, 章文通, 李燕妃, 李肇基, 张波 申请人:电子科技大学