用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻的制作方法
【专利摘要】在实施例中，为晶粒单切而进行包括初始激光划线和后续的等离子体蚀刻的一种混合式晶圆或基板切割工艺。该激光划线工艺是用以洁净地移除遮罩层、有机与无机介电层、以及器件层。接着在暴露出、或部分蚀刻晶圆或基板时终止激光蚀刻工艺。在实施例中，多重等离子体蚀刻方式用以切割晶圆，其中在异向性蚀刻之后进行等向性蚀刻以移除晶粒侧壁。等向性蚀刻在晶粒单切之后自异向性蚀刻的晶粒侧壁移除异向性蚀刻的副产物、粗糙度及/或扇形部分。
【专利说明】用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀 刻
[0001] 相关申请的互相参照
[0002] 本申请案主张2013年3月15日所申请的美国临时申请案第61/791,048号（名 称为"用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻（LASER SCRIBING AND PLASMA ETCH FOR HIGH BREAK STRENGTH AND CLEAN SIDEWALL) "）以及 2012 年 7 月 13 日 所申请的美国临时申请案第61/671，637号（名称为"用于高晶粒破裂强度与清洁侧壁的 激光划线及等离子体蚀刻（LASER SCRIBING AND PLASMA ETCH FOR HIGH BREAK STRENGTH AND CLEAN SIDEWALL)"）的优先权权益，基于所有目的，这些文献的整体内容是通过引用形 式而并入本文。
【技术领域】
[0003] 本发明的实施例属半导体处理的领域，且特别是与切割半导体晶圆的方法有关， 其中每一个晶圆上都形成有数个集成电路。
【背景技术】
[0004] 在半导体晶圆处理中，集成电路形成于由硅或其他半导体材料所组成的晶圆（也 称为基板）上。一般而言，使用半导性、导电性或绝缘性的各种材料层来形成集成电路。利 用各种习知工艺来掺杂、沉积与蚀刻这些材料，以形成集成电路。每一晶圆经处理以形成大 量的个别区域，这些个别区域包含被称为"晶粒（dice或dies) "的集成电路。
[0005] 在集成电路成形工艺之后，晶圆是经"切割（diced) "以使个别晶粒彼此分离而 供进行封装、或以未经封装形式使用于较大的电路中。用于晶圆切割的两种主要技术为划 线（scribing)和锅切（sawing)。进行划线时，一钻石尖端的划片沿着预先形成的划切线 在晶圆表面上移动。这些划切线沿着晶粒之间的空间延伸。这些空间一般称为"切割道 (streets)"。钻石划片沿着切割道在晶圆表面中形成浅划痕。在施加压力时（例如利用滚 轮），晶圆即会沿着划切线而分离。晶圆中的断裂处会依循晶圆基板的晶格结构。划线可用 于厚度约为10密耳（mils)(千分之一英寸）或更小的晶圆。至于较厚的晶圆，目前则以锯 切为较佳的切割方法。
[0006] 在锯切时，以每分钟的高转速旋转的钻石尖端的锯盘接触晶圆表面，并沿着切割 道锯切晶圆。晶圆是固定于支撑构件上，例如于薄膜框体上受拉伸的黏接膜，且锯盘是重复 施用于垂直与水平切割道。使用划线或锯切的一个问题是，崩边（chips)和凿孔（gouges) 会形成在晶粒的尖锐边缘上。此外，会形成裂缝，且裂缝会从晶粒的边缘扩散至基板中，使 得集成电路不能作用。在进行画切时剥离和破裂会特别是个问题，因为正方形或矩形晶粒 中只有一个侧可以以结晶结构的方向进行划线。因此，晶粒的另一侧的切割会导致锯齿状 分隔线。因为剥离与破裂之故，在晶圆上晶粒之间便需要额外的间隔以避免对集成电路 的损坏，例如，崩边与裂缝与实际集成电路保持相隔一段距离。由于间隔需求的结果，在 标准尺寸晶圆上就无法形成如此多的晶粒，且会浪费了本来可用于电路的晶圆面积（real estate)。锯盘的使用加重了半导体晶圆上的面积浪费。锯盘的叶片大约为15微米厚。因 此，为了确保锯盘在切割周围所产生的破裂和其他破坏不会伤害集成电路，每一个晶粒的 电路之间通常需分隔300至500微米。此外，在切割之后，每一个晶粒需要实质清洁以移除 锯切工艺所产生的粒子与其他污染物。
[0007] 也已使用等离子体切割，但同时也具有限制。举例而言，妨碍等离子体切割的实施 的一个限制为成本。用于图案化光阻的标准平版印刷术（lithography)操作会让实施成本 过高。可能会妨碍等离子体切割的实施的另一项限制为，在沿着切割道进行切割时常遇到 的金属（例如铜）的等离子体处理会产生产量问题或处理量限制。
【发明内容】
[0008] 本发明的一或多个实施例与用于切割半导体晶圆的方法有关，该半导体晶圆包括 数个集成电路（ICs)。
[0009] 在一实施例中，一种用于切割包括数个集成电路的半导体晶圆的方法涉及于该半 导体晶圆上方形成遮罩。该遮罩覆盖并保护该等集成电路。该方法也包括了以激光划线工 艺来图案化该遮罩，以提供具有间隔的图案化遮罩，暴露出在该等集成电路之间的半导体 晶圆区域。该方法也包括经由该图案化遮罩中的间隔异向性蚀刻该半导体晶圆，以发展完 全蚀穿该基板的蚀刻沟槽，以单切该等集成电路。该方法也包括等向性蚀刻经异向性蚀刻 的沟槽。
[0010] 一或多个实施例与一种用于切割包含数个集成电路的基板的系统有关。在一实施 例中，该系统包括激光划线模块以图案化多层式遮罩并暴露出在该等集成电路之间的基板 区域。该系统也包括实体耦接至该激光划线模块的异向性等离子体蚀刻模块，以异向性蚀 穿在激光划线之后留下的基板厚度。该系统也包括实体耦接至该激光划线模块的等向性等 离子体蚀刻模块，以等向性蚀刻经异向性蚀刻的沟槽。该系统也包括自动移送室，以将该激 光划线的基板从该激光划线模块移送至该异向性等离子体蚀刻模块。
【专利附图】
【附图说明】
[0011] 以下通过例示、而非限制方式来说明本发明的实施例，且参照下列详细说明、并同 参照附图即可更完整地理解本发明的实施例，其中：
[0012] 图1是一流程图，其表示根据本发明一实施例的一种用于切割半导体晶圆的方法 中的步骤，其中该半导体晶圆包含数个集成电路；
[0013] 图2A、图2B、图2C与图2D是根据本发明的实施例而说明在用于切割半导体晶圆 的方法的进行期间，与图1中的步骤相应的半导体晶圆（其包含数个集成电路）的截面图；
[0014] 图3是根据本发明的实施例说明了在半导体晶圆或基板的切割道区域中的材料 堆迭体的截面图；
[0015] 图4是根据本发明的一实施例的整合切割系统的平面示意图；以及
[0016] 图5说明根据本发明一实施例的例示计算机系统的方块图，该计算机系统控制自 动执行本文所述的遮罩、激光划线、等离子体切割方法中的一或多个操作步骤。
【具体实施方式】
[0017] 现将说明用于切割半导体晶圆的方法，其中每一个半导体晶圆上具有数个集成电 路。在下述说明中，提出各种具体细节（例如激光与等离子体蚀刻晶圆切割方式），以求提 供对本发明实施例的通盘了解。本领域技术人员显然可在不具这些特定细节下实施本发明 的实施例。在其他实例中并不详细说明习知方面（例如集成电路制造），以免不必要地混淆 了本发明的实施例。另外，应理解图式中所绘示的各种实施例是仅为例示表示，且不必以比 例大小加以绘制。
[0018] 在实施例中，为进行晶粒单切（die singulation)实施一种包含初始的激光划线 与后续的等离子体蚀刻的混合式晶圆或基板切割工艺。激光划线工艺用以洁净地移除遮罩 层、有机与无机介电层、以及器件层。然后激光蚀刻工艺于晶圆或基板暴露（或被部分蚀 亥IJ)时终止。接着进行切割工艺中的等离子体蚀刻部分来蚀穿晶圆或基板块体，例如蚀穿 块体单晶硅，以发生晶粒或晶片单切或切割。
[0019] 在实施例中，使用一种多重等离子体蚀刻方式来切割晶圆，其中在异向性单切蚀 刻之后进行等向性蚀刻以改善晶粒侧壁。激光划线移除了难以蚀刻的钝化层、介电和金属 层，直到暴露出下方的硅基板为止。接着使用异向性等离子体蚀刻来产生具有达到目标晶 粒厚度的深度的沟槽。最后，等向性蚀刻在晶粒单切之后自经异向性蚀刻的晶粒侧壁移除 异向性蚀刻的副产物、粗糙度及/或扇形部。在一实施例中，所产生的单切晶粒具有较高的 晶粒破裂强度（相对于没有暴露至最终等向性蚀刻的单切晶粒而言），以确保可靠的晶粒 拾取和放置、以及后续的组装工艺。在一实施例中，晶粒侧壁经碳（C)或氟（F)元素的清洁， 否则碳或氟元素会对后续封装工艺中的晶粒黏着特性有不良影响而导致低可靠度。粗糙的 侧壁（例如未处理的侧壁）也会降低晶粒破裂强度（例如经由较低的破裂活化能）。
[0020] 图1说明了在根据本发明实施例的用于切割半导体晶圆的方法中的操作步骤，其 中该半导体晶圆包括数个集成电路。图2A至图2D说明了包含数个集成电路的半导体晶圆 在该等方法执行期间的截面图。
[0021] 在图1的方法100的第一操作步骤102中、且相应于图2A，在半导体晶圆或基板 204上方是形成前侧遮罩202。根据一实施例，半导体晶圆或基板204具有至少为300mm的 直径，且具有介于300微米至800微米的厚度。在一实施例中，该半导体基板204具有介于 10微米至800微米的直径。如所述者，在一实施例中，该遮罩是共形遮罩。共形遮罩的实施 例有利地确保在下方拓扑（例如20微米的凸块，未示）上能有足够的遮罩厚度在等离子体 蚀刻切割操作期间存留下来。然而，在替代实施例中，遮罩是非共形的、平坦化的遮罩（例 如，在凸块上方的遮罩厚度小于在谷部中的遮罩厚度）。共形遮罩的形成可通过例如CVD、 或该领域中所习知的任何其他工艺而行。在一实施例中，遮罩202覆盖并保护形成在半导 体晶圆表面上的集成电路（ICs)，并且也保护自半导体晶圆表面突出或向上突出了 10至20 微米的凸块。遮罩202也覆盖了形成于相邻集成电路之间的交错切割道。
[0022] 根据本发明的一实施例，形成该遮罩202包括形成一层，例如、但不限于水溶性层 (PVA等）、及/或光阻层、及/或I-线图案化层。举例而言，聚合物层由适合于平版印刷术 工艺中使用的材料组成。在有多重遮罩层的实施例中，水溶性基底涂层（basecoat)配置在 非水溶性覆盖涂层（overcoat)下方。基底涂层接着提供了一种方式来清除该覆盖涂层，而 覆盖涂层提供等离子体蚀刻防护及/或为激光划线工艺提供良好的遮罩烧蚀。举例而言， 已经发现到可透过划线工艺中所用激光波长的遮罩材料会造成低晶粒边缘强度。因此，以 水溶性基底涂层（例如含PVA)作为第一遮罩材料层作用为一种用于下切遮罩的抗等离子 体/激光能量吸收覆盖涂层的方式，因此可自下方的集成电路（IC)薄膜层移除/举离整个 遮罩。水溶性基底涂层进一步作为阻障层以保护IC薄膜层免受用以清除能量吸收遮罩层 的工艺所影响。在实施例中，激光能量吸收遮罩层可为UV固化及/或UV吸收、及/或绿光 带（500至540纳米）吸收。例示材料可包括传统上用于IC晶片钝化层的许多光阻和聚酰 亚胺（PI)材料。在一实施例中，光阻层是由正性光阻材料所组成，例如、但不限于248纳米 (nm)光阻剂、193纳米光阻剂、157纳米光阻剂、极紫外线（EUV)光阻剂、或具有重氮萘醌感 光剂的酚醛树脂基体。在另一实施例中，光阻层由负性光阻材料所组成，例如、但不限于聚 顺式异戊二烯与聚乙烯肉桂酸酯。
[0023] 再次参阅图2A，半导体晶圆或基板204上或其中已经配置有半导体器件阵列作 为集成电路206的一部分。这类半导体器件的实例包括、但不限于制作于硅基板中并封埋 于介电层中的存储器器件或互补式金属氧化物半导体（CMOS)晶体管。数个金属互连形成 于器件或晶体管上方与围绕的介电层中，且用以电气耦接这些器件或晶体管以形成集成电 路。传导性凸块与钝化层208形成于互连层上方。构成切割道的材料可与用于形成集成电 路的材料类似或相同。举例而言，切割道由介电质材料、半导体材料与金属化层的层所组 成。在一实施例中，一或多个切割道包括与集成电路的实际器件类似的测试器件。
[0024] 返参图1、并转参对应的图2B，方法100于操作步骤104处进行块体目标层材料移 除。为能使介电质脱层与破裂降至最低，飞秒激光是较佳的。然而，根据器件结构，也可使 用紫外线（UV)、皮秒或奈秒激光源。该激光具有的脉冲重复频率为介于80kHz至IMHz的范 围，理想上是在IOOkHz至500kHz的范围中。
[0025] 再次参阅图2B，一般进行激光划线工艺来移除存在于集成电路206之间的切割道 材料。根据本发明的一实施例，以激光划线工艺来图案化遮罩202包括使沟槽210部分形 成于集成电路之间的半导体晶圆区域中。在一实施例中，利用激光划线工艺来图案化遮罩 包括利用脉冲宽度为飞秒范围的激光来直接写入图案。
[0026] 具体而言，使用波长为可见光谱或紫外线（UV)或红外线（IR)范围（这三种总成 了宽带光谱）的激光来提供飞秒式激光，亦即脉冲宽度为飞秒（1〇_15秒）等级的激光。在 一实施例中，烧蚀与波长无关（或本质上与波长无关），因此适合用于复杂的薄膜（例如遮 罩薄膜）、切割道、以及可用于半导体晶圆或基板的一部分。
[0027] 激光参数的选择（例如脉冲宽度）对于发展成功激光划线与切割工艺（使破片、 微裂缝与脱层降至最低以实现洁净激光画切切割）而言是关键的。激光划线切割越为洁 净，为最终晶粒单切而进行的蚀刻工艺就越平顺。在半导体器件晶圆中，一般会有许多不同 材料类型（例如导体、绝缘体、半导体）和厚度的功能层配置于其上。这类材料可包括、但 不限于有机材料（例如聚合物）、金属或无机介电质（例如二氧化硅和氮化硅）。
[0028] 配置在晶圆或基板上的各别集成电路之间的切割道可包括与集成电路本身类似 或相同的层。举例而言，图3根据本发明一实施例而说明在半导体晶圆或基板的切割道区 域中所使用的材料堆迭结构的截面图。参照图3,切割道区域300包括硅基板的顶部区域 302、第一二氧化硅层304、第一蚀刻终止层306、第一低k介电层308 (例如具有的介电常数 小于二氧化硅的介电常数4.0)、第二蚀刻终止层310、第二低k介电层312、第三蚀刻终止层 314、未掺杂的硅石玻璃（USG)层316、第二二氧化硅层318、以及光阻层或其他遮罩层320。 铜金属化层322配置在第一蚀刻终止层306和第三蚀刻终止层314之间，并且贯穿第二蚀 刻终止层310。在一特定实施例中，第一蚀刻终止层306、第二蚀刻终止层310与第三蚀刻 终止层314由氮化硅组成，而低k介电层308和312由碳掺杂的硅氧化物材料所组成。
[0029] 在传统的激光照射（例如奈秒式或皮秒式激光照射）下，切割道300的材料在光 学吸收和烧蚀机制上呈现相当不同的行为。举例而言，介电层（例如二氧化硅）在正常条件 下对于所有市面上的激光波长基本上为透明的。相较之下，金属、有机物（例如低k材料） 和硅可非常轻易地耦合光子，特别是在响应于奈秒式或皮秒式激光照射时。然在一实施例 中，使用飞秒式激光工艺、通过在烧蚀低k材料层与铜层之前先烧蚀二氧化硅层而图案化 二氧化硅层、低k材料层与铜层。在一特定实施例中，于飞秒式激光辐照工艺中使用大致小 于或等于400飞秒的脉冲来移除遮罩、切割道、以及硅基板的一部分。在另一实施例中，使 用大约小于或等于500飞秒的脉冲。
[0030] 根据本发明的一实施例，合适的飞秒式激光工艺是以高峰值强度（辐照强度）为 特征，该高峰值强度（辐照强度）通常会于各种材料中导致非线性交互作用。在一个这样 的实施例中，飞秒激光源具有大约介于10飞秒至500飞秒范围内的脉冲宽度，然较佳是在 100飞秒至400飞秒的范围中。在一实施例中，飞秒激光源具有大约介于1570纳米至200 纳米范围内的波长，然较佳是在540纳米至250纳米的范围中。在一实施例中，激光与对应 的光学系统于工作表面处提供焦斑（focal spot)，焦斑大致是在3微米至15微米的范围 内，然较佳是大致在5微米至10微米的范围中。
[0031] 在工作表面处的空间光束轮廓是单模模式（高斯）或具有成形的上帽轮廓。在 一实施例中，激光源具有大约在200kHz至IOMHz的范围中的脉冲重复率，然较佳为大致是 500kHz至5MHz的范围。在一实施例中，激光源于工作表面处传送大致在0. 5 μ J至100 μ J 范围中的脉冲能量，然较佳是在1 μ J至5μ J的范围。在一实施例中，激光划线工艺沿着工 作件表面、以大约在500mm/sec至5m/sec的范围中的速度运行，然较佳是在600mm/sec至 2m/sec的范围内。
[0032] 划线工艺以仅单次通过方式、或以多次通过方式运作，但在一实施例中，较佳为1 至2次通过。在一实施例中，工作件中的划线深度大致是在5微米至50微米深的范围内， 较佳为在大致10微米至20微米深的范围内。激光在给定脉冲重复率下以一连串的单一脉 冲施用、或以一连串的脉冲突发方式而施用。在一实施例中，所产生的激光光束的切口宽度 大致是在2微米至15微米的范围内；然在硅晶圆划线/切割中，则较佳是在6微米至10微 米的范围内（于器件/硅界面处所测得）。
[0033] 激光参数可加以选择以具有效益与优点，例如提供够高的激光强度以达到无机介 电质（例如二氧化硅）的离子化，并使得在无机介电质的直接烧蚀之前下层破坏所导致的 脱层和破片达至最小化。同时，可选择参数以利用精确控制的烧蚀宽度（例如切口宽度） 和深度以提供有意义的工艺处理量而供工业应用。如上所述，相较于皮秒式和奈秒式激光 烧蚀工艺而言，飞秒式激光更适合提供这类优点。然而，即使在飞秒式激光烧蚀的光谱中， 某些波长仍提供了比其他波长更佳的性能。举例而言，在一实施例中，具有较靠近UV范围 或在UV范围中的波长的飞秒式激光工艺提供了比具有较靠近IR范围或在IR范围中的波 长的飞秒式激光工艺更为洁净的烧蚀工艺。在一特定的这类实施例中，适用于半导体晶圆 或基板划线的飞秒激光工艺以波长大致小于或等于540纳米的激光为基础。在一个特定的 这类实施例中，使用波长大约小于或等于540纳米的激光的大概小于或等于400飞秒的脉 冲。然而，在一替代实施例中，使用双激光波长（例如IR激光与UV激光的组合）。
[0034] 返参图1、并参对应的图2C，半导体晶圆接着于操作步骤106中进行等离子体蚀 亥IJ。如图2C所述，等离子体蚀刻前部通过图案化遮罩202中的间隔而进行。根据本发明 的一实施例，蚀刻该半导体晶圆包括异向蚀刻以激光划线工艺所形成的沟槽210。在一 实施例中，异向性蚀刻暴露出该半导体晶圆或基板204上的背侧胶带209。在一实施例 中，等离子体蚀刻操作应用贯穿硅通孔类型的蚀刻工艺。在一实施例中，使用传统鲍许式 (Bosch-type)的沉积/蚀刻/沉积工艺来蚀穿基板。一般而言，鲍许式工艺由三个子步骤 所组成：沉积（例如聚合物沉积）、方向性轰击蚀刻、以及一等向性化学蚀刻，该鲍许式工艺 是执行许多次重复（循环），直到被蚀穿为止。在一实施例中，异向性蚀刻该半导体晶圆包 括重复执行此循环工艺，直到在该蚀刻沟槽的底部处暴露出背侧胶带为止。
[0035] 由于鲍许式工艺的结果，侧壁212表面会产生粗糙的扇形结构，如图2C所示。这 在激光划线工艺产生了比平版印刷术定义蚀刻工艺所产生者更为粗糙的开放沟槽时会特 别有影响。此粗糙晶粒边缘导致了比预期晶粒破裂强度更低的晶粒破裂强度。此外，为保 护已经蚀刻的侧壁，鲍许式工艺的沉积子步骤中产生富含氟的铁氟龙类有机薄膜，该有机 薄膜在蚀刻前缘进行时并未自侧壁移除（一般而言，这种聚合物仅周期性地自经异向性蚀 刻的沟槽的底部处移除）。
[0036] 在一特定实施例中，在蚀刻工艺期间，半导体晶圆204的硅材料的蚀刻速率大于 每分钟25微米。一超高密度等离子体源可用于晶粒单切工艺的等离子体蚀刻部分。适合执 行此等离子体蚀刻工艺的处理腔室的实例为美国加州桑尼维尔市应用材料公司的蚀刻系 统"Applied Centura? SilviaTM Etch system",该蚀刻系统"Applied CenturaOl'SilviaTM Etch system"结合了电容式与电感式RF耦合，其能提供比仅有电容式耦合（即使是在有以 磁性增强所提供的改良下）所能达到者更为独立的离子密度和离子能量的控制。此结合可 使离子密度从离子强度有效解耦，以产生相对高密度的等离子体（即使在非常低压力下）， 而不需高DC偏压电平（可能会产生破坏）。多重RF来源配置也产生了特别宽的处理视窗。 然而，也可使用能蚀刻硅的任何等离子体蚀刻腔室。在一例示实施例中，使用深硅蚀刻来蚀 刻单晶性硅基板或晶圆204,其蚀刻率大于传统硅蚀刻率的大约40% (例如40微米或更 高），同时仍保持基本上精确的轮廓控制且几乎不含扇形边的侧壁。在一特定实施例中，使 用贯穿硅通孔类型的蚀刻工艺。该蚀刻工艺以由反应性气体所产生的等离子体为基础，其 一般是以氟为主的气体，例如SF 6、C4F6、C4F8、CHF 3、XeF2、或可以相对快速的蚀刻率来蚀刻硅 的任何其他反应性气体。
[0037] 总结图2A至图2C而言，晶粒单切工艺包括了先激光划线以移除遮罩层、钝化层及 器件层，以清洁地暴露出硅基板；接着进行等离子体蚀刻以切穿硅基板。就蚀刻而言，使用 以三个子步骤（亦即沉积、方向性轰击蚀刻、及等向性化学蚀刻）为基础的鲍许式工艺，进 行鲍许式工艺许多次重复（循环），直到硅被蚀穿为止。然而，由于鲍许式工艺的结果，侧 壁表面会产生粗糙的扇形结构，如图2C所示。特别是由于激光划线工艺一般产生比平版印 刷术工艺所达到者更为粗糙的开放沟槽，因此侧壁粗糙度会比其他的硅蚀刻工艺更高出许 多，这导致比预期晶粒破裂强度更低的晶粒破裂强度。此外，鲍许式工艺中的沉积子步骤会 产生富含氟的铁氟龙类有机薄膜，以保护已经蚀刻的侧壁。
[0038] 返参图1、并参对应的图2D，在异向性等离子体蚀刻操作步骤106之后，集成电路 即呈单切形式。后续，在操作步骤108中，施用等向性化学湿式或等离子体蚀刻，通过缓和 地自侧壁处蚀刻去除基板薄层（例如硅）以平滑侧壁212。例示的等向性等离子体蚀刻使 用以氟或氯为基础的化学物质，该化学物质较佳为非聚合化。例示的非聚合化等离子体蚀 刻化学物质基本上由NF 3或SF6Xl2或SiF4组成，且实质上不含碳氢化合物（例如CHF 3)或 碳氟化合物（C4F8)。这类等离子体蚀刻化学物质视需要而进一步包括氧化剂（例如O 2)，以 进一步提升基板204的蚀刻速率。等离子体等向性蚀刻一般在1至90秒内，依据晶粒厚度 而伴有其他适当的蚀刻工艺参数，例如温度与压力，以使器件层/硅界面处的下切达最小 化。在实施例中，等向性蚀刻是在与异向性蚀刻相同的腔室中进行，例如是在异向性蚀刻操 作终止之后立即进行。在其他实施例中，等向性蚀刻是在分离腔室中进行，例如具有该领域 所知的下游等离子体源的任何腔室。在实施例中，在等向性蚀刻开始时，晶圆温度相对为高 (例如80至KKTC )，这是因为在高速率与相对久（例如1至3分钟）的异向性蚀刻中所使 用的高等离子体功率已经加热晶圆。已经发现到升高的晶圆温度可提升等向性特性及在异 向性蚀刻之后马上进行的等向性蚀刻的蚀刻速率。该等向性蚀刻步骤移除了因异向性蚀刻 而沉积在晶粒侧壁上的富含氟或氯的聚合物层。
[0039] 参阅图4,处理工具400包括工厂界面402 (FI)，该工厂界面耦接有数个负载锁定 件404。群集工具406耦接至该工厂界面402。该群集工具406包括一或多个等离子体蚀 刻腔室，例如异向性等离子体蚀刻腔室408和等向性等离子体蚀刻腔室414。激光划线设备 410亦耦接至该工厂界面402。在一实施例中，处理工具400的整体覆盖区域为大约3500 毫米（3. 5米）乘以大约3800毫米（3. 8米），如图4所述。
[0040] 在一实施例中，该激光划线设备410罩设飞秒式激光。飞秒式激光适于进行混合 式激光和蚀刻单切工艺中的激光烧蚀部分，例如上述的激光烧蚀工艺。在一实施例中，在该 激光划线设备400中也包含可移动站，该可移动站被配置以使晶圆或基板（或其载具）相 对于该飞秒式激光而移动。在一实施例中，该飞秒式激光也是可移动的。在一实施例中，该 激光划线设备410的整体覆盖区域为大约2240毫米乘以约1270毫米，如图4中所示。
[0041] 在一实施例中，该一或多个等离子体蚀刻腔室408被配置以经由在图案化遮罩中 的间隔蚀刻晶圆或基板，以单切数个集成电路。在一个这样的实施例中，该一或多个等离子 体蚀刻腔室408被配置以进行深硅蚀刻工艺。在一特定实施例中，该一或多个等离子体蚀 刻腔室408是美国加州桑尼维尔市应用材料公司的蚀刻系统"Applied Centura? SilviaTM Etch system"。该蚀刻腔室特别设计以供深硅蚀刻之用，以产生被围罩于单晶硅基板或晶 圆上或中的单切的集成电路。在一实施例中，在该等离子体蚀刻腔室408中包含高密度等 离子体源，以增进高硅蚀刻率。在一实施例中，在处理工具400的群集工具406部分中含有 一个以上的蚀刻腔室，以使得单切或切割工艺有高制造处理量。
[0042] 工厂界面402可以是适合的大气端口以连接于具有激光划线设备410的外部制造 设施与群集工具406之间。该工厂界面402可包括自动设备，其具有臂部或叶片以自储存 单元（例如前开式晶圆传送盒（FOUP))移送晶圆（或其载具）至群集工具406或激光划线 设备410或两者中。
[0043] 群集工具406包括适合执行单切方法中的功能的其他腔室。举例而言，在一实施 例中，包含沉积腔室412而替代另一蚀刻腔室。沉积腔室412可被配置以在晶圆或基板的 激光划线之前于晶圆或基板的器件层上或上方进行遮罩沉积，例如通过均匀旋涂工艺。在 一个这样的实施例中，沉积腔室412适用于沉积出共形性因子在大约10%以内的均匀层。
[0044] 在实施例中，等向性等离子体蚀刻腔室414使用下游等离子体源，例如高频磁性 或电感耦合源，在本文中任一处所述的等向性蚀刻处理期间，该高频磁性或电感耦合源被 配置在内有基板的处理腔室的上游一段距离处。在实施例中，等向性等离子体蚀刻腔室414 呈垂直以使用例示的非聚合化等离子体蚀刻源气体（例如NF 3或NF6、Cl2或SiF4中的一或 多种）与一或多种氧化剂（例如O 2)。
[0045] 图5说明了一种计算机系统500,在该计算机系统500内可执行一组指令以使 机器执行本文所述的一或多种划线方法。例示的计算机系统500包括处理器502、主存 储器504 (例如只读存储器（ROM)、快闪存储器、动态随机存取存储器（DRAM)，例如同步 DRAM(SDRAM)或RDRAM存储器）、静态存储器506 (例如快闪存储器、静态随机存取存储器 (SRAM)等）以及次存储器518 (例如数据储存装置），这些存储器是经由总线530而彼此通 讯。
[0046] 处理器502代表一或多种通用处理装置，例如微处理器、中央处理单元等。更特定 而言，该处理器502是复杂指令集计算（CISC)微处理器、精简指令集计算（RISC)微处理 器、超长指令字（VLIW)微处理器等。处理器502也可为一或多个专用处理装置，例如专用 集成电路（ASIC)、场可编程门阵列（FPGA)、数字信号处理器（DSP)、网络处理器等。处理器 502被配置以执行用于进行本文所述操作与步骤的处理逻辑526。
[0047] 计算机系统500进一步包括网络接口装置508。计算机系统500也包括视频显示 器单元510 (例如液晶显示器（LCD)或阴极射线管（CRT))、文字数值输入装置512 (例如键 盘）、光标控制装置514 (例如鼠标）、以及信号产生装置516 (例如扬声器）。
[0048] 次存储器518可包括机器可存取的储存介质（或更具体为计算机可读取的储存介 质）531，在该储存介质上储存有一或多组指令（例如软件522)，这些指令是具现本文所述 的方法中的任一或多个方法或功用。在由计算机系统500执行时，软件522也可完全或至 少部分存驻于主存储器504及/或在处理器502内，主存储器504和处理器502也建构为 机器可读取的储存介质。也可进一步经由网络接口装置508而于网络520上发送或接收软 件 522。
[0049] 虽然在一例示实施例中是以单一介质来说明该机器可存取的储存介质531，但用 语"机器可读取的储存介质"应被视为包括储存该一或多组指令的单一介质或多个媒介 (例如集中式或分布式数据库、及/或相关的高速缓存与服务器）。用语"机器可读取的储 存介质"也应被视为包括可储存或编码一组指令以供机器执行以及可使该机器实施本发明 的方法中任一或多个方法的任何介质。因此，用语"机器可读取的储存介质"应包括、但不 限于固态存储器、以及光学与磁性媒介、及其他非暂态的机器可读取的储存介质。
[0050] 应理解上述说明是仅为说明而非限制之用。举例而言，虽然附图中的流程图说明 了由本发明的特定实施例所执行的特定操作次序，但应理解此次序并非为必须（例如，替 代实施例是不同次序来执行操作、组合某些操作、重复某些操作等）。此外，本领域的技术人 员在研读及理解上述说明时可显然得知许多其他实施例。虽然本发明已参照特定的例示实 施例来说明，但应知本发明并不限于所述的实施例，而是可在如附权利要求书的精神与范 畴内以修饰例或调整例来实施。因此，本发明的范畴应参照如附权利要求书、连同这些权利 要求书所主张的完整等效范围而加以决定。
【权利要求】
1. 一种用于切割半导体晶圆的方法，所述半导体晶圆包括数个集成电路，所述方法包 括以下步骤： 于所述半导体晶圆上方形成遮罩，所述遮罩覆盖并保护所述集成电路； 以激光划线工艺图案化所述遮罩，以提供具有间隔的图案化遮罩，暴露出所述集成电 路之间的所述半导体晶圆的区域； 经由所述图案化遮罩中的所述间隔而异向蚀刻所述半导体晶圆，以发展蚀刻沟槽，所 述蚀刻沟槽完全贯穿所述半导体晶圆以单切所述集成电路；及 等向性蚀刻所述异向性蚀刻沟槽。
2. 如权利要求1所述的方法，其中所述等向性蚀刻于晶粒单切之后自异向性蚀刻的晶 粒侧壁移除异向性蚀刻副产物、粗糙度、或侧壁扇形部。
3. 如权利要求1所述的方法，其中所述等向性蚀刻自所述异向性蚀刻沟槽移除包含碳 与氟的聚合物。
4. 如权利要求1所述的方法，其中异向性蚀刻所述半导体晶圆的步骤包括以下步骤： 重复执行循环工艺，直到在所述蚀刻沟槽的底部处暴露出背侧胶带为止，其中所述循环工 艺包括聚合物沉积、方向性轰击蚀刻、以及等向性化学蚀刻；及 其中等向性蚀刻所述异向性蚀刻的沟槽的步骤包括以下步骤：使用非聚合化的以氟或 氯为基础的化学物质的等向性等离子体蚀刻。
5. 如权利要求4所述的方法，其中所述非聚合化的以氟或氯为基础的化学物质本质上 由NF3或SF6、Cl2或SiF4组成。
6. 如权利要求4所述的方法，其中所述非聚合化的以氟或氯为基础的化学物质进一步 包括氧化剂。
7. 如权利要求3所述的方法，其中相同等离子体蚀刻腔室用于异向性蚀刻和等向性蚀 刻两者。
8. 如权利要求3所述的方法，其中所述等向性蚀刻执行达小于90秒。
9. 如权利要求1所述的方法，其中异向性蚀刻所述半导体晶圆的步骤包括以下步骤： 重复执行循环工艺，直到在所述蚀刻沟槽的底部处暴露出背侧胶带为止，所述循环工艺包 括聚合物沉积、方向性轰击蚀刻、以及等向性化学蚀刻；以及 其中等向性蚀刻所述异向性蚀刻的沟槽包括湿式化学蚀刻。
10. 如权利要求1所述的方法，其中图案化所述遮罩的步骤进一步包括以下步骤：以 飞秒激光来直接写入图案，所述飞秒激光具有小于或等于540纳米的波长以及小于或等于 400飞秒的激光脉冲宽度。
11. 如权利要求1所述的方法，其中形成所述遮罩的步骤进一步包括以下步骤：在所述 半导体晶圆上沉积水溶性遮罩层。
12. 如权利要求11所述的方法，其中形成所述遮罩的步骤进一步包括以下步骤：沉积 多层式遮罩，所述多层式遮罩包括所述水溶性遮罩层作为基底涂层以及非水溶性遮罩层作 为在所述基底涂层顶部上的覆盖涂层。
13. -种用于切割基板的系统，所述基板包括数个集成电路（ICs)，所述系统包括： 激光划线模块，用以图案化多层式遮罩以形成沟槽而暴露出在所述集成电路之间的基 板的区域； 异向性等离子体蚀刻模块，其实体耦接至所述激光划线模块，以异向性蚀穿在激光划 线之后留下的基板厚度； 等向性等离子体蚀刻模块，其实体耦接至所述激光划线模块，以等向性蚀刻经异向性 蚀刻的沟槽；以及 自动移送室，用以将所述激光划线基板从所述激光划线模块移送至所述异向性等离子 体蚀刻模块。
14. 如权利要求13所述的系统，其中所述激光划线模块包括飞秒激光，所述飞秒激光 具有小于或等于540纳米的波长及小于或等于400飞秒的脉冲宽度。
15. 如权利要求13所述的系统，其中所述等向性等离子体蚀刻模块与所述异向性等离 子体蚀刻模块为相同单一腔室。
【文档编号】H01L21/78GK104412377SQ201380035357
【公开日】2015年3月11日 申请日期:2013年7月11日 优先权日:2012年7月13日
【发明者】B·伊顿, S·辛格, W-S·类, M·R·亚拉曼希里, T·刘, A·库玛 申请人:应用材料公司