场氧化层的形成方法
【专利摘要】一种场氧化层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成多个第一沟槽，相邻所述第一沟槽之间形成第一半导体柱；对所述第一半导体柱进行热氧化工艺直至所述第一半导体柱被全部氧化形成热氧化层，所述热氧化层相互连接形成填充满所述第一沟槽的场氧化层。由于所述形成方法形成了多个第一沟槽，因此在热氧化工艺过程中，热氧化氧面积大幅增加，并且第一半导体柱平均宽度较小，易于被全部氧化，因此，可以大幅缩短氧化时间，即缩短了整个工艺周期，提高工艺效率，并且形成的场氧化层绝缘性能好，从而提高半导体器件的性能。
【专利说明】场氧化层的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其是涉及一种场氧化层的形成方法。
【背景技术】
[0002]随着半导体器件尺寸的减小，半导体器件的隔离要求越来越高。例如，在制造功率晶体管时，需要在半导体衬底上形成场氧化层(field oxide)，所述场氧化层用于隔离半导体器件，其厚度通常较大，以隔绝表面漏电流，从而防止场效晶体管因表面漏电流而无故打开等情况。
[0003]现有场氧化层的形成方法有两种，一种方法是沉积法，但是沉积法形成的场氧化层不仅质量差，而且厚度均一性(uniformity)也较差；另一种方法是热氧化法，但是现有热氧化法需要在热氧化炉中经过特别漫长的工艺时间，增加工艺成本，并且，当场氧化层运用在制作功率半导体器件时，在热氧化过程中，位于半导体衬底掺杂区中的离子会向上扩散至外延层(EPI)，因此，通常需要使用较厚的外延层，而较厚的外延层又导致高压功率晶体管等半导体器件的性能下降。
[0004]为此，需要一种新的场氧化层的形成方法，以避免工艺成本高且半导体器件的性能下降的问题。
【发明内容】
[0005]本发明解决的问题是提供一种场氧化层的形成方法，以提高场氧化层的质量，并且缩短工艺时间，节省工艺成本。
[0006]为解决上述问题，本发明提供一种场氧化层的形成方法，包括:
[0007]提供半导体衬底；
[0008]在所述半导体衬底上形成多个第一沟槽，相邻所述第一沟槽之间形成第一半导体柱；
[0009]对所述第一半导体柱进行热氧化工艺直至所述第一半导体柱被全部氧化形成热氧化层，所述热氧化层相互连接形成填充满所述第一沟槽的场氧化层。
[0010]可选的，所述第一沟槽和所述第一半导体柱的平均宽度之和大于或等于工艺节距，并且小于或等于I μ m。
[0011]可选的，所述形成方法还包括:
[0012]在形成所述第一沟槽的同时，在所述半导体衬底上形成第二沟槽；
[0013]在形成所述场氧化层的同时，在所述第二沟槽的底部和侧壁形成栅氧化层。
[0014]可选的，所述第一沟槽的平均宽度小于或者等于所述栅氧化层的厚度。
[0015]可选的，所述第一沟槽的深度范围为0.5 μ m?2.5 μ m。
[0016]可选的，全部所述第一沟槽和全部所述第一半导体柱的宽度之和为所述第二沟槽宽度的5倍以上。
[0017]可选的，所述热氧化工艺采用的温度范围包括800°C?1500°C，采用的氧气流量范围包括0.1sccm?15sccm。
[0018]可选的，所述第一沟槽呈燕尾槽型。
[0019]可选的，所述半导体衬底为外延层。
[0020]可选的，所述半导体衬底的材料为硅。
[0021]与现有技术相比，本发明的技术方案具有以下优点:
[0022]本发明的技术方案中，采用在半导体衬底上形成多个第一沟槽，相邻所述第一沟槽之间形成第一半导体柱，然后对所述第一半导体柱进行热氧化工艺直至所述第一半导体柱被全部氧化形成热氧化层，所述热氧化层相互连接形成填充满所述第一沟槽的场氧化层。由于形成了多个第一沟槽，因此在热氧化工艺过程中，热氧化面积大幅增加，并且第一半导体柱平均宽度较小，易于被全部氧化，因此，可以大幅缩短氧化时间，即缩短了整个工艺周期，提高工艺效率，并且形成的场氧化层绝缘性能好，从而提高半导体器件的性能。并且，由于是向下向内氧化形成场氧化层，因此，场氧化层不会比半导体衬底表面高出许多，因而，在完成场氧化层的制作之后，整个结构的表面轮廓已十分平坦，从而可以进一步缩短后续平坦化工艺的时间。
[0023]进一步，在形成所述第一沟槽的同时，在所述半导体衬底上形成第二沟槽，在形成所述场氧化层的同时，在所述第二沟槽的底部和侧壁形成栅氧化层，即在场氧化层的形成过程中同时形成栅氧化层，从而节省了工艺步骤，简化工艺过程，进一步缩短工艺时间并节省工艺成本。
【专利附图】
【附图说明】
[0024]图1至图2是本发明一实施例场氧化层的形成方法各步骤对应的剖面示意图；
[0025]图3至图4是本发明又一实施例场氧化层的形成方法各步骤对应的剖面示意图。
【具体实施方式】
[0026]现有场氧化层的形成方法中，如果采用沉积法，形成的场氧化层不仅质量差，而且厚度均一性Uniformity)也较差，如果采用热氧化法，需要特别漫长的工艺时间(不通顺)，工艺成本高。
[0027]为此，本发明提供一种场氧化层的形成方法，所述形成方法在半导体衬底上形成多个第一沟槽，相邻所述第一沟槽之间形成第一半导体柱，然后对所述第一半导体柱进行热氧化工艺直至所述第一半导体柱被全部氧化形成热氧化层，所述热氧化层相互连接形成填充满所述第一沟槽的场氧化层。由于形成了多个第一沟槽，因此在热氧化工艺过程中，热氧化面积大幅增加，并且第一半导体柱平均宽度较小，易于被全部氧化，因此，可以大幅缩短氧化时间，即缩短了整个工艺周期，提高工艺效率，并且形成的场氧化层绝缘性能好，从而提高半导体器件的性能。
[0028]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0029]本发明实施例提供一种场氧化层的形成方法，请结合参考图1和图2。
[0030]请参考图1，提供半导体衬底100。
[0031]本实施例中，半导体衬底100可以是硅衬底、锗衬底或者锗硅衬底等，也可以是绝缘体上半导体衬底100，本实施例以硅衬底为例，即半导体衬底100的材料为硅。半导体衬底100为形成各种半导体器件提供一个载体。
[0032]请继续参考图1，在半导体衬底100上形成多个第一沟槽101，相邻两个第一沟槽101之间形成第一半导体柱102，并且第一沟槽101呈燕尾槽型。
[0033]本实施例中，如果第一半导体柱102从上到下的平均宽度相等，那么后续对第一半导体柱102进行热氧化工艺时，第一半导体柱102越往下的部分越难接触氧气，因此通常第一半导体柱102被完全氧化的速度从上到下逐渐减小，导致半导体柱102底部部分难以被完全氧化，并且整个氧化过程中速度不均衡。
[0034]为此，本实施例通过控制相应的蚀刻工艺，控制将第一沟槽101蚀刻呈燕尾槽型，从而使相邻两个第一沟槽101之间的第一半导体柱102就会成倒梯型，即第一半导体柱102上宽下窄。这样，一方面第一沟槽101越往下横截面积越大，有利于氧气与第一半导体柱102接触；另一方面第一半导体柱102越往下宽度越小，越易被完全氧化。因此后续对第一半导体柱102进行热氧化工艺时，第一半导体柱102从上到下被完全氧化的速度可调整至基本相等，从而使形成的场氧化层质量更好。
[0035]需要说明的是，为了防止第一沟槽101底部太宽而无法被全部填充满，本实施例控制第一沟槽101底部的夹角α的范围为85°?90°，并且保证第一沟槽101的侧壁基本呈垂直面或者斜面。
[0036]本实施例中，第一半导体柱102的平均宽度Wl小于第一沟槽101的平均宽度W2，第一沟槽101的平均宽度W2小于或者等于半导体衬底100中晶体管栅氧化层的厚度，第一半导体柱102的平均宽度Wl和第一沟槽101的平均宽度W2之和大于或者等于工艺节距(pitch),并且第一半导体柱102的平均宽度Wl和第一沟槽101的平均宽度W2之和小于或等于I μ m。
[0037]本实施例中，第一沟槽101的深度范围(未标注)可以为0.5μπι?2.5μπι，第一沟槽101的深度决定最终形成的场氧化层的厚度，因此，可以根据场氧化层的厚度需要设定第一沟槽101的深度，并且通常根据本实施例的方法形成的场氧化层的厚度大于第一沟槽101的深度，因此，第一沟槽101的深度可设置成略小于最终所要形成的场氧化层的厚度。
[0038]本实施例中，第一沟槽101的形成过程可以为:由掩膜版在涂有光刻胶的半导体衬底100上进行曝光和显影工艺，形成图形化的光刻胶(未示出)，再以图形化的光刻胶为掩模，采用化学反应离子刻蚀半导体衬底100形成。所述化学反应离子刻蚀采用的刻蚀气体可以包括Cl2、SF6和HBr等。
[0039]请参考图2，对图1所示第一半导体柱102进行热氧化工艺直至第一半导体柱102被全部氧化形成热氧化层111，全部热氧化层111相互连接形成填充满第一沟槽101的场氧化层110 (相邻热氧化层111以虚线隔开以示区别)。
[0040]本实施例中，所述热氧化工艺可以为湿法氧化工艺，也可以为湿法氧化工艺和干法氧化工艺的组合。
[0041]本实施例在具体氧化的过程中，第一半导体柱102从两侧向中间被逐步氧化，因此，实际氧化的(硅)材料厚度仅为第一半导体柱102平均宽度Wl的一半，但是，同时需要保证氧化后，第一沟槽101被氧化层所长出的部分填充满第一沟槽101，即:使得热氧化层111相互连接形成场氧化层110。[0042]具体的，可以使得第一沟槽101的深度为I μ m，选用生长I μ m的湿氧工艺，采用8英寸的炉管进行氧化。首先将半导体衬底100置于炉管中，采用的温度范围包括800°C~1500°C，采用的氧气流量范围包括0.1sccm~15sccm，并且气体中还可以有N2、H2等。
[0043]本实施例中，最终形成的场氧化层110厚度能够大于第一沟槽101的深度(I μ m)，这是因为，在氧化形成场氧化层110的过程中，除了第一半导体柱102被氧化成场氧化层110的一部分，位于第一沟槽101底部的半导体衬底100也被氧化形成场氧化层110的一部分，这部分的厚度通常为第一半导体柱102平均宽度的一半，因此，场氧化层110的具体厚度为I μ m再加至少第一半导体柱102平均宽度Wl的二分之一。
[0044]采用本实施例所提供的场氧化层的形成方法，热氧化面积大幅增加，同时，所氧化的实际材料厚度仅为第一半导体柱102平均宽度Wl的一半，因此，氧化时间可以大量节约。事实上，氧化速率随着氧化厚度的增加呈现递减的情况，即，假设氧化生成2X厚度的氧化层，所需氧化时间为氧化生成X厚度氧化层的两倍以上。反过来说，氧化X厚度的氧化层，所需要的时间少于原来氧化2X厚度氧化层所需时间的二分之一。因此，本实施例通过控制第一沟槽101的平均宽度和第一半导体衬底100的平均宽度，可以控制热氧化工艺的时间在Imin~10h。具体的，对于深度为I μ m的第一沟槽101，氧化时间约可控制在Ih~2h，并且形成的场氧化层110厚度大于I μ m。而若以现有的方法进行氧化，对于形成厚度为I μ m的场氧化层110，氧化时间则通常需要5h~IOh。
[0045]本实施例中，场氧化层110的宽度为器件区中晶体管沟道平均宽度的5倍以上，以保证场氧化层110起到相应的绝缘保护作用。但是同时，为了不使场氧化层110厚度太大，从而控制第一沟槽101的平均宽度较小。具体的，控制第一沟槽101的平均宽度在0.5μ--以下，例如第一沟槽101的平均宽度具体为0.3 μ m。此时，需要设置较多的第一沟槽101，以保证场氧化层110的宽度为器件区中晶体管沟道平均宽度的5倍以上，因此通常可将第一沟槽101的个数设置在5个以上。
[0046]本实施例所提供的场氧化层的形成方法中，通过先形成第一沟槽101和第一半导体柱102，再对第一半导体柱102进行热氧`化工艺直至形成填充满第一沟槽101的场氧化层110，从而使得场氧化层110的形成时间大幅缩短，通常可缩短至(按现有方法)原本所需时间的1/5到1/2，从而节省工艺成本，并且形成的场氧化层110质量良好，使半导体器件性能提闻。
[0047]此外，本实施例所提供的场氧化层的形成方法中，由于是向下向内氧化形成场氧化层110，因此，场氧化层110不会比半导体衬底100表面高出许多，因而，在完成场氧化层110的制作之后，整个结构的表面轮廓已十分平坦，从而可以进一步缩短后续平坦化工艺的时间。
[0048]此外，本实施例所提供的场氧化层的形成方法中，如果形成的场氧化层110只是作为表面漏电的隔离，实现隔离所需的半导体衬底100面积会远小于用传统场氧化加PN结隔离的方法，节省了半导体衬底100面积自然可以在用同一大小的半导体衬底100上制作更多的芯片。
[0049]本发明又一实施例提供另外一种场氧化层的形成方法，请结合参考图3和图4。
[0050]请参考图3，提供半导体衬底210。
[0051]本实施例中，半导体衬底210为外延层，半导体衬底210形成在半导体基底200上，如图3所不。半导体基底200可以是娃基底、错基底或者错娃基底等，本实施例以娃基底为例，即半导体基底200的材料为硅，则此时作为外延层的半导体衬底210，其材料也为硅。
[0052]请继续参考图3，在半导体衬底210上形成多个第一沟槽211和第二沟槽213，相邻第一沟槽211之间形成第一半导体柱212。
[0053]本实施例中，第一沟槽211和第一半导体柱212用于形成场氧化层，而第二沟槽213用于形成晶体管的栅氧化层和栅极。
[0054]本实施例中，第一沟槽211呈规则的矩形凹槽，因此，可采用单一蚀刻程式进行蚀亥|J，简化蚀刻工艺，而位于相邻两个第一沟槽211之间的第一半导体柱212自然也呈规则矩形。
[0055]本实施例中，第一沟槽211和第二沟槽213的形成过程可以为:由掩膜版在涂有光刻胶的半导体衬底210上进行曝光和显影工艺，形成图形化的光刻胶，再以图形化的光刻胶为掩模，采用化学反应离子刻蚀半导体衬底210形成。所述化学反应离子刻蚀采用的刻蚀气体可以包括C12、SF6和HBr等。
[0056]本实施例中，第一半导体柱212的平均宽度W3小于第一沟槽211的平均宽度W4，第一沟槽211的平均宽度W4小于或者等于后续形成的栅氧化层的厚度。第一半导体柱212的平均宽度W3和第一沟槽211的平均宽度W4之和大于或者等于工艺节距，并且第一半导体柱212的平均宽度W3和第一沟槽211的平均宽度W4之和小于或等于I μ m。
[0057]本实施例同时形成第一沟槽211和第二沟槽213，从而节省工艺步骤。并且，如图3所示，全部第一沟槽211和全部第一半导体柱212的总宽度W5为第二沟槽213平均宽度W6的5倍以上。如果采用现有的方法形成场氧化层，需要形成宽度为第二沟槽213宽度5倍以上的沟槽，然后再进行氧化，工艺时间特别漫长。而本实施例中，每个第一沟槽211的平均宽度W4较小，易于氧化填充，可以大幅缩短氧化时间。
[0058]请参考图4，对图3所示第一半导体柱212进行热氧化工艺直至第一半导体柱212被全部氧化形成热氧化层221，热氧化层221相互连接形成填充满第一沟槽211的场氧化层220 (相邻热氧化层221以虚线隔开以示区别)。与此同时，对第二沟槽213的底部和侧壁进行热氧化工艺，直至在第二沟槽213的底部和侧壁形成栅氧化层230。由此可知，本实施例中，栅氧化层230和场氧化层220同时形成，进一步节省工艺步骤。
[0059]本实施例中，与前述实施例相同的，所述热氧化工艺可以为湿法氧化工艺，也可以为湿法氧化工艺和干法氧化的组合。在具体氧化的过程中，第一半导体柱212从两侧向中间被逐步氧化，因此，实际氧化的(硅)材料厚度仅为第一半导体柱212平均宽度的一半。但是，同时需要保证氧化后，第一沟槽211被氧化层所长出的部分填充满，即:使得热氧化层221相互连接形成场氧化层220。
[0060]本实施例中，当形成场氧化层220之后，第二沟槽213仍然有未被填满，如图4所示，即在热氧化工艺之后，第二沟槽213仍然用于后续填充导电材料以形成栅极。
[0061]本实施例中，具体的，第一沟槽211的平均宽度W4可以为0.2μπι，此时，第一半导体柱2121的平均宽度W3也可以为0.2 μ m，而最终形成的场氧化层220的总宽度在5.0 μ m以上，则第一沟槽211的个数为5/(0.2+0.2)=12.5个，取整后，可知，本实施例第一沟槽211的个数可以在13个以上。[0062]本实施例中，第一沟槽211的深度范围以及场氧化层220的厚度范围可参考前述实施例相应内容。
[0063]本实施例中，最终形成的场氧化层220厚度大于第一沟槽211的深度，具体的，场氧化层220的具体厚度为第一沟槽211的深度再加至少第一半导体柱212平均宽度的二分
之一 O
[0064]由于通常栅氧化层和场氧化层的厚度不同(场氧化层的厚度通常大于栅氧化层的厚度)，通常两者需要采用不同的形成工艺形成。然而，本实施例所提供的场氧化层的形成方法中，通过同时形成多个第一沟槽211和一个第二沟槽213，并且相邻两个第一沟槽211之间形成第一半导体柱212，因此，只需要同时氧化第一半导体柱212以及第二沟槽213的底部和侧壁，就能够同时形成栅氧化层230和场氧化层220，相较于前述实施例而言，进一步节省了工艺步骤，进一步节约成本。
[0065]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种场氧化层的形成方法,其特征在于,包括: 提供半导体衬底； 在所述半导体衬底上形成多个第一沟槽，相邻所述第一沟槽之间形成第一半导体柱；对所述第一半导体柱进行热氧化工艺直至所述第一半导体柱被全部氧化形成热氧化层，所述热氧化层相互连接形成填充满所述第一沟槽的场氧化层。
2.如权利要求1所述的场氧化层的形成方法，其特征在于，所述第一沟槽和所述第一半导体柱的平均宽度之和大于或等于工艺节距，并且小于或等于I P m。
3.如权利要求1所述的场氧化层的形成方法，其特征在于，所述形成方法还包括: 在形成所述第一沟槽的同时，在所述半导体衬底上形成第二沟槽； 在形成所述场氧化层的同时，在所述第二沟槽的底部和侧壁形成栅氧化层。
4.如权利要求3所述的场氧化层的形成方法，其特征在于，所述第一沟槽的平均宽度小于或者等于所述栅氧化层的厚度。
5.如权利要求1所述的场氧化层的形成方法，其特征在于，所述第一沟槽的深度范围力 0.5 μ m ?2.5 μ m。
6.如权利要求3所述的场氧化层的形成方法，其特征在于，全部所述第一沟槽和全部所述第一半导体柱的宽度之和为所述第二沟槽宽度的5倍以上。
7.如权利要求1所述的场氧化层的形成方法，其特征在于，所述热氧化工艺采用的温度范围包括800°C?1500°C，采用的氧气流量范围包括0.1sccm?15sccm。
8.如权利要求1所述的场氧化层的形成方法，其特征在于，所述第一沟槽呈燕尾槽型。
9.如权利要求1所述的场氧化层的形成方法，其特征在于，所述半导体衬底为外延层。
10.如权利要求1所述的场氧化层的形成方法，其特征在于，所述半导体衬底的材料为硅。
【文档编号】H01L21/762GK103824803SQ201410081176
【公开日】2014年5月28日 申请日期:2014年3月6日 优先权日:2014年3月6日
【发明者】楼颖颖 申请人:上海华虹宏力半导体制造有限公司