GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法与流程

本发明涉及一种增强型遂穿场效应晶体管及其制备工艺，特别涉及一种通过自对准工艺实现GaN增强型遂穿HEMT的方法，属于微电子工艺领域。

背景技术：

HEMT器件是充分利用半导体的异质结结构(Heterostructure)形成的二维电子气而制成的，与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比，Ⅲ族氮化物半导体由于压电极化和自发极化效应，在异质结构(如AlGaN/GaN)上，能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中，势垒层一般不需要进行掺杂。同时，Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。

现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时，特别是作为功率开关器件时，增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F处理等技术，但这些技术都存在自身的不足。例如，薄的势垒层技术不使用刻蚀工艺，所以带来的损伤小，但是由于较薄的势垒层，器件的饱和电流较小，F等离子处理也能实现增强型HEMT器件，并且不需要刻蚀，但是F的等离子体在注入的过程中也会刻蚀势垒层。造成器件性能的降低。P型盖帽层技术不产生离子刻蚀对沟道电子的影响，所以具有较高的饱和电流，但是，一般采用的P型半导体(如P-AlGaN、P-GaN、P-InGaN)等，在使用干法刻蚀的过程中(如Cl₂等离子刻蚀)，势垒层AlGaN与P型半导体具有很小的刻蚀选择比，所以很难控制将P型半导体完全刻蚀，同时刻蚀停止在势垒层AlGaN表面，利用遂穿效应可以有效的实现增强型HEMT器件，但是在遂穿器件中，源电极和栅电极要距离很近(几个到几十个纳米)，通过传统的微电子工艺制作距离在纳米量级的源电极和栅电极是 非常困难的。

技术实现要素：

针对现有技术中的不足，本发明的主要目的在于提供一种GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法。

为实现前述发明目的，本发明采用的技术方案包括：

在一些实施例中提供了一种GaN增强型遂穿HEMT，其包括主要由第一半导体和第二半导体组成的异质结构以及源、漏、栅电极，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，所述源、漏电极经形成于所述异质结构内的二维电子气电连接，所述栅电极设置于源电极和漏电极之间，所述源电极与第二半导体之间形成肖特基接触，所述漏电极与二维电子气形成欧姆接触。

在一些实施例中，所述栅电极与第二半导体之间还分布有栅介质层，且所述栅电极与栅介质层之间形成肖特基接触。

在一些实施例中，当栅电极电压小于或等于0，而漏电极电压大于设定电压时，漏电极与源电极形成反向的肖特基结构，所述HEMT处于关断状态，而当栅电极电压大于阈值电压时，因量子遂穿效应形成导电通道使所述HEMT处于开启状态。

在一些实施例中还提供了一种通过自对准实现GaN增强型遂穿HEMT的方法，其包括：

在衬底上生长形成主要由第一半导体和第二半导体组成的异质结构，其中所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙；

在第二半导体上生长形成栅介质层，

刻蚀除去与漏电极对应区域的栅介质层，并制作漏电极，且使漏电极与形成于异质结构中的二维电子气形成欧姆接触；

采用自对准工艺进行栅、源电极的制作，使源电极和栅电极分别与第二半导体和栅介质层形成肖特基接触。

在一些实施例中，所述的方法还包括：

在完成漏电极的制作后，于栅介质层上沉积栅电极材料，且使栅电极材料与栅介质层形成肖特基接触，

在栅电极材料上方设置掩膜，并利用所述掩膜至少对与源电极对应区域的栅介质层或栅 介质层及栅电极材料进行刻蚀，直至到达第二半导体层表面或第二半导体层的设定深度处，之后再利用所述掩膜沉积源电极材料而制作形成源电极，实现源电极和栅电极的自对准。

与现有技术相比，本发明的优点包括：充分利用电子遂穿的效应，实现了GaN基HEMT器件以常关型的工作模式运行，提高了器件在系统应用过程中的安全性，并且降低系统的功耗，特别是在器件制作过程中充分利用自对准工艺，降低了工艺难度和器件的成品率，重复性好，利于实现工业化生产。

附图说明

图1是普通耗尽型GaN HEMT器件的局部结构示意图；

图2是本发明一典型增强型GaN HEMT器件的局部结构示意图；

图3是本发明一典型实施方案中的器件制作流程图；

图4是本发明一典型增强型GaN HEMT器件的能带原理图；

附图标记说明：衬底1、氮化镓2、氮化铝3、势垒层4、栅电极5、剥离金属6、二维电子气7、源电极8、漏电极9、栅介质10、掩膜11。

具体实施方式

下文将对本发明的技术方案作更为详尽的解释说明。但是，应当理解，在本发明范围内，本发明的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。

本发明的一个方面涉及了一种GaN增强型遂穿HEMT。在一些实施例中，所述HEMT包括主要由第一半导体和第二半导体组成的异质结构以及源、漏、栅电极，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，所述源、漏电极经形成于所述异质结构内的二维电子气电连接，所述栅电极设置于源电极和漏电极之间，所述源电极与第二半导体之间形成肖特基接触，所述漏电极与二维电子气形成欧姆接触。

在一些实施例中，所述栅电极与第二半导体之间还分布有栅介质层，且所述栅电极与栅介质层之间形成肖特基接触。

其中，所述栅介质层的材料可包括SiO₂、Al₂O₃和氮化硅中的任一种或两种以上的组合，但不限于此。

进一步的，在一些较为具体的实施例中，所述栅介质层的厚度为20nm-100nm。

在一些实施例中，当栅电极电压小于或等于0，而漏电极电压大于设定电压时，漏电极与源电极形成反向的肖特基结构，所述HEMT处于关断状态，而当栅电极电压大于阈值电压时，因量子遂穿效应形成导电通道使所述HEMT处于开启状态。

具体而言，当栅电极电压大于阈值电压时，源电极一端的电子可以通过量子遂穿的效应，越过势垒层，使HEMT器件导通。

进一步的，在栅电极电压(栅压)大于阈值电压时，由于栅电极下端的导带向下弯曲，电子由于量子遂穿效应，可以遂穿过势垒层，使HEMT器件导通。

在一些较为优选的实施例中，所述栅电极与源电极在水平方向上的距离大于或等于0，在垂直方向上的高度差大于0。换言之，所述栅电极和源电极在水平方向上的距离可以为零，而只在垂直方向上存在高度差。

在一些实施例中，所述第一半导体的材料可选自GaN，但不限于此。

在一些实施例中，所述第二半导体的材料可选自Al_xGa_(1-x)N(0＜x≤1)，但不限于此。

在一些实施例中，所述源电极下端直接与第二半导体表面接触或穿入第二半导体。

在一些实施例中，当所述HEMT器件工作时，其源电极和漏电极分别与电源的低电位和高电位连接。

在一较为具体的实施案例中，所述异质结构可以主要由GaN和Al_xGa_(1-x)N(0＜x≤1)半导体组成，源、漏电极位于Al_xGa_(1-x)N表面并且通过欧姆接触与二维电子气相连接，其中，源电极与Al_xGa_(1-x)N形成肖特基接触。栅电极设于源、漏电极之间，并且栅电极与源电极通过自对准工艺进行制作，当栅电极没有施加电压或者施加电压小于零电压，漏电极施加高压时，漏电极与源电极形成反向的肖特基结构，器件处于关断状态，但当栅电极的电压大于阈值电压时，由于量子遂穿，电子可以穿越势垒层，形成导电通道，器件开启，所以器件为常关型器件。

本发明的一个方面涉及了一种通过自对准实现GaN增强型遂穿HEMT的方法。在一些实施例中，所述的方法包括：

在衬底上生长形成主要由第一半导体和第二半导体组成的异质结构，其中所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙；

在第二半导体上生长形成栅介质层，

刻蚀除去与漏电极对应区域的栅介质层，并制作漏电极，且使漏电极与形成于异质结构中的二维电子气形成欧姆接触；

采用自对准工艺进行栅、源电极的制作，使源电极和栅电极分别与第二半导体和栅介质层形成肖特基接触。

在一些较为具体的实施例中，所述的方法可以包括：

在完成漏电极的制作后，于栅介质层上沉积栅电极材料(例如栅金属)，且使栅电极材料与栅介质层形成肖特基接触，

在栅电极材料上方设置掩膜，并利用所述掩膜至少对与源电极对应区域的栅介质层或栅介质层及栅电极材料进行刻蚀，直至到达第二半导体层表面或第二半导体层的设定深度处，之后再利用所述掩膜沉积源电极材料而制作形成源电极，实现源电极和栅电极的自对准。

在一些更为具体的实施例中，所述的方法可以包括：

在完成漏电极的制作后，于所形成的器件上设置图形化掩膜，并利用所述图形化掩膜沉积栅电极材料，且使栅电极材料与栅介质层形成肖特基接触。

在一些较为具体的实施例中，在制作栅电极时，可以通过刻蚀栅电极材料形成栅图形，在刻蚀过程中，掩膜可以选择使用但不限于光刻胶，并且刻蚀掩膜可以作为下一步沉积源电极的掩膜，从而实现源电极和栅电极的自对准工艺。

在一些实施例中，在沉积源电极材料(例如源电极金属)前，可以将源电极下端的部分第二半导体层(势垒层)刻蚀。

在本发明的前述实施例中，栅电极和源电极的制作工艺主要是通过自对准工艺而不是采用两次光刻，如此提高了器件的成品率和工艺难度，较之传统工艺，工艺的重复性和实用性显著提高。

以下结合附图等对本发明的技术方案作进一步的解释说明。

参阅图1，对于普通HEMT器件(以AlGaN/GaN器件为例，如下均简称“器件”)，一般而言，当在栅电极5施加零偏压或者没有加偏压时，漏电极9和源电极8都与二维电子气7相连接，所以器件的漏电极9和源电极8是导通的，器件处于开启状态，一般称这种器件为耗尽型HEMT器件，也可以称作常开型HEMT器件。在器件关断过程中，栅电极必须施加一定的负偏压，并且所加偏压V<Vth，将栅下二维电子耗尽，在实际的应用过程中，存在功耗高和安全性方面的问题。

参阅图2是本发明一典型增强型GaN HEMT器件的局部结构示意图，当栅电极5是零偏压，漏电极9施加高压时，所述HEMT器件的源电极8和漏电极9为反偏的肖特基二极管，器件处于关断状态，当栅电极电压大于阈值电压时，由于栅电极下端的导带向下弯曲，电子由于量子遂穿效应，可以遂穿过势垒层，器件导通。

参阅图3是本发明一典型实施方案中的器件制作流程图。可以首先在标准的HEMT外延结构的势垒层4上生长栅介质层10，栅介质的厚度在20nm-100nm之间，可以选择但不限于SiO₂、Al₂O₃和SiN(氮化硅)等半导体材料，将漏电极9下端的栅介质刻蚀完全，然后沉积金属，沉积的金属与二维电子气形成欧姆接触。然后对样品进行图形化，沉积栅金属5，并且金属与半导体形成肖特基接触，为实现器件的源电极和栅电极的自对准，需要在栅电极的5的上方制作掩膜11，使用掩膜11将源电极8下端的部分栅电极金属5和栅介质刻蚀完全，刻蚀停止在势垒层4表面，或者将部分势垒层去除，然后沉积金属，形成源电极8，源电极8与势垒层形成肖特基接触，实现器件的源电极和栅电极的自对准，最后将掩膜11上端的金属6去除，形成最后增强型遂穿HEMT器件。

参阅图4是本发明一典型增强型GaN HEMT器件的能带原理图。其中示意的表示出不同栅电极电压，在栅电极电压小于零电压或者等于零电压时，由于源电极中的电子如果到达漏电极，必须越过一定的势垒高度，所以电子需要一定的能量才能完成，当栅电极电压大于阈值电压时，由于栅电极电压为正电压，栅电极下端的能带向下弯曲，当能带弯曲到一定阈值时，即势垒宽度足够小，达到电子遂穿的极限，由于量子遂穿效应，电子会遂穿过势垒层，到达源电极10，器件导通。

实施例 参阅图3是本发明一典型实施方案中的器件制作流程图。首先在标准的HEMT外延结构的势垒层4上生长栅介质层10，栅介质的厚度在20nm-100nm之间，可以选择但不限于SiO₂、Al₂O₃和SiN等半导体材料，将漏电极9下端的栅介质刻蚀完全，刻蚀可以采用干法可以也可以采用湿法刻蚀，例如如果使用SiN作为栅介质，可以选择氟基等离子体进行干法刻蚀和氢氟酸进行湿法刻蚀。然后在沉积金属，一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属，金属沉积后将源、漏电极外的金属剥离干净，然后进行快速退火(890℃、30s)，通过退火工艺，使得沉积的金属与二维电子气形成欧姆接触。然后对样品进行图形化，图形化的方式可以选择但不限于选择使用光刻、激光直写等，图形化后沉积栅金属5，并且金属与半导体形成肖特基接触，金属可以选择但不限于沉积镍/金 (Ni/Au 50nm/150nm)，为实现器件的源电极和栅电极的自对准，需要在栅电极的5的上方制作掩膜11，掩膜11可以使用光刻胶，掩膜11作为刻蚀掩膜的同时也作为沉积源电极金属8的掩膜，使用掩膜11将源电极8下端的部分栅电极金属5和栅介质刻蚀完全，刻蚀停止在势垒层4表面，或者将部分势垒层去除，然后沉积金属，形成源电极8，源电极8与势垒层形成肖特基接触，金属可以选择但不限于沉积镍/金(Ni/Au 50nm/150nm)，实现器件的源电极和栅电极的自对准，最后将掩膜11上端的金属6去除，形成最后增强型遂穿HEMT器件。

上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。