阵列基板及其驱动方法和显示装置与流程

本公开总体涉及显示技术领域，具体而言，涉及一种阵列基板及其驱动方法和显示装置。

背景技术：

近年来，随着虚拟现实技术(Virtual Reality，简称VR)的快速发展，对显示装置也提出更高的要求，例如可以利用3D液晶显示装置实现VR。

为了使3D液晶显示装置实现3D快门显示，通常需要在一帧画面显示后快门切换时插入黑画面，以减少左右眼画面串扰，提升3D显示效果。在阵列基板的显示区域设置有多行像素薄膜晶体管以及设置在像素薄膜晶体管上边界和/或下边界的一行或两行虚拟像素薄膜晶体管。通常，一个像素薄膜晶体管对应一个像素单元，一个虚拟像素薄膜晶体管对应一个虚拟像素单元，在(虚拟)像素薄膜晶体管导通时相应的数据信号写入到相对应的(虚拟)像素单元中。

同时还需要在阵列基板的显示区域的外侧设置公共电极开关电路，以便在插入黑画面时将所有的薄膜晶体管打开，但是由于公共电极开关电路需占用显示区域外侧一定的宽度，使得非显示区域增宽。因此，需要一种新的阵列基板及其驱动方法和显示装置。

在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开提供一种阵列基板及其驱动方法和显示装置，以解决现有技术中公共电极开关电路占用显示区域外侧一定的宽度的技术问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种阵列基板，包括：

多行像素薄膜晶体管以及至少一行虚拟像素薄膜晶体管；

多条栅线，分别与相应行的像素薄膜晶体管以及虚拟像素薄膜晶体管的栅极连接；

多条数据线，分别与相应列的像素薄膜晶体管以及虚拟像素薄膜晶体管的源极连接；

其中虚拟像素薄膜晶体管的漏极与公共电极连接，以提供预设电压。

在本公开的一种示例性实施例中，公共电极为与栅线同层的第一公共电极，且第一公共电极与虚拟像素薄膜晶体管的漏极通过层间介质层上的过孔连接。

在本公开的一种示例性实施例中，公共电极为位于平坦化层上方的第二公共电极，且第二公共电极与虚拟像素薄膜晶体管的漏极通过平坦化层上的过孔连接。

在本公开的一种示例性实施例中，第二公共电极为透明导电薄膜。

在本公开的一种示例性实施例中，至少一行虚拟像素薄膜晶体管为两行虚拟像素薄膜晶体管，分别设置在第一行像素薄膜晶体管之前以及最后一行像素薄膜晶体管之后。

根据本公开的一个方面，提供一种阵列基板的驱动方法，阵列基板上设置有多条栅线、多条数据线、多行像素薄膜晶体管以及至少一行虚拟像素薄膜晶体管，驱动方法包括：

通过栅线向相应行的像素薄膜晶体管和虚拟像素薄膜晶体管提供扫描信号；

通过数据线向相应列的像素薄膜晶体管和虚拟像素薄膜晶体管提供数据信号；

通过与虚拟像素薄膜晶体管的漏极连接的公共电极向虚拟像素薄膜晶体管提供预设电压。

在本公开的一种示例性实施例中，在3D显示的插黑帧，栅线向虚拟像素薄膜晶体管的栅极提供的扫描信号触发虚拟像素薄膜晶体管导通，公共电极将所对应的一列像素薄膜晶体管以及虚拟像素薄膜晶体管的数据信号预充至预设电压。

在本公开的一种示例性实施例中，预设电压由与栅线同层的第一公共电极或位于平坦化层上方的第二公共电极提供，其中第一公共电极通过层间介质层上的过孔与虚拟像素薄膜晶体管的漏极连接，第二公共电极通过平坦化层上的过孔与虚拟像素薄膜晶体管的漏极连接。

在本公开的一种示例性实施例中，在2D显示的预充电阶段，一帧画面显示结束后，数据线的电位被预充至预设电压。

根据本公开的一个方面，提供一种显示装置，包括上述的阵列基板。

根据本公开的技术方案，能够得到以下技术效果：

通过将虚拟像素薄膜晶体管的漏极与公共电极通过过孔连接，实现在3D显示时将显示区域的数据信号拉到预设电压，显示黑画面，实现左右眼图像的插黑功能，带来良好的VR视觉体验。同时，在2D显示时，在一帧画面结束后将数据线电压预充到预设电压，避免数据线的电压由负的电压值直接跳变到正的电压值，可以降低画面显示的闪烁现象。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。

图1示出本公开一相关实施例中提供的一种阵列基板的结构示意图。

图2示出本公开提供的一种阵列基板的结构示意图。

图3示出图2中其中一个虚拟像素薄膜晶体管的截面图。

图4示出图3中虚拟像素薄膜晶体管的剖面图。

图5示出液晶显示通常所采用的列翻转正负电压切换方式的示意图。

图6示出通常2D显示时电压变化波形图。

图7示出本公开中2D显示时电压变化波形图。

图8示出还本公开提供的另一种阵列基板的结构示意图。

图9示出图8中其中一个虚拟像素薄膜晶体管的截面图。

图10示出图9中虚拟像素薄膜晶体管的剖面图。

图11示出本公开提供的一种阵列基板的驱动方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。

附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

图1示出本公开一相关实施例中提供的一种阵列基板的结构示意图，包括：多行像素薄膜晶体管T1以及设置在像素薄膜晶体管上边界和下边界的两行虚拟像素薄膜晶体管T2。如图1所示，其中每一行像素薄膜晶体管T1的栅极均连接到栅极线M1gate上，源极连接到数据线上，漏极连接到像素单元；每一行虚拟像素薄膜晶体管T2的栅极均连接到虚拟栅线VGL上，该虚拟栅线VGL提供一预置低电平，源极连接到数据线上，漏极连接到公共电极线ITO1_COM上，该公共电极线提供一公共电压。在上边界的虚拟像素薄膜晶体管T2外围电路中还设置有公共电极开关电路，包括多个薄膜晶体管T3，每个薄膜晶体管T3的栅极连接到控制金属线SW_COM_M2上，源极连接到数据线上，漏极连接到另一公共电极线V_COM上，该另一公共电极线提供一预置电压。

由于虚拟像素薄膜晶体管T2的栅极均连接到预置低电平上，处于常闭状态，并不工作。当为了实现3D快门式显示而需要插入黑画面时，将所有薄膜晶体管导通，在公共电极开关电路中的薄膜晶体管T3导通时，将其漏极电压(也就是预置电压)通过数据线写入到每一个像素单元中，从而显示黑画面。

本公开提供的一种阵列基板，包括：多行像素薄膜晶体管、至少一行虚拟像素薄膜晶体管、多条栅线以及多条数据线，多条栅线分别与相应行的像素薄膜晶体管以及虚拟像素薄膜晶体管的栅极连接；多条数据线分别与相应列的像素薄膜晶体管以及虚拟像素薄膜晶体管的源极连接；其中虚拟像素薄膜晶体管的漏极与公共电极连接，以提供预设电压。

其中这里的“公共电极”可以是指与栅极同层的金属电极，也可以是指与栅极不同层、位于平坦化层上方的金属氧化物薄膜。

图2示出本公开提供的一种阵列基板的结构示意图，包括：多行像素薄膜晶体管T1、至少一行虚拟像素薄膜晶体管T2、多条栅线以及多条数据线，多条栅线分别与相应行的像素薄膜晶体管T1以及虚拟像素薄膜晶体管T2的栅极连接；多条数据线分别与相应列的像素薄膜晶体管T1以及虚拟像素薄膜晶体管T2的源极连接；其中虚拟像素薄膜晶体管T2的漏极与公共电极连接，以提供预设电压。其中的公共电极为与栅线同层的第一公共电极，且第一公共电极与虚拟像素薄膜晶体管T2的漏极通过层间介质层上的过孔连接。

如图2所示，本公开中的至少一行虚拟像素薄膜晶体管T2为两行虚拟像素薄膜晶体管T2，分别设置在第一行像素薄膜晶体管T1之前以及最后一行像素薄膜晶体管T1之后。通过在第一行和最后一行的虚拟像素薄膜晶体管T2均设置有虚拟移位寄存器驱动电路，漏极连接到第一公共电极上，在3D显示时，第一行和最后一行的虚拟像素薄膜晶体管T2导通时，将其漏极电压(也就是预设电压)通过数据线写入到每一个像素单元中，从而显示黑画面，实现左眼画面和右眼画面之间的插黑。

图3示出图2中其中一个虚拟像素薄膜晶体管的俯视图，相应的，图4示出图3中虚拟像素薄膜晶体管的剖面图。图3-图4中用M1_COM表示第一公共电极，即与栅极同层的金属电极，也就是图3中的第一公共电极M1_COM与栅极线M1gate为同层金属(即第一金属层)形成。图3中的与栅极不同层的一第二金属层M2，用于形成图4中的源极S和漏极D。结合参考图3和图4所示，通过第一过孔K1连通源极S与半导体有源层SAL，通过第二过孔K2连通漏极D与半导体有源层SAL，同时还通过第三过孔K3连通漏极D与第一公共电极M1_COM，最后，通过第四过孔K4连通漏极D与第二公共电极ITO1。

同时参见图4所示，其中漏极D与第一公共电极M1_COM之间的第三过孔K3是通过对第一公共电极M1_COM上方的层间介质层ILD经过加工工艺而得到的过孔，而漏极D与第二公共电极ITO1之间的第四过孔K4是通过对第二金属层M2上方的平坦化层PLN经过加工工艺而得到的过孔。在3D显示时，虚拟像素薄膜晶体管导通，由于虚拟像素薄膜晶体管的漏极D与第一公共电极M1_COM之间通过第三过孔K3导通，漏极电压(也就是预设电压通过数据线写入到每一个像素单元中，从而显示黑画面，实现左眼画面和右眼画面之间的插黑功能。

另外，图4中还示出了玻璃基板GS、遮光层LS、缓冲层BL、平坦化层PLN、钝化层PL以及像素电极ITO2。还需要说明的是，图4中示出的薄膜晶体管为双栅型结构，但并不以此为限。

图5示出液晶显示通常所采用的列翻转正负电压切换方式的示意图，当对应像素单元的薄膜晶体管逐行导通时，对导通这一行的正负电压进行翻转，即原来正电压的变为负电压，原来负电压的变为正电压，同时其他行的正负电压保持不变，通过列翻转正负电压切换可以减少液晶极化导致的残影问题。

图6示出通常2D显示时电压变化波形图，由于此时不需要“插黑”功能，当正负帧切换时，由第1行gate的负的电压值直接跳变到第2行gate的正的电压值，即从图6中的负的数据电压(即data)直接跳变到正的数据电压，这样导致数据电压变化较大，feedthrough影响增大，画面显示闪烁的现象较为严重。

图7示出本公开中2D显示时电压变化波形图，虽然也不需要“插黑”功能，但是在正负帧切换时，如图7所示，由于已将在一帧画面结束后将数据线电压预充到预设电压，也就是先从负的数据电压到预设电压，再从预设电压到正的数据电压，因此不再是由负的电压值直接跳变到正的电压值，可以减少列反转导致的feedthrough，改善首行显示薄膜晶体管器件的充电率，从而降低画面显示的闪烁现象。

基于上述，本公开提供的阵列基板通过将虚拟像素薄膜晶体管的漏极与第一公共电极通过层间介质层ILD的过孔连通，实现在3D显示时将显示区域的数据信号拉到预设电压，显示黑画面，实现左右眼图像的插黑功能，带来良好的VR视觉体验。同时，在2D显示时，在一帧画面结束后将数据线电压预充到预设电压，避免数据线的电压由负的电压值直接跳变到正的电压值，可以降低画面显示的闪烁现象。

图8示出还本公开提供的另一种阵列基板的结构示意图，包括：多行像素薄膜晶体管T1、至少一行虚拟像素薄膜晶体管T2、多条栅线以及多条数据线，多条栅线分别与相应行的像素薄膜晶体管T1以及虚拟像素薄膜晶体管T2的栅极连接；多条数据线分别与相应列的像素薄膜晶体管T1以及虚拟像素薄膜晶体管T2的源极连接；其中虚拟像素薄膜晶体管T2的漏极与公共电极连接，以提供预设电压。

由于在该结构中并未设置与栅极同层的第一公共电极，此时的公共电极为位于平坦化层上方的第二公共电极，且第二公共电极与虚拟像素薄膜晶体管T2的漏极通过平坦化层上的过孔连接。

通过在第一行和最后一行的虚拟像素薄膜晶体管T2均设置有虚拟移位寄存器驱动电路，漏极连接到第二公共电极上，在3D显示时，第一行和最后一行的虚拟像素薄膜晶体管T2导通时，将其漏极电压(也就是预设电压)通过数据线写入到每一个像素单元中，从而显示黑画面，实现左眼画面和右眼画面之间的插黑。

图9示出图8中其中一个虚拟像素薄膜晶体管的俯视图，相应的，图10示出虚拟像素薄膜晶体管的剖面图。图8中ITO1_COM表示与栅极G不同层的公共电极线，图9-图10中用ITO1表示第二公共电极，该第二公共电极为透明导电薄膜。透明导电薄膜的主要成份是氧化铟锡，具有很好的导电性和透明性。结合参考图9和图10所示，通过第一过孔K1连通源极S与半导体有源层SAL，通过第二过孔K2连通漏极D与半导体有源层SAL，同时还通过第四过孔K4连通漏极D与第二公共电极ITO1。其中第一过孔K1、第二过孔K2以及第四过孔K4的形成同图4中相应描述，此处不再赘述。

由于图8所示的阵列基板中没有设置与栅极G同层的第一公共电极M1_COM，因此在3D显示时，虚拟像素薄膜晶体管导通，由于虚拟像素薄膜晶体管的漏极D与第二公共电极ITO1之间通过第四过孔K4导通，漏极电压(也就是预设电压)通过数据线写入到每一个像素单元中，从而显示黑画面，实现左眼画面和右眼画面之间的插黑功能。

同理，2D显示时，在正负帧切换时，也可以将在一帧画面结束后将数据线电压预充到预设电压，也就是先从负的数据电压到预设电压，再从预设电压到正的数据电压，因此不再是由负的电压值直接跳变到正的电压值，可以减少列反转导致的feedthrough，改善首行显示薄膜晶体管器件的充电率，从而降低画面显示的闪烁现象。

基于上述，本公开图8所示的阵列基板结构虽然与图2不同，但是同样可以实现3D显示时左右眼图像的插黑功能，在2D显示时降低画面显示的闪烁现象的效果。

根据本公开提供的上述两种阵列基板的结果，还提供一种阵列基板的驱动方法，其中阵列基板上设置有多条栅线、多条数据线、多行像素薄膜晶体管以及至少一行虚拟像素薄膜晶体管，图11示出本公开提供的一种阵列基板的驱动方法的流程图。

如图11所示，在步骤S10中，通过栅线向相应行的像素薄膜晶体管和虚拟像素薄膜晶体管提供扫描信号。

如图11所示，在步骤S20中，通过数据线向相应列的像素薄膜晶体管和虚拟像素薄膜晶体管提供数据信号。

如图11所示，在步骤S30中，通过与虚拟像素薄膜晶体管的漏极连接的公共电极向虚拟像素薄膜晶体管提供预设电压。

其中的预设电压VCOM可以由与栅线同层的第一公共电极提供，或者由位于平坦化层上方的第二公共电极提供。

参考图3和图4所示，第一公共电极M1_COM为与栅极同层的金属电极，通过层间介质层上的第三过孔K3与虚拟像素薄膜晶体管的漏极D连接。另外参考图9和图10所示，第二公共电极ITO1位于平坦化层上方通过平坦化层PLN上的第四过孔K4与虚拟像素薄膜晶体管的漏极D连接。

基于上述两种阵列基板的结构，在3D显示的插黑帧，栅线向虚拟像素薄膜晶体管的栅极提供的扫描信号触发虚拟像素薄膜晶体管导通，公共电极将所对应的一列像素薄膜晶体管以及虚拟像素薄膜晶体管的数据信号预充至预设电压，这样漏极电压(也就是预设电压)通过数据线写入到每一个像素单元中，从而显示黑画面，实现左眼画面和右眼画面之间的插黑功能。

另外，在2D显示的预充电阶段，一帧画面显示结束后，数据线的电位被预充至预设电压，这样在正负帧切换时，由于已将在一帧画面结束后将数据线电压预充到预设电压，也就是先从负的数据电压到预设电压，再从预设电压到正的数据电压，因此不再是由负的电压值直接跳变到正的电压值，可以减少列反转导致的feedthrough，改善首行显示薄膜晶体管器件的充电率，从而降低画面显示的闪烁现象。

综上所述，本公开最后还提供一种显示装置，其中包括上述图2或图8所示的阵列基板。

应清楚地理解，本公开描述了如何形成和使用特定示例，但本公开的原理不限于这些示例的任何细节。相反，基于本公开公开的内容的教导，这些原理能够应用于许多其它实施方式。

以上具体地示出和描述了本公开的示例性实施方式。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。