垂直腔面发射激光器阵列及其制造方法与流程

本发明涉及一种垂直腔面发射激光器阵列及其制造方法。

背景技术：

日本专利文献特开2009-238963号公报公开了一种发光二极管芯片，其包括：半导体基板；多个发光部，每个发光部包括形成在该半导体基板上的一种导电型半导体层和层叠在该导电型半导体层上的反向导电型半导体层接合在一起的接合部分，并且各发光部的接合部分彼此分离；第一共用电极，其设置在半导体基板上，并电连接到包括在每一个发光部中的一种导电型半导体层；以及第二共用电极，其设置在半导体基板上，并电连接到包括在每一个发光部中的反向导电型半导体层。

日本专利文献特开2011-077447号公报公开了一种发光装置，其包括：多个单晶半导体薄膜，其紧密地固定在基板表面或形成在基板表面上的接合层的表面上；以及第一导电侧金属层和第二导电侧金属层，其分别连接到单晶半导体薄膜的发光部的第一导电侧电极和第二导电侧电极，其中，第一导电侧金属层和第二导电侧金属层的顶面比发光部的顶面更靠近基板。

日本专利文献特开2012-028749号公报公开了一种发光二极管，其包括：基板；形成在基板上的多个发光单元，每个发光单元包括具有第一侧部和与第一侧部相反侧的第二侧部的框架；第一电极焊盘，其设置在第一侧部；第二电极焊盘，其与第一电极焊盘相对且具有线性形状，以便与第二侧部的框架一起包围第二侧部的周边区域；以及接线，其在两个发光单元之间连接第一电极焊盘和第二电极焊盘。

技术实现要素：

本发明的目的在于提供一种垂直腔面发射激光器阵列，与采用具有绝缘膜-金属膜结构的布线层的情况相比，具有能够在较低的驱动电压下运转并且较容易与其他垂直腔面发射激光器阵列连接的布线结构。本发明的另一个目的是提供一种用于制造垂直腔面发射激光器阵列的方法。

根据本发明的第一方面，提供一种垂直腔面发射激光器阵列，其包括：形成在基板上的接触层；形成在所述接触层上的多个台面结构，每个台面结构包括第一导电型的第一半导体多层反射镜、在所述第一半导体多层反射镜上的有源区、以及在所述有源区上的第二导电型的第二半导体多层反射镜；形成在所述台面结构周围的接触层上的第一金属层，所述第一金属层的一部分作为第一导电型的电极焊盘；形成在所述第一金属层上的绝缘膜；以及形成在所述绝缘膜上的第二金属层，所述第二金属层的一部分作为第二导电型的电极焊盘。所述台面结构并联电连接。

根据本发明的第二方面，在根据第一方面的垂直腔面发射激光器阵列中，所述第二导电型的电极焊盘形成在多层体上，所述多层体包括形成在所述接触层上的所述第一金属层以及形成在所述第一金属层上的所述绝缘膜。

根据本发明的第三方面，在根据第一方面的垂直腔面发射激光器阵列中，所述第二导电型的电极焊盘形成在直接形成于所述接触层上的所述绝缘膜上。

根据本发明的第四方面，在根据第一至第三方面中的任一项所述的垂直腔面发射激光器阵列中，所述第一金属层和所述第二金属层各自由单一的连续金属层构成。

根据本发明的第五方面，在根据第一至第四方面中的任一项所述的垂直腔面发射激光器阵列中，所述第一导电型的电极焊盘和所述第二导电型的电极焊盘各自具有足够大的面积，以使多个接合线能够连接到其上。

根据本发明的第六方面，在根据第一至第五方面中的任一项所述的垂直腔面发射激光器阵列中，所述第一导电型的电极焊盘和所述第二导电型的电极焊盘各自具有与所述基板的宽度基本上相同的宽度。

根据本发明的第七方面，在根据第一至第六方面中的任一项所述的垂直腔面发射激光器阵列中，所述第一金属层的尺寸和所述第二金属层的尺寸在形成所述台面结构的区域中基本上相同。

根据本发明的第八方面，在根据第一至第七方面中的任一项所述的垂直腔面发射激光器阵列中，所述第一金属层覆盖所述第一半导体多层反射镜的侧表面的至少一部分。

根据本发明的第九方面，在根据第一至第八方面中任一项所述的垂直腔面发射激光器阵列中，所述第二金属层覆盖所述台面结构的整个侧表面，所述绝缘膜设置在该第二金属层与该台面结构的侧表面之间。

根据本发明的第十方面，在根据第一到第九方面中的任一项所述的垂直腔面发射激光器阵列中，所述每个台面结构包括第一台面和第二台面，所述第一台面包括所述第二半导体多层反射镜和所述有源区，所述第二台面包括所述第一半导体多层反射镜并且所述第二台面的外形大于所述第一台面的外形。

根据本发明的第十一方面，在根据第十方面的垂直腔面发射激光器阵列中，所述第一金属层覆盖所述第一半导体多层反射镜的侧表面和所述第一半导体多层反射镜的顶面的一部分。

根据本发明的第十二方面，提供一种垂直腔面发射激光器，其包括：具有台面结构的多个发光部；形成在所述台面结构周围的底面上的第一金属层，所述第一金属层的一部分作为第一导电型的电极焊盘；形成在所述第一金属层上的绝缘膜；以及形成在所述绝缘膜上的第二金属层，所述第二金属层的一部分作为第二导电型的电极焊盘。所述台面结构并联电连接。

根据本发明的第十三方面，提供一种用于制造垂直腔面发射激光器的方法，其包括：蚀刻半导体层使得接触层露出以形成半导体层的台面结构，所述半导体层形成在基板上并且包括接触层、第一导电型的第一半导体多层反射镜、有源区、以及第二导电型的第二半导体多层反射镜；形成第一金属层，所述第一金属层覆盖包括所述台面结构周围的所述接触层的区域，所述第一金属层的一部分作为第一导电型的电极焊盘；形成绝缘膜，所述绝缘膜形成在所述第一金属层上且不包括台面结构的顶面的区域中；以及形成第二金属层，所述第二金属层形成在所述绝缘膜上且包括所述台面结构的顶面的一部分的区域中，所述第二金属层的一部分作为第二导电型的电极焊盘。

本发明的第一、第十二、第十三本方面提供一种垂直腔面发射激光器阵列以及其制造方法，与阳极电极焊盘和阴极电极焊盘布置在同一侧且布线层具有绝缘膜-金属膜的层结构的情况相比，可减小驱动电压和施加到各台面结构的驱动电压的差异。

根据本发明的第二方面，与第二导电型的电极焊盘形成在形成于接触层上的绝缘膜上的情况相比，可减小表面的高低不平。

根据本发明的第三方面，与第二导电型的电极焊盘形成在包括形成于接触层上的第一金属层和形成在第一金属层上的绝缘膜的多层体上的情况相比，可降低引线接合时的漏电流。

根据本发明的第四方面，电力可以同时供给到各台面结构。

根据本发明的第五方面，多个接合线可以连接到第一导电型的电极焊盘和第二导电型的电极焊盘的每个上。

根据本发明的第六方面，接合线可以连接到宽度基本上等同于基板的宽度的区域上。

根据本发明的第七方面，在形成有台面结构的区域中，可提供具有基本上相同大小的第一金属层和第二金属层。

根据本发明的第八方面，与未覆盖第一半导体多层反射镜的侧表面的至少一部分的情况相比，可减小电压下降。

根据本发明的第九方面，与第二金属层不覆盖台面结构的侧表面的情况相比，可减小电压下降。

根据本发明的第十方面，与由单个台面形成每个台面结构的情况相比，第一金属层能够更容易地形成在第一半导体多层反射镜的侧表面以及第一半导体多层反射镜的顶面的一部分上。

根据本发明的第十一方面，与第一金属层仅覆盖接触层的情况相比，可提高散热性。

附图说明

将基于下列附图详细说明本发明的示例性实施例，其中：

图1A和图1B是示出根据第一示例性实施例的垂直腔面发射激光器阵列结构的一个示例的垂直剖面图；

图2A至图2C是示出根据第一示例性实施例的包括在垂直腔面发射激光器阵列中的多层金属膜的平面图；

图3A和图3B是示出根据第一示例性实施例的垂直腔面发射激光器阵列的散热结构；

图4A至图4D是示出根据第一示例性实施例的垂直腔面发射激光器阵列的制造方法的一个示例的垂直剖面图；

图5A至图5D是示出根据第一示例性实施例的垂直腔面发射激光器阵列的制造方法的一个示例的垂直剖面图；

图6是示出根据第二示例性实施例的垂直腔面发射激光器阵列结构的一个示例的垂直剖面图；

图7是示出根据第三示例性实施例的垂直腔面发射激光器阵列结构的一个示例的垂直剖面图；以及

图8A至图8C是示出根据比较例的垂直腔面发射激光器阵列的垂直剖面图。

具体实施方式

下面参照附图，对本发明的示例性实施例进行详细说明。

第一示例性实施例

参照图1A至图5D，对根据第一示例性实施例的垂直腔面发射激光器(VCSEL)阵列10进行说明。

图1A是示出根据第一示例性实施例的VCSEL阵列10结构的一个示例的垂直剖面图。图1B是图1A所示的结构的一部分的详细图。在第一示例性实施例中，将描述包括GaAs基板的GaAs类垂直腔面发射激光器阵列。然而，垂直腔面发射激光器阵列不限于此，也可以代替GaAs基板而包括InGaAsP类、AlGaInP类、或InGaN/GaN类的材料。虽然在第一示例性实施例中使用了n型缓冲层，但可以使用p型缓冲层。在这种情况下，下面的描述中的“n型”也可读作“p型”。

如图1A所示，VCSEL阵列10包括基板12、缓冲层14、下部分布布拉格反射镜(DBR)16、谐振器24、电流狭窄层32、上部DBR26、发射保护膜38以及多层金属膜M。设置在缓冲层14上的下部DBR16、谐振器24、电流狭窄层32以及上部DBR26具有台面(mesa)形状并形成作为发光部的立柱P(post P)。VCSEL阵列10包括立柱P。换言之，VCSEL阵列10是包括多个立柱P的单一的半导体芯片。

根据第一示例性实施例的基板12，例如，是半绝缘性GaAs基板。该半绝缘性GaAs基板是未掺杂有杂质的GaAs基板，并且具有非常高的电阻。该半绝缘性GaAs基板的片电阻值大约是几兆欧姆。可以使用导电基板或绝缘基板来代替半绝缘基板。在这种情况下，例如，VCSEL阵列10可以形成在GaAs基板上，从GaAs基板分离，然后粘贴到诸如绝缘性的AlN基板或导电性的Cu基板的具有高导热性的基板上。

形成于基板12上的缓冲层14由，例如，掺杂有硅(Si)的GaAs层构成，并向发光部(立柱P)提供负电位。更具体地，第一金属层M1形成在缓冲层14上的部分区域中，n型的下部DBR16也形成在缓冲层14上。当作为第一金属层M1的一部分的阴极电极焊盘KP连接到电源的负极端子时，负电位经由缓冲层14被供给到发光部。根据第一示例性实施例的缓冲层14热清洗后还具有改善基板前表面的结晶性的功能。然而，缓冲层14并不限于此，该功能可以由另一个层来提供。

形成在缓冲层14上的n型的下部DBR16是通过交替地层叠两种类型的半导体层(例如，AlGaAs层)而得到的多层反射镜，该两种类型的半导体层具有不同的折射率并且各半导体层的厚度为0.25λ'/n，在此λ'是VCSEL阵列10的振荡波长并且n是介质(半导体层)的折射率。在根据第一示例性实施例的VCSEL阵列10中，将振荡波长λ'，例如设为780nm。在下面的说明中，将λ＝(λ'/n)称为介质中的波长。

形成在下部DBR16上的每个谐振器24通过在基板12上依次层叠下隔离层、有源层(量子阱有源层)，以及上隔离层(未示出)而得到。每个谐振器24在对应的下部DBR16和下间隔层之间的界面具有一个反射面，以及在对应的上部DBR26和上间隔层之间的界面具有另一个反射面。下间隔层和上间隔层分别设置在量子阱有源层和下部DBR16之间以及量子阱有源层和上部DBR26之间，从而提供调节谐振器24的长度的功能以及用于限制载流子的包覆层的功能。

设置在谐振器24上的电流狭窄层32包括电流注入区域和选择性氧化区(未示出)。选择性氧化区域是在VCSEL阵列的制造方法的氧化步骤中已被氧化的立柱P的周边区域，且还没有被氧化的区域是电流注入区域。电流注入区域具有圆形或大致圆形的形状。电流注入区域调节流经VCSEL阵列10的发光部的电流，并且，例如，控制发光部振荡时的横模。

形成在电流狭窄层32上的上部DBR26是通过交替层叠两种类型的半导体层(例如，AlGaAs层)而得到的多层反射镜，该两种类型的半导体层具有不同的折射率并且各半导体层的厚度为0.25λ。虽然未示出，在上部DBR26的顶面上设置有p型接触层。

多层金属膜M包括在基板12上按顺序层叠的第一金属层M1、层间绝缘膜I、和第二金属层M2。第一金属层M1构成用于VCSEL阵列10的阴极的布线层，第二金属层M2构成用于VCSEL阵列10的阳极的布线层。

更具体地，如图1A所示，第一金属层M1形成在缓冲层14的前表面、下部DBR16的侧面以及下部DBR16的前表面的一部分上，并且第一金属层M1的一部分作为阴极电极焊盘KP。阴极电极焊盘KP连接到电源的负极端子，以使负电位施加到发光部。第一金属层M1在图1A中所示的n侧接触区域NC中与缓冲层14形成欧姆接触，该接触区域NC是第一金属层M1和缓冲层14之间的接触区域。

层间绝缘膜I是被设置成包覆包括立柱P的半导体层，并作为具有例如防止半导体层被暴露在外部水分等的功能的保护膜。层间绝缘膜I，例如，由氮氧化硅(SiON)膜或氮化硅(SiN)膜形成。根据第一示例性实施例的层间绝缘膜I设置在第一金属层M1和第二金属层M2之间，以便将第一金属层M1与第二金属层M2彼此电分离。

如图1A所示，第二金属层M2沿着缓冲层14、下部DBR16的侧表面和上部DBR26的侧表面以及上部DBR26的顶面的一部分形成在层间绝缘膜I上，并且第二金属层M2的一部分作为阳极电极焊盘AP。阳极电极焊盘AP连接到电源的正极端子，以使正极电位施加到发光部。第二金属层M2在图1A所示的p侧接触区域PC中与设置在上部DBR26上的p型接触层(未示出)形成欧姆接触。

图2A至2C是多层金属膜M的平面图。图2A示出第一金属层M1，即用于阴极的布线层，并且图2B示出第二金属层M2，即用于阳极的布线层。如图2A及2B所示，第一金属层M1和第二金属层M2中的每一个是延伸到包括所有的立柱P的区域并且包围每个立柱P的单一的连续金属层。图2C示出，在VCSEL阵列10的平面图中，第一金属层M1、层间绝缘膜I以及第二金属层M2重叠的区域，即第一金属层M1、层间绝缘膜I以及第二金属层M2依次形成在基板12上的区域。在下文中该区域有时称为“M1-Ⅰ-M2区域”。第一金属层M1和第二金属层M2在形成立柱P的区域中，在平面图中具有基本上相同的尺寸。在这里，“基本上相同的尺寸”是指第一金属层M1和第二金属层M2中的一个的尺寸大于或等于第一金属层M1和第二金属层M2中的另一个尺寸的3/4。阳极电极焊盘AP和阴极电极焊盘KP各自具有足够大的面积以使多个接合线连接到其上，并且宽度基本上等同于基板12的宽度，“宽度基本上等同于基板12的宽度”是指电极焊盘的宽度大于或等于基板12的宽度的3/4。

发射保护膜38是保护设置在上部DBR26上的p型接触层(未示出)上的发光面的保护膜。

如上所述，根据第一示例性实施例的VCSEL阵列10中的、由立柱P的单位构成的发光部并联连接。

上述VCSEL阵列能够在垂直于基板的方向发射激光输出，并且可以通过二维集成很容易形成阵列结构。因此，VCSEL阵列被用作，例如，光通信用光源或者诸如电子照相系统的写入用光源的电子设备用光源。VCSEL阵列还用于需要大量的光的调色剂图像定影和油墨的干燥以及激光加工和照明的领域。

在需要发出大量的光的VCSEL阵列中，阳极和阴极可能需要设置在基板的同一侧(VCSEL阵列的前侧)。之所以如此要求是为了使VCSEL阵列与其他VCSEL阵列能够容易连接(串联、并联、串并联)和满足在VCSEL阵列的背面放置散热器的要求。在这个领域中，VCSEL阵列可能还需要在低驱动电压下运行。为降低驱动电压，VCSEL阵列的发光部可以并联连接，并且在相当于用于驱动一个二极管的驱动电压下驱动。下面将参照图8A至图8C所示的比较例更加详细地说明。

图8A示出根据第一比较例的VCSEL阵列100a。VCSEL阵列100a在半绝缘基板12上依次形成n型缓冲层14、n型下部DBR16、谐振器24、p型上部DBR26、以及发射保护膜38以构成立柱P。在基板12的前表面的一部分以及立柱P的侧表面上形成有层间绝缘膜34，并且在层间绝缘膜34上形成有单层的电极布线层36。在电极配线层36的一端和另一端分别设置有阴极电极焊盘KP和阳极电极焊盘AP。

在具有上述结构的VCSEL阵列100a中，虽然阴极电极焊盘KP和阳极电极焊盘AP都形成在基板的同一表面上，但是由立柱P的单位构成的发光部串联连接。因此，需要大于或等于相当于串联连接的发光部数量的正向电压的电压施加到阴极电极焊盘KP和阳极电极焊盘AP之间，并且驱动电压相应地增加。

图8B示出根据第二比较例的VCSEL阵列100b。VCSEL阵列100b在n型基板12上依次形成n型下部DBR16、谐振器24、p型上部DBR26、以及发射保护膜38以构成立柱P。在基板12的前表面的一部分以及立柱P的侧表面上形成有层间绝缘膜34，并且在层间绝缘膜34上形成有单层的电极布线层36。在电极布线层36的一端设置有阳极电极焊盘AP，在基板12的背面设置有阴极电极30。

在具有上述结构的VCSEL阵列100b中，虽然因为由立柱P的单位构成的发光部并联连接而驱动电压较低，然而阴极电极焊盘KP和阳极电极焊盘AP设置在基板12的不同的表面上，并且不满足上述要求。

图8C示出根据第三比较例的VCSEL阵列100c。VCSEL阵列100c在半绝缘基板12上依次形成n型缓冲层14、n型下部DBR16、谐振器24、p型上部DBR26、以及发射保护膜38以构成立柱P。在基板12的前表面的一部分以及立柱P的侧表面上形成有层间绝缘膜34，并且在层间绝缘膜34上形成有单层的电极布线层36。电极布线层36的一部分与缓冲层14连接以形成阴极电极焊盘KP。电极布线层36的另一部分与p型上部DBR26连接以形成阳极电极焊盘AP。

在具有上述结构的VCSEL阵列100c中，阴极电极焊盘KP和阳极电极焊盘AP都设置在基板的同一表面上。此外，由立柱P的单位构成的发光部并联连接，因此，驱动电压低。然而，在VCSEL阵列100c中，由于电力通过n型缓冲层14供给到发光部，因此由于缓冲层14的电阻将引起电压下降。由此，根据阴极电极焊盘KP和发光部之间的距离，施加到每个发光部的驱动电压不同，发光的均匀性降低。

因此，在第一示例性实施例中，在基板上设置n型缓冲层(接触层)，并且缓冲层向每个发光部施加负电位，以使得阴极电极焊盘可以设置在基板的前表面。另外，通过使用具有金属膜-绝缘膜-金属膜结构的布线层，分别连接阳极侧供电系统及阴极侧供电系统。由此，供电系统可以独立地连接。因此，能够提供一种可降低驱动电压且具有与其他垂直腔面发射激光器阵列容易连接的布线结构的垂直腔面发射激光器阵列以及垂直腔面发射激光器阵列的制造方法。此外，在第一示例性实施例中，阳极侧电源布线和阴极侧电源布线中的每一个形成为具有包括所有垂直腔面发射激光器阵列上的立柱P的区域的连续表面。此外，阳极侧电源布线和阴极侧电源布线中的每一个形成为覆盖立柱P的底面(缓冲层14的前表面)和立柱P的侧表面。因此，布线电阻低，即使大量电流流过时电压下降也小。

将参照图3A和3B对根据第一示例性实施例的VCSEL阵列10的散热结构进行说明。当要求大的输出时，使用大量的VCSEL阵列，并且需要有效地散发由VCSEL阵列所产生的热。因此，VCSEL阵列10具有双台面结构。

图3A示出根据第一示例性实施例的包括在VCSEL阵列10中的单个立柱P。图3B示出根据现有技术的包括在VCSEL阵列100d中的单个立柱P。在每个立柱P中，基板12是半绝缘性基板。与上面所描述的部件相同的部件附上相同的符号，并省略其详细描述。

如图3A所示，根据第一示例性实施例的VCSEL阵列10的立柱P具有双台面结构，包括台面1和台面2。因为VCSEL阵列10的立柱P具有双台面结构，作为阴极布线层的第一金属层M1形成为不仅覆盖缓冲层14的前表面，而且还覆盖n型的下部DBR16的侧表面和前表面的一部分。因此，第一金属层M1与立柱P(发光部)之间的接触面积增加。其结果，有效地收集由立柱P产生的热量，例如，通过基板12或阴极电极焊盘KP有效地散发收集的热量。此外，第一金属层M1的表面面积增加，因此，抑制了电压降低。

与此相反，在不具有台阶的VCSEL阵列100d中，当电极布线层36通过气相沉积被涂敷到立柱P的下部DBR16时，存在电极布线层36还被涂敷到谐振器24和上部DBR26的较高的风险。因此，容易发生诸如短路的缺陷。是否会发生这样的缺陷取决于执行制造工序的条件。因此，在有可能发生上述的缺陷的情况下，可以采用双台面结构。

虽然根据第一示例性实施例的立柱P具有双台面结构，但是立柱P并不限于此。当作为阴极布线层的第一金属层M1仅形成在缓冲层14的前表面上而不沿着下部DBR16形成时，立柱P可以代替双台面结构而具有单台面结构(只包含台面1)。

将参照图4A至图5D描述用于制造根据第一示例性实施例的VCSEL阵列10的方法的一个示例。

首先，如图4A所示，准备外延晶片，其中缓冲层14、和用于形成下部DBR16、谐振器24、以及上部DBR26的层通过晶体生长(外延生长)依次形成在基板12上。用于上部DBR26的层包括用于形成后述的电流狭窄层32的AlAs层(未示出)，并且用于提供与p侧电极布线进行欧姆连接的p型接触层(未示出)形成在用于上部DBR26的层上。下面将描述制造外延晶片的方法。

如图4A所示，首先，例如，在半绝缘性GaAs的基板12上通过金属有机化学气相沉积(MOCVD)形成缓冲层14，其由n型GaAs构成，并具有大约为2×10¹⁸cm^-3的载流子密度和500nm的膜厚度。

接着，在缓冲层14上通过将膜厚均为0.25λ的Al0.3Ga0.7As层和Al0.9Ga0.1As层交替地层叠47.5个周期来形成用于n型的下部DBR16的层。Al0.3Ga0.7As层和Al0.9Ga0.1As层均具有大约2×10¹⁸cm^-3的载流子密度，用于下部DBR16的层的总厚度大约为4μm。例如，n型载体是Si。

接着，在用于下部DBR16的层上形成用于谐振器24的层，其包括由非掺杂的Al0.6Ga0.4As层组成的下间隔层、非掺杂的量子阱有源层、以及由非掺杂的Al0.6Ga0.4As层组成的上间隔层。量子阱有源层包括，例如，由Al0.3Ga0.7As层组成的4层阻挡层、以及由Al0.111Ga0.89As层组成并且设置在各阻挡层之间的的量子阱层。这里，由Al0.3Ga0.7As层组成的阻挡层的膜厚为约5nm，由Al0.111Ga0.89As层组成的量子阱层的膜厚为约9nm。谐振器24层的总膜厚等同于介质中的波长λ。

接着，通过在上间隔层上形成p型的AlAs层(未示出)，并且在AlAs层上将膜厚均为0.25λ的Al0.3Ga0.7As层和Al0.9Ga0.1As层交替地层叠25个周期来形成用于p型的上部DBR26的层。Al0.3Ga0.7As层和Al0.9Ga0.1As层均具有约2×10¹⁸cm^-3的载流子密度，用于上部DBR26的层的总厚度为约3μm。例如，p型的载体是碳(C)。在用于上部DBR26的层上形成由具有约1×10¹⁹cm^-3的载流子密度和大约10nm的膜厚度的p型GaAs构成的p型接触层(未示出)。

接着，对外延生长后的根据第一示例性实施例的VCSEL阵列10的制造方法的步骤进行说明。

首先，如图4B所示，通过在晶片表面上形成发射保护膜38的材料的膜，并利用掩膜由光蚀刻对该材料进行蚀刻来形成发射保护膜38。例如，发射保护膜38的材料可以是SiN。

接着，如图4C所示，通过在晶片表面上涂敷掩膜材料，由光蚀刻对该掩膜材料进行处理以形成掩膜，并且使用该掩膜对晶片进行蚀刻来形成立柱P的台面1。

接着，如图4D所示，通过对晶片进行氧化处理，从侧面氧化上部DBR26中的AlAs层(未示出)，在立柱P形成电流狭窄层32。电流狭窄层32包括电流注入区域和选择性氧化区域。选择性氧化区域是通过上述氧化处理氧化后的立柱P的周边区域，并且电流注入区域是还没有被氧化的区域。

接着，如图5A所示，在台面1的下部，通过在晶片表面上涂敷掩膜材料，由光蚀刻对该掩膜材料进行处理以形成掩膜，并且使用该掩膜对晶片进行蚀刻来形成台面2。

接着，如图5B所示，通过在晶片表面上形成电极材料的膜，并利用掩膜由光蚀刻对该电极材料进行蚀刻来形成第一金属层M1。在第一示例性实施例中，第一金属层M1形成在露出的缓冲层14的前表面、下部DBR16的侧表面、以及下部DBR16的顶面的一部分上。第一金属层M1的一部分作为阴极电极焊盘KP(参照图2A)。第一金属层M1，例如，由Au膜组成。

接着，如图5C所示，在不包括上部DBR26的顶面的晶片整个面上形成层间绝缘膜I。层间绝缘膜I，例如，由SiN膜组成。

接着，如图5D所示，通过在晶片表面上形成电极材料的膜，并利用掩膜由光蚀刻对该电极材料进行蚀刻来形成第二金属层M2。在第一示例性实施例中，第二金属层M2形成在层间绝缘膜I、以及上部DBR26的顶面的一部分上。第二金属层M2的一部分作为阳极电极焊盘AP(参照图2B)。第二金属层M2，例如，由Au膜组成。

接着，在切割区(未示出)进行切割，以将单个的VCSEL阵列10彼此分开。通过上述步骤制造VCSEL阵列10。

第二示例性实施例

将参照附图6对根据第二示例性实施例的VCSEL阵列10a进行说明。VCSEL阵列10a包括具有与VCSEL阵列10不同的结构的阳极电极焊盘AP。与VCSEL阵列10相同的部件附上相同的符号，并省略其详细描述。

如图1所示，VCSEL阵列10的阳极电极焊盘AP具有M1-I-M2的结构。与此相反，如图6所示，VCSEL阵列10a的阳极电极焊盘APa由形成在缓冲层14上的层间绝缘膜I和第二金属层M2构成(Ⅰ-M2结构)。层间绝缘膜I直接形成在缓冲层14上。在VCSEL阵列10a中由于采用Ⅰ-M2结构，提高了利用诸如接合线进行安装过程中的耐冲击性。

当VCSEL阵列10连接到另一个VCSEL阵列或使用接合线安装在封装件(package)上时，有可能在阳极电极焊盘AP产生漏电流并降低成品率。这可能是因为当在焊接布线过程中阳极电极焊盘AP受到强烈的冲击时，下侧的第一金属层M1可能发生变形，并且其结果层间绝缘膜I可能发生破裂。由此，第二金属层M2和第一金属层M1可能彼此接触或足够接近以引起泄漏，从而产生漏电流。

因此，在第二示例性实施例的VCSEL阵列10a中，从阳极电极焊盘AP的区域中除去有可能弯曲的下侧的第一金属层M1，而采用了上述的I-M2结构。已经证实，在采用I-M2结构时，利用接合线进行安装时的漏电流故障得到抑制。当存在阳极电极焊盘AP接合时受到强烈冲击的危险时，采用VCSEL阵列10a的Ⅰ-M2结构。当没有必要考虑阳极电极焊盘AP的接合时的冲击的接合方法，例如，使用焊球进行的倒焊接合，也可以采用VCSEL阵列10的M1-Ⅰ-M2结构。

第三示例性实施例

将参照图7对根据第三示例性实施例的VCSEL阵列10b进行说明。在VCSEL阵列10b中，第一金属层M1形成的区域不同于VCSEL阵列10a。与VCSEL阵列10a相同的部件附上相同的符号，并且省略其详细描述。

如图7所示，在VCSEL阵列10b中，第一金属层M1只形成在缓冲层14上，并且不沿着下部DBR16延伸。当对散热的要求不苛刻时，例如，当所连接的VCSEL阵列10b的数量小时，可以以这种方式形成第一金属层M1。当以这种方式形成第一金属层M1时，可以减少金等的布线材料的量，并且可以相应地降低成本。

其他示例性实施例

只要第一金属层M1和第二金属层M2具有至少包括一些立柱P的面积，就没有必要具有包括所有在半导体芯片上的立柱P的面积。例如，单个半导体芯片可以划分成多个区域，每个区域包括多个立柱P，并且可以在每个区域设置阳极电极焊盘AP和阴极电极焊盘KP。该区域可以并联或串联。

只要第一金属层M1基本上覆盖形成有立柱P的区域中的立柱P周围的底面(缓冲层14的前表面)，就没有必要覆盖立柱P的侧表面(下部DBR)的一部分。换句话说，第一金属层M1可以仅覆盖立柱P周围的底面或者覆盖立柱P周围的底面和立柱P的侧表面的至少一部分。在双台面结构中，第一金属层M1可以覆盖立柱P周围的底面、侧表面、以及台面2的顶面的一部分。

在上述示例性实施例中，阳极和阴极之间的上下位置关系可以相反。

为了进行图示和说明，以上对本发明的示例性实施例进行了描述。其目的并不在于全面详尽地描述本发明或将本发明限定于所公开的具体形式。很显然，对本技术领域的技术人员而言，可以做出许多修改以及变形。本实施例的选择和描述，其目的在于以最佳方式解释本发明的原理及其实际应用，从而使得本技术领域的其他熟练技术人员能够理解本发明的各种实施例，并做出适合特定用途的各种变形。本发明的范围由与本说明书一起提交的权利要求书及其等同物限定。