一种制备磁性隧道结的方法与流程

本发明涉及集成电路制造技术，具体涉及一种制造超小型磁性随机存储结构单元的方法，属于磁性随机存储器(mram，magneticradomaccessmemory)制造技术领域。

背景技术：

近年来，采用磁性隧道结(mtj，magnetictunneljunction)的mram被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性mtj通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(stt，spintransfertorque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小mtj元件尺寸时所需的切换电流也会减小，所以在尺度方面pstt-mram可以很好的与最先进的技术节点相契合。因此，期望是将pstt-mram元件做成极小尺寸，并具有非常好的均匀性，以及把对mtj磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对mtj记忆器件寿命的破坏与缩短。然而，制备一个小型mtj元件可能会增加mtj电阻的波动，使得pstt-mram的写电压或电流也会随之有较大的波动，这样会损伤mram的性能。

在现在的mram制造工艺中，一般采用一步刻蚀工艺对磁性隧道结，即：对记忆层(或参考层)、势垒层和参考层(或记忆层)进行刻蚀。具体的方案可以采用反应离子刻蚀(rie，reactiveionetching)或离子束刻蚀(ibe，ionbeametching)的方法来实现，刻蚀带来的物理损伤，化学损伤以及由于刻蚀副产物的再次沉积造成的参考层和记忆层之间的短路都是不可避免的问题，这将会影响mram器件的磁性和电学性能，不利于mram良率的提高。

因此，本领域的技术人员致力于开发一种可消除或减少参考层与记忆层之间短路通道，进而提高mram器件电学、磁学性能及产品良率的加工方法。

技术实现要素：

为了解决上述问题，本发明提供了一种制备磁性隧道结的方法：首先采用刻蚀技术对磁性隧道结进行部分刻蚀，然后通过氧化与离子束刻蚀流程完成磁性隧道结与底电极的制作，由于采用了氧化工艺，彻底消除了磁性随机存储器记忆层和参考层短路通道的形成。可以分为以下几步完成：

步骤s1：在表面抛光的cmos基底上，依次形成底电极、磁性隧道结和硬掩模膜层；

步骤s2：图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；

步骤s3：部分刻蚀磁性隧道结；

步骤s4：部分氧化未被刻蚀的磁性隧道结和被刻蚀的硬掩模膜层/磁性隧道结侧壁，缩小磁性隧道结截面积；

步骤s5：以硬掩模为掩模，离子束刻蚀未被刻蚀的磁性隧道结底部和/或底电极；

步骤s6：电介质填充空隙，并采用化学机械抛光磨平直到的硬掩模膜层的顶部。

进一步地，重复s4和s5流程(氧化与离子束刻蚀流程)直到底电极被刻蚀掉。

进一步地，所述部分刻蚀磁性隧道结，可以选择反应离子刻蚀工艺也可以选择离子束刻蚀工艺，并保证刻蚀在势垒层之前结束。

进一步地，所述氧化工艺可以采用离子注入、离子束刻蚀、反应离子刻蚀，氧气气体团簇离子束或遥控等离子刻蚀技术一种或者几种实现。

进一步地，氧化工艺结束后，在真空环境中，可以选择性地对部分加工的磁性隧道结单元阵列进行250℃～500℃的高温热退火，以修复在氧化过程中产生的损伤或缺陷，其中，退火时间为30秒到30分钟。

进一步地，所述离子束刻蚀采用he、ne、ar、kr或者xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等；产生并维持等离子的射频电源的功率为100watt～3000watt，离子束加速电压为50v～1000v，离子束的方向角为0°～90°，晶圆控制台旋转的速度为0～60rpm。

进一步地，采用发射光谱仪或二次离子质谱仪实时监测所述磁性隧道结多层膜的刻蚀过程。

进一步地，严格控制离子束刻蚀的工艺参数，以使得每次刻蚀的时候，侧壁氧化层能被刻蚀掉或者留下厚度至少大于1nm氧化层。

更进一步地，可选择地在刻蚀重复s4和s5流程(氧化与离子束刻蚀流程)直到底电极被刻蚀掉之后，进行一次氧化工艺。

本发明的技术效果：由于采用了多次氧化与离子束刻蚀的流程，彻底消除了磁性随机存储器记忆层和参考层短路通道的形成，有利于mram回路磁性性能、电学性能和产品良率的提升，同时通过氧化刻蚀流程缩小了磁性隧道结截面面积，可用于制造超小型磁性随机存储器的结构单元。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是本发明的一个较佳实施例的制造工艺的流程图；

图2是图1实施例中，在表面抛光的cmos基底上依次形成底电极、磁性隧道结和硬掩模膜层之后的示意图；

图3是图1实施例中，图形化定义磁性隧道结图案，并转移图案到磁性隧道结顶部之后的示意图；

图4是图1实施例中，部分刻蚀磁性隧道结之后的示意图；

图5是图1实施例中，第一次氧化之后剩下的磁性隧道和底电极的示意图；

图6是图1实施例中，第一次离子束刻蚀之后剩下的磁性隧道和底电极的示意图；

图7是图1实施例中，第二次氧化之后剩下的磁性隧道和底电极的示意图；

图8是图1实施例中，第二次离子束刻蚀之后剩下的磁性隧道和底电极的示意图；

图9是图1实施例中，第三次氧化之后剩下的磁性隧道和底电极的示意图；

图10是图1实施例中，第三次离子束刻蚀之后剩下的磁性隧道和底电极的示意图；

图11是图1实施例中，电介质填充未被刻蚀的硬掩模周围的空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模顶部之后的示意图；

图中所示：210-表面抛光的cmos衬底，220-底电极，230-磁性隧道结多次膜，240-硬掩模膜层，251-第一氧化层，252-第二次氧化层，253-第三次氧化层和260-电介质。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的一种通过多次氧化与离子束刻蚀流程制作超小型磁性随机存储器结构单元的方法，包括但不只限于制备磁性随机存储器(mram)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似。如图1所示，该方法包括以下步骤：

步骤s1：如图2所示，在表面抛光的cmos基底210上，依次沉积底电极220、磁性隧道结多层膜230和硬掩模膜层240。其中底电极220包括种子层和导电层。种子层为ta、tan、w、wn、ti或tin，种子层的厚度为0nm～5nm。导电层为cu、cun、mo、w或者ru，导电层的厚度为0nm～30nm。

磁性隧道结(mtj)多层膜的总厚度为15nm～40nm，可以为由参考层、势垒层和记忆层依次向上叠加的底部镶固结构，也可以为由记忆层、势垒层和参考层依次向上叠加的顶部镶固结构。

参考层具有磁极化不变性，根据其是面内型(istt-mram)或垂直型(pstt-mram)结构有所不同。面内型(istt-mram)的参考层一般具有(irmn或ptmn)/cofe/ru/cofe结构，其优选总厚度为10nm～30nm。垂直型(pstt-mram)的参考层一般具有tbcofe或[co/pt]nco/ru/[copt]m超晶格多层膜结构，其优选总厚度为8nm～20nm。

势垒层为非磁性金属氧化物，优选mgo、mgzno或al2o3，其厚度为0.5nm～3nm。

记忆层具有可变磁极化，根据其是面内型(istt-mram)或垂直型(pstt-mram)结构又所不同。面内型(istt-mram)的记忆层一般为cofe/cofeb或cofe/nife，其优选厚度为2nm～6nm。垂直型(pstt-mram)记忆层一般为cofeb、cofe/cofeb、fe/cofeb、cofeb/(ta，w，mo)/cofeb，其优选厚度为0.8nm～2nm。

硬掩模膜层240的厚度为40nm～100nm，沉积材料选择为ta或w，以期在卤素族电浆中获得更好的轮廓。

步骤s2：图形化定义磁性隧道结图案，并转移图案到的磁性隧道结顶部，如图3所示。在此过程中，采用一次光刻一次刻蚀(le，lithography-etching)或者两次光刻两次刻蚀(lele，lithography-etching-lithography-etching)的方法完成对磁性隧道结230的定义和硬掩模膜层240的反应离子(rie)刻蚀，并同时采用rie工艺除去残留的聚合物，以使图案转移到磁性隧道结230的顶部。

步骤s3：部分刻蚀磁性隧道结230，如图4所示。其中，在此步骤中，刻蚀工艺可以选择反应离子刻蚀(rie，reactiveionetching)也可以选择离子束刻蚀(ibe，ionbeametching)，并保证刻蚀在势垒层之前结束。

反应离子刻蚀(rie)所选用的气体压强为1mtorr～100mtorr；所采用的主刻蚀气体为ch3oh、c2h5oh、co/nh3等，其流量为5sccm～100sccm，也可以添加h2、n2、he、ar、kr或xe等，其流量为10sccm～200sccm；产生并维持等离子的射频电源功率为200w～3000w；产生并维持偏压的射频电源功率为0w～1500w；晶圆控制台温度为20℃～200℃。

离子束刻蚀(ibe)所选用的离子源为he、ne、ar、kr或xe等中的一种，其流量为10sccm到200sccm不等，离子源的射频功率为100瓦到3000瓦不等，离子束的加速电压为50伏特到1000伏特不等。

选用发射光谱仪(oes，opticalemissionspectroscopy)或者二次离子质谱仪(sims,secondionmassspectroscopy)来实时监测刻蚀磁性隧道230信号的变化。

步骤s4：部分氧化未被刻蚀的磁性隧道结230和被刻蚀的硬掩模240/磁性隧道结侧壁230，缩小磁性隧道结截面积，如图5、图7和图9所示。

氧化工艺可以采用离子注入(iit，ionimplantationtechnology)、离子束刻蚀(ibe，ionbeametching)、反应离子刻蚀(rie，reactiveionetching)，氧气气体团簇离子束(o2-gcib，oxygengasclusterionbeam)或遥控等离子刻蚀技术(rpe，remoteplasmaetching)等；其中，氧化工艺可以采用其中一种或者几种，以调整氧原子/氧离子，纯化学反应/物理轰击比例，以获得对暴露在外的侧壁和底部磁性隧道结230的最大氧化。

氧化工艺结束后，在真空环境中，可以选择性地对部分加工的磁性隧道结单元阵列进行250℃～500℃的高温热退火，以修复在刻蚀和氧化过程中产生的损伤或缺陷，其中，退火时间为30秒到30分钟。

步骤s5：以硬掩模240为掩模，离子束刻蚀未被刻蚀的磁性隧道结230和/或底电极220，如图6、图8和图10所示。

离子束刻蚀(ibe)采用he、ne、ar、kr或者xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等；产生并维持等离子的射频电源的功率为100watt～3000watt，离子束加速电压为50v～1000v，离子束的方向角为0°～90°，比如：0°或者5°等，晶圆控制台旋转的速度为0～60rpm，比如：0rpm、30rpm或者60rpm等。

严格控制离子束刻蚀(ibe)的工艺参数，以使得每次刻蚀的时候，侧壁氧化层被刻蚀掉或者留下超薄氧化层。

重复s4和s5流程(氧化与离子束刻蚀流程)直到底电极220被刻蚀掉，图5到图10为本发明的一种三次氧化与三次离子束刻蚀(rie)方法的示意图。

更进一步地，可选择地在刻蚀重复s4和s5流程(氧化与离子束刻蚀流程)直到底电极220被刻蚀掉之后，进行一次氧化工艺。

步骤六：电介质260填充磁性隧道结230周围的空隙，并采用化学机械抛光磨平电介质260直到硬掩模240顶部，如图11所示。其中，电介质260为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、氧化铝、氧化镁中的一种或几种。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。