用于微波能量传输的微波集成电路（MMIC）镶嵌电互连的制作方法

本公开内容总体上涉及单片式微波集成电路，具体而言，涉及在这种电路中使用的高功率微波传输线结构。

背景技术：

在过去的十年中，氮化镓(gan)高电子迁移率晶体管(hemt)发展迅速以用于功率电子器件和高功率、高频率(通常被称为射频(rf))应用中。在高功率、高频率应用中，单片式微波集成电路(mmic)已经展示了在s波段到w波段以及更高的频率范围内具有卓越特性的功率放大器(pa)和低噪声放大器(lna)。一般而言，ganpa展现出相当于≥5倍功率密度的gaaspa的增益和效率，并且常常具有非常大的输出外围(peripheries)。这种功率密度和外围的结合又导致具有非常大的总输出功率的mmic。

高功率密度和总输出功率已经提出了必须在材料、器件、片上互连和模块级别解决的可靠性难题(电和热)。化合物半导体代工厂花费了十年的时间在很大程度上解决了这些问题。例如，在片上互连(金属布线)的情况下，必须开发抗电迁移的基于金(au)的传输线制造工艺用于所需的连续波(cw)和脉冲高功率rf应用。

然而，随着gan器件技术成熟并扩增到商业和国防市场，降低成本的努力将变得越来越重要。为此，以高产量减成工艺、大直径晶圆和快速发展的(基于摩尔定律)文化在硅(si)代工厂中制造gan器件是该技术的自然演进路径。然而，基于金(au)的布线方案与硅代工厂不兼容，因为au的高成本以及au基本上是基于sicmos工艺中的污染物的事实。先进的硅代工厂使用铜(cu)互连技术代替au。因此，需要新的方法来防止电迁移在用于高功率rfmmic的铜(cu)互连中引起故障。

如本领域已知的，基于铜的数字集成电路芯片通常使用铜互连，因为铜(cu)是比铝(al)更好的导体。然而，第二个益处是cu更能抗电迁移。电迁移，即金属导体在流过它的电流的影响下而改变形状(最终导致导体断裂)的过程，在使用铜的情况下比使用铝(硅代工厂中通常可用的另一种金属选项)的情况下明显好得多。与铝相比，抗电迁移性的这种改进允许更高的电流流过给定尺寸的铜导体。然而，由于缺乏挥发性的铜化合物阻碍了用于互连的铜金属线的等离子体干法蚀刻，所以铜需要与铝不同的图案化方法。因此，通过类似于将金属引入主材料的传统技术，使用加成图案化工艺(有时称为“镶嵌”或“双镶嵌”工艺)完成铜的图案化，参见美国专利no.6,342,733和7,259,090和美国专利申请公开no.2014/0183739。更具体而言，在该工艺中，用于铜的主绝缘体材料(通常是下面的绝缘层)被图案化为具有开口沟槽，其中要形成铜。在绝缘层上沉积显著地过填充沟槽的厚的铜涂层，并且使用化学机械平坦化(cmp)去除延伸到绝缘层顶部上方的过量的铜。凹陷在绝缘层的沟槽内的铜不会被去除并且成为图案化的导电互连。

对于金属互连(其可以被设置为水平沟槽或垂直过孔)的每个镶嵌层级(或级)，镶嵌工艺通常用铜形成并填充单个特征。对于后端工艺(beol)电路制造的单镶嵌变型，这使用具有硅的氮化物(sinx)蚀刻停止层(以限制金属互连沟槽深度)和硅的氧化物(其中形成有沟槽的siox)的基底电介质叠置体，随后是扩散阻挡层以及到沟槽中的cu沉积和cucmp(如上所述)来进行。值得注意的是，sinx和siox层具有x>0的组成。然后重复该过程以促进多层级互连的形成。

双镶嵌工艺通常一次用铜形成和填充两个特征，例如，覆盖在电互连结构的过孔层级(或级)上的沟槽均可以使用双镶嵌用单次铜沉积来填充。因此，使用双镶嵌工艺互连，电互连结构的层级或级以及过孔层级或级由一次铜填充而形成。阻挡金属层必须完全包围所有的铜互连，因为铜扩散到周围的材料会降低其性能。顾名思义，阻挡金属必须充分限制铜的扩散性，以便将铜导体与下面的绝缘材料化学隔离，但仍具有高导电性，以保持良好的电子接触。阻挡层也必须充当cu和下面的电介质和金属层之间的粘附层。

如本领域所公知的，尽管利用镶嵌处理的铜金属化已经成为制造数字和其它相对低功率的集成电路(ic)中的主要互连处理。对于单片式微波集成电路(mmic)的rf晶体管和无源匹配结构，镶嵌处理也被用于制造具有电互连(例如，微波传输线)的rf放大器功率电路。一种这样的mmic镶嵌电互连结构在图1中示出。此处，例如，微波能量通过输入微波传输线(此处是具有通过电介质结构与接地平面导体分离的带状导体的带状传输线)通过电容器(此处例如是金属绝缘体金属(mim)电容器)馈送到放大器ganfet的栅电极(g)；该fet具有接地的源电极(s)；耦合到输出微波传输(此处是具有通过电介质结构与接地平面导体分离的带状导体的带状传输线，如所示的)的漏极(d)。以下段落概述了使用单镶嵌cubeol形成的mmic的一般化形成。

在形成核心晶体管的栅极(g)、源极(s)和漏极(d)之后，用镶嵌基底电介质叠置体(通常为硅的氮化物(sinx)蚀刻停止层和硅的氧化物(siox)，如前所述)覆盖晶体管，并进行集成电路(ic)的后端工艺(beol)形成，图1。第一过孔层级(v0)形成在基底电介质叠置体中以提供到第一金属层级m1的电连接。接下来，沉积另一基底电介质叠置体，并且其用于形成提供接地平面导体即电容器的底板的第一金属层级m1。接下来，沉积另一基底电介质叠置体，并且形成电容器顶部和过孔1，然后同时进行金属化。随后是另一基底电介质叠置体的沉积和第二金属层m2的形成。值得注意的是，v1提供了：电容器的上板；提供了输入微波传输线的带状导体与电容器的底板之间的连接的一部分；提供了栅电极(g)和电容器的顶板之间的连接的一部分；并且提供了输出微波传输线的带状导体和漏(d)电极之间的连接的一部分。该过程继续进行具有开放过孔的下一基底电介质层叠置体以形成过孔v2。这之后又是另一基底电介质叠置体和沟槽形成以及金属沉积以形成第三金属层m3。值得注意的是，v2提供了：输入微波传输线的带状导体与电容器的底板之间的连接的一部分；提供了栅电极(g)和电容器的顶板之间的连接的一部分；并且提供了漏(d)电极和输出微波传输线的带状导体之间的连接的一部分。如图所示，第三金属层提供带状导体。

应该注意，可以使用金属层级m2和m3形成未示出的其它无源器件，例如薄膜电阻器和螺旋电感器。此外，不同的电路拓扑结构(例如，通过晶圆键合与sicmos电路集成的ganmmic)可能需要比此处所示更多或更少的金属层级。最后，在最终的金属沉积之后，通常执行sinx和siox覆盖层沉积，接着形成最终互连用于封装或测试。

发明人已经认识到，将上层金属用于无源rf电路的一个原因是它们通常是在镶嵌工艺期间形成的最厚的金属，例如3微米厚。使用这些较厚的金属，与下部较薄的金属相比，除了处理高功率之外，rf或微波传输线路损耗可以更低。例如，在rf功率放大器ic中，若干晶体管的ac功率输出通常在离开芯片之前被合成到单个点。这种功率合成是通过连接若干微波传输线实现的。用于m3层级(或级)的这种厚金属互连层或层级(微波传输线)通常为3至7微米厚的不间断铜，其由镶嵌工艺中用于m3级或层级的金属的底部和顶部上使用的阻挡层界定。原因之一是金属互连层的最厚的可用的不间断导电体将处理大部分的功率，这将降低高功率微波传输线路故障的可能性。

如本领域已知的，在1997年7月8日授权的发明人为liles等人的美国专利no.5,646,450中描述了一种类型的光刻形成的mmic导体。此处描述了一种半导体结构，其具有设置在所述结构的表面上的第一电极和第二电极以及连接在所述第一电极和所述第二电极之间的桥接导体。桥接导体包括多个不同金属层，其中多个不同金属层包括邻近导电金属层的难熔金属层。在优选实施例中，难熔金属是钛，而导电金属是金。通过这样的配置，提供了一种半导体结构，该半导体结构在防止当电脉冲使半导体结构的温度循环时(如当传播微波能量时)由于不同的热膨胀系数而在金属中引起的机械应力而导致重构方面是有效的。

本发明人已经认识到，因为大部分rf能量更靠近金属互连层的表面传播(称为趋肤效应)，这是体铜的最大温度偏移和循环将发生并成为微波传输线路故障的来源的地方。例如，5ghz信号的趋肤深度对于体铜来说大约为1微米。由于大部分rf能量更靠近表面传播，这是体铜的最大温度偏移和循环将发生并成为微波传输线路故障的来源的地方。

更具体地，本发明人已经认识到，单个带状导体可以形成为多层叠置体，其被特别设计以防止在高功率应用下cu金属引线的电迁移。根据本公开内容，发明人使用薄的导电阻挡层(通常用于粘附并防止cu扩散)和较厚的cu层(用于承载电流)并设计叠置的阻挡层和cu层的结构，使得阻挡层还用于防止cu的重构(除了防止cu扩散之外)。

技术实现要素：

因此，根据本公开内容，提供了一种微带传输线，包括：电介质结构；以及设置在所述电介质结构上方的带状导体，所述电介质结构中具有端部开口的沟槽。带状导体设置在沟槽中。带状导体包括设置在沟槽中的多个叠置金属层。所述叠置金属层在其底部和侧壁上设置有导电阻挡金属层。

在一个实施例中，带状导体中的每个金属叠置体由薄导电阻挡层(其本身可以是多个薄金属层)其之后的较厚的cu层组成。

在一个实施例中，提供了一种半导体结构，包括：其中具有有源器件的半导体层；布置在所述半导体层上方的电介质结构，所述电介质结构中具有端部开口的沟槽；设置在沟槽中并电连接到有源器件的电互连层级；设置在沟槽中的多个叠置金属层；其中，所述叠置金属层在其底部和侧壁上设置有导电阻挡金属层。

因此，根据本公开内容的一个实施例，尽管用于图1的mmic的m3层的最上面的金属互连形成为均匀的镶嵌铜导电互连层，但用于m3级或层级铜金属互连层的该上部镶嵌形成为镶嵌互连层的叠置体，每个镶嵌互连层具有用于铜层中的铜的阻挡晶种层对之间的薄铜层，因此降低了用于图1的m3级或层级的该镶嵌金属互连金属的温度疲劳。此外，本发明人已经认识到，镶嵌工艺因此可以从mmic(图1)的底部过孔(过孔0)金属互连层直到最后的cu金属互连级或层级(m3)，并且阻挡晶种层可用于控制金属重构。因此，本发明人已经认识到，用多个较薄的阻挡层和铜层叠置体(每个层具有下部阻挡金属层)替换不间断铜的固体厚互连金属级或层级m3，可以改善当传输微波能量时在极端温度循环下上部金属互连层的功率处理能力。因此，本发明人已经认识到，已经用于形成用于每个级或层级的单个金属互连的镶嵌工艺可以用作多个个体镶嵌工艺的序列，以将每个金属互连形成为自身为较薄金属层的叠置体，从而改善当传输微波能量时在极端温度循环下上部金属互连层的功率处理能力。

在一个实施例中，类似的多层结构可以通过在单台阶沟槽中的阻挡金属和cu的叠置体的重复沉积，然后是在金属沉积之后的单个cmp步骤，而在单台阶沟槽中形成。

在一个实施例中，金属层是铜。

在一个实施例中，阻挡层是ta、tan、tin或其组合。

在一个实施例中，电介质结构是铝的氮化物。

在一个实施例中，提供了一种电互连结构，其具有：垂直定位的水平设置的电介质结构对，每个电介质结构中具有端部开口的多个沟槽，至少一个电介质结构中的沟槽中的每一个沟槽中包括电互连层级，该电互连层级的下部终止于导电过孔的上部，该导电过孔穿过电介质结构中的下部电介质结构，以与电介质结构中的下部电介质结构中的沟槽中的电互连层级进行互连，并且其中，至少一个电介质结构中的所述电互连层级包括多个金属层，每个金属层在其侧壁上具有阻挡金属。

在一个实施例中，提供了一种结构，其具有：垂直定位的电介质结构对，电介质结构中的上部电介质结构中具有端部开口的沟槽，并且所述电介质结构对中的下部电介质结构具有穿过其中的导电过孔；以及设置在所述端部开口的沟槽中的电互连，电互连层级的下部终止于所述导电过孔的上部，所述电互连层级有多个金属层，每一个所述金属层在其侧壁上具有阻挡金属。

在一个实施例中，提供了一种半导体结构，其具有：其中具有有源器件的半导体层；布置在所述半导体层上方的电介质结构，这种电介质结构中具有端部开口的沟槽；设置在沟槽中并电连接到有源器件的电互连层级；设置在沟槽中的多个叠置金属层；其中，这种叠置金属层在其底部和侧壁上设置有导电阻挡金属层。

在一个实施例中，提供了一种半导体结构，其具有：其中具有有源器件的半导体层；在半导体层的不同部分上方形成的无源器件；在半导体层上方的多个垂直定位的水平设置的电介质结构，电介质结构中的每一个电介质结构中具有端部开口的多个沟槽，至少一个电介质结构中的沟槽中的每一个沟槽包括电连接到所述有源器件和无源器件中的一个的电互连层级，其中，所述至少一个电介质结构中的所述电互连层级包括多个叠置金属层，这些层在其底部和侧壁上设置有导电阻挡金属层。

附图说明

图1是根据现有技术的mmic芯片的横截面透视图；

图2是根据本公开内容的mmic芯片的横截面透视图；

图3是图2的mmic芯片的放大部分的横截面透视图；

图3a-3l是在其制造的各个阶段的图3的mmic芯片的一部分的横截面图；以及

图4a和4b是根据本公开内容的另一个实施例的在其制造的各个阶段的图2a的mmic芯片的一部分的横截面图，在图3e所示的阶段之后进行这样的处理阶段。

各附图中相似的附图标记表示相似的元件。

具体实施方式

现在参考图2，示出了mmic芯片10，其具有衬底12，此处例如是硅，以及在衬底12的表面上形成的场效应晶体管(fet)14，此处是ganfet。此处，例如，微波能量是通过输入微波传输线16通过电容器24和微波传输线17馈送到放大器ganfet的栅电极(g)，此处的输入微波传输线16是具有通过电介质结构22(将被描述)与接地平面导体20分离的带状导体18的带状传输线，此处的电容器24例如是金属绝缘体金属(mim)电容器，此处的微波传输线17是具有通过电介质结构22与接地平面导体20分离的带状导体19的带状传输线；fet14具有接地的源电极(s)；耦合到输出微波传输线26的漏电极(d)，此处的输出微波传输线26是具有通过电介质结构22与接地平面导体20分离的带状导体30的带状传输线，如图所示。应该注意的是，输出微波传输线26可以在离开芯片10之前在单个点处与若干fet(未示出)的输出传输线上产生的输出相结合。

电介质结构22与金属结构一起形成，将使用如下所述修改的镶嵌工艺来描述，以增加提供将fet和电容器24以及其它无源和有源元件(例如，薄膜电阻器和螺旋电感器(未示出))进行互连的微波传输线16、17和26的金属互连层m3的电流处理能力。

更具体地，使用常规的光刻蚀刻技术来处理和沉积第一电介质30(此处例如硅的氮化物(sinx)停止蚀刻层和硅的氧化物(siox)(沟槽形成)层)，以形成开放沟槽31，其具有在沟槽31的底部和侧壁上形成的导电阻挡金属(未示出)(例如，ta、tan、tin或其组合)，导电阻挡金属上具有铜，使用任何镶嵌工艺以形成第一金属层级m1(此处例如是提供接地平面导体20、电容器24的底板32的厚度为0.7微米的铜)和过孔v0，该过孔v0此处例如是厚度为0.4至1.0微米的铜，连接到fet14的源极(s)、漏极(d)和栅极(g)电极，如图所示。接下来，将电容器24的电介质层34沉积在结构的表面上方。

该过程继续进行，形成具有开口沟槽36的电介质结构22的第一电介质层22a，该开口沟槽36也被蚀刻穿过电介质层22a的部分以形成电容器36的顶部金属板(其中随后沉积cu)24。开口沟槽36具有导电阻挡金属(未示出)，其形成在沟槽36的底部和侧壁上，在导电阻挡金属上具有使用任何镶嵌工艺以形成过孔v1的铜。过孔v1蚀刻与顶板电容器蚀刻36分离。应注意的是，v1金属提供输入微波传输线16的带状导体18与电容器24的底板32之间的连接40的一部分；提供电容器24的顶板36与微带传输线17的带状导体19之间的连接42的一部分；以及微带传输线17的带状导体19与电极(g)之间的连接48的一部分；并提供漏极(d)电极与输出微波传输线26的带状导体30之间的连接50的一部分。

该过程继续对具有开口沟槽的下一电介质层22b使用任何镶嵌工艺以形成第二金属层级m2，此处例如是具有3微米的厚度的铜。第二金属层级m2提供连接40、42、48和50的一部分。

根据本公开内容，该过程继续，如图3中更详细地示出的并结合图3a-3l进行描述的。在电介质结构22的电介质层22c中形成开口沟槽64。开口沟槽64具有使用任何镶嵌工艺以形成过孔v2的在导电阻挡金属bla上的铜。之后是第三金属层m3，此处为铜，此处只要说明v2提供了：连接40、42、48和50的另一部分就足够了。如图所示，第三金属层m3提供了带状导体18、19和30。

更具体地，还参考图3，更详细地示出了在硅的氧化物电介质层22b、22c中形成的第二金属层m2和过孔v2以及第三金属层m3。首先注意到，虽然第二金属层m2和过孔v2仅具有一个铜固体层(对于第一金属层m1和过孔v1和v0也是这种情况)，但是第三金属层m3具有多个，此处例如是三个，叠置的铜金属层m3a、m3b和m3c，其中，三个叠置的金属层m3a、m3b和m3c中的每一个具有例如1微米的厚度。在其底部和侧壁上有导电阻挡金属层bla、blb和blc，例如此处分别为ta、tan、tin或它们的组合，其中每一个阻挡金属层的厚度均为0.005-3微米，如图所示。例如，导电阻挡层bla、blb和blc可以通过溅射和/或原子层沉积(ald)来沉积。导体金属层m3a、m3b和m3c(此处为铜)可以通过溅射或电镀或其组合来沉积。

如上所述，使用传统镶嵌工艺形成金属层m2和过孔v2，其中在沉积硅的氧化物电介质层之前沉积硅的氮化物蚀刻停止层，使得用于在其中形成开口沟槽的蚀刻工艺将在硅的氮化物蚀刻停止层处停止，并且在形成开口沟槽之后，在其底部和侧壁上沉积有导电阻挡金属。然后该结构具有沉积在其上方的铜，铜的一部分进入沟槽，更具体地在导电阻挡金属上。如图所示，通过典型地使用化学机械处理(cmp)去除上表面上的铜的部分以产生m2和v2。

因此，在形成金属层m2之后，还参考图3a，在结构的表面上方沉积硅的氮化物蚀刻停止层60。接下来，形成电介质层结构22的电介质层结构22c，此处为siox沉积在蚀刻停止层60上方。将开口沟槽64(图3a)蚀刻到硅的氧化物电介质层22c的一部分中，其中，使用传统的光刻蚀刻处理形成过孔v2。

接下来，还参考图3b，如图所示沉积导电阻挡层bla。接下来，将铜65沉积在结构的表面上方，如图3c所示，随后进行cmp以去除结构的上表面上的铜65和bla的部分，从而产生过孔v2，如图3d所示。

接下来，将蚀刻停止层66沉积在结构的表面上方，如图3e所示。接下来，形成电介质结构22的siox电介质结构22d部分。如将要描述的，电介质结构22的电介质结构22d部分包括硅的氧化物电介质层68、76和80，硅的氮化物蚀刻停止层69和78。因此，将电介质层68，此处是siox，沉积在sinx蚀刻停止层66上方。使用常规的光刻蚀刻处理将开口沟槽70(图3e)蚀刻到电介质层68的将要形成层m3a的部分中。注意到，开口沟槽70比图3a中的开口沟槽64宽。

接下来，参考图3f，如图所示沉积导电阻挡层blb。接下来，将铜72沉积在结构的表面上方，如图3g所示，随后进行cmp以去除结构的上表面上的铜72和blb的部分，从而产生金属层m3a，如图3h所示。

接下来，如图3i所示，在结构的表面上方沉积硅的氮化物蚀刻停止层69。接下来，如图3i所示，在蚀刻停止层69上方沉积电介质层76(此处为siox)。重复上面结合图3e-3h描述的过程，以形成导电阻挡层blc和金属层m3b，如图3j所示。

接下来，在结构的表面上方沉积蚀刻停止层78，如图3k所示。接下来，如图3k所示，在蚀刻停止层78上方沉积电介质层80(此处为siox)。重复上面结合图3e-3h描述的过程，以形成导电阻挡层bld和金属层m3c，如图3j所示，从而完成图3l中所示的金属层m3的形成。

因此，再次参考图3，在多阶沟槽21中形成带状导体19，此处沟槽21具有带有三阶的侧壁；在硅的氮化物蚀刻停止层66和硅的氧化物电介质层68中形成的一阶；在硅的氮化物蚀刻停止层69和硅的氧化物电介质层76中形成的第二阶；以及在硅的氮化物蚀刻停止层78和硅的氧化物电介质层80中形成的第三阶。

现在参考图4a-4b，此处在单阶沟槽中形成金属互连层m3。更具体地，在如上图3e所述的使用蚀刻停止层60和导电阻挡层bla形成过孔v2之后，在硅的氧化物电介质层68中形成单阶沟槽，如图4a所示。接下来，在单阶沟槽中形成多个阻挡层blb、blc和bld以及多个金属层m3a-m3c，如图4a所示。使用cmp平坦化上表面以形成图4b中所示的结构。

现在应该认识到，根据本公开内容的微波传输线结构包括：电介质结构；布置在所述电介质结构上方的带状导体，所述电介质结构中具有端部开口沟槽；其中，所述带状导体设置在所述沟槽中；其中，所述带状导体包括设置在所述沟槽中的多个叠置金属层；并且其中，这些叠置金属层在其底部和侧壁上设置有导电阻挡金属层。微波传输线结构可以包括独立或与另一特征组合的以下特征中的一个或多个：其中，金属层是铜，并且其中，阻挡层是ta、tan、tin或其组合。

现在应该认识到，根据本公开内容的电互连结构包括：垂直定位的、水平设置的电介质结构对，电介质结构中的每一个在其中均具有端部开口的多个沟槽，至少一个电介质结构中的沟槽中的每一个在其中均包括电互连层级，所述电互连层级的下部终止于导电过孔的上部，所述导电过孔穿过电介质结构中的下部电介质结构，以与电介质结构中的下部电介质结构中的沟槽中的电互连层级进行互连，并且其中，所述至少一个电介质结构中的所述电互连层级包括多个金属层，每一个金属层在其侧壁上具有阻挡金属。可替换地，一种结构，包括：垂直定位的电介质结构对，电介质结构中的上部电介质结构中具有端部开口的沟槽，并且所述电介质结构对中的下部电介质结构具有穿过其中的导电过孔；以及设置在所述端部开口的沟槽中的电互连，电互连层级具有终止于所述导电过孔的上部的下部，所述电互连层级包括多个金属层，每一个金属层在其侧壁上具有阻挡金属。

现在应该认识到，根据本公开内容的半导体结构包括：其中具有有源器件的半导体层；设置在所述半导体层上方的电介质结构，这些电介质结构中具有端部开口的沟槽；设置在沟槽中并电连接到有源器件的电互连层级；设置在沟槽中的多个叠置金属层；其中，这些叠置金属层在其底部和侧壁上设置有导电阻挡金属层。半导体结构可以包括特征，其中电介质结构是铝的氮化物。

现在应该认识到，根据本公开内容的半导体结构包括：其中具有有源器件的半导体层；在半导体层的不同部分上方形成的无源器件；在半导体层上方的多个垂直定位的、水平设置的电介质结构，电介质结构中的每一个中具有端部开口的多个沟槽，至少一个电介质结构中的沟槽中的每一个包括电连接到所述有源器件和无源器件中的一个的电互连层级，其中，所述至少一个电介质结构中的所述电互连层级包括多个叠置金属层，这些层在其底部和侧壁上设置有导电阻挡金属层。半导体结构可以包括特征，其中电介质结构是铝的氮化物。

已经描述了本公开内容的多个实施例。然而，应该理解，可以在不脱离本公开内容的精神和范围的情况下进行各种修改。例如，顶部金属层可以包括两个或三个以上的金属层。此外，不同的电路拓扑结构(例如，通过晶圆键合与sicmos电路集成的ganmmic)可能需要比此处所示更多或更少的金属层级。另外，在最终的金属沉积之后，通常执行最终的sinx和氧化物覆盖层沉积，随后进行用于封装或测试的最终互连形成。此外，可以使用除siox或sinx之外的电介质层(例如，铝的氮化物)。最后，作为图1的一部分示出的接地平面可以以另外的配置。例如，在微带配置中，接地平面可以位于晶圆的背面，并通过背面过孔连接到正面，或者在共面波导(cpw)配置中，接地平面可以与信号线共面。

因此，其它实施例在所附权利要求书的范围内。