本申请要求于2015年12月23日提交的题为“dual-layerdielectricinmemorydevice”的美国申请no.14/998194的优先权。
本公开内容的实施例总体上涉及集成电路(ic)领域，更具体而言，涉及用于非易失性存储设备的制造技术。
背景技术：
典型的闪存设备可以包括存储器阵列，该存储器阵列包括以行和列方式布置的大量非易失性存储单元。近年来，已经以各种形式开发了诸如三维(3d)存储器之类的垂直存储器，诸如nand、交叉点等。3d闪存阵列可以包括彼此堆叠的多个存储单元。每组存储单元可以共享被称为字线(wl)和位线(bl)的多条存取线。
在存储设备制造中，可以在管芯的存储区域中蚀刻包括存取线(例如，字线)的存储器阵列，并且可以通过管芯的相邻外围区域提供与电路的连接。存储器阵列制造可以包括许多操作，包括用电介质填充材料填充在管芯中蚀刻的字线(或位线)之间的间隙，以提供期望的结构完整性。
附图说明
通过以下结合附图的具体描述，将易于理解实施例。为了便于该描述，相似的附图标记标明相似的结构元件。在附图的各图中示例性而非限制性地示出了实施例。
图1示出了根据一些实施例的其中可以使用本公开内容的技术提供存储设备的示例性管芯。
图2示意性地示出了根据一些实施例的可包括使用本公开内容的技术提供的存储设备的集成电路(ic)组件的横截面侧视图。
图3a-3d示意性地示出了根据一些实施例的第一平面中的存储设备的示例性横截面侧视图，其示出了在管芯中形成存储器阵列的不同阶段。
图3e和3f示意性地示出了根据一些实施例的在与第一平面正交的第二平面中的图3e和3f的存储设备的示例性横截面侧视图，其示出了在管芯中形成存储器阵列的不同阶段。
图4是根据一些实施例的用于使用本公开内容的技术提供设置在管芯中的存储器阵列的过程流程图，所述管芯具有设置在存储器阵列的字线之间的双层电介质。
图5示意性地示出了根据一些实施例的包括使用本公开内容的技术的设置在管芯中的存储器阵列的示例性计算设备，所述管芯具有设置在存储器阵列的字线之间的双层电介质。
具体实施方式
本公开内容的实施例描述了用于存储设备的技术和配置，所述存储设备包括具有设置在管芯的存储器区域中的多条字线的存储器阵列。填充区域可以设置在多条字线中的相应相邻字线对之间。填充区域可以包括第一电介质层和设置在第一电介质层上的第二电介质层。第一电介质层可以包括有机(例如，基于碳的)旋涂电介质材料(csod)。例如，第二电介质层可以包括与第一电介质层不同的电介质材料，例如无机电介质材料。
在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员来说显而易见的是，本公开内容的实施例可以仅用所描述方面中的一些来实践。为了解释的目的，阐述了具体的数字、材料和配置以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其他情况下，省略或简化了公知的特征以免使得说明性实施方式难以理解。
在下面的具体实施方式中，参考构成其一部分的附图，其中相似的附图标记始终标明相似的部分，并且在附图中示例性地示出了可以实践本公开内容的主题的实施例。应理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，可以做出结构或逻辑变化。因此，以下的具体实施方式不应视为限制性的，实施例的范围由所附权利要求及其等同物来限定。
对于本公开内容而言，短语“a和/或b”表示(a)、(b)、(a)或(b)或(a和b)。对于本公开内容而言，短语“a、b和/或c”表示(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。
本说明可以使用基于透视的说明，例如顶/底、进/出、上/下等。这种说明仅仅用于便于论述，并非旨在将文本所述实施例的应用限定为任何特定方向。
本说明可以使用短语“在一个实施例中”或“在实施例中”，其各自都可以指代一个或多个相同或不同实施例。而且，如针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与……耦合”连同其派生词。“耦合的”可以表示以下的一个或多个。“耦合的”可以表示两个或更多个元件直接物理或电接触。但“耦合的”也可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，可以表示一个或多个其他元件耦合或连接在表述为彼此耦合在一起的元件之间。术语“直接耦合的”可以表示两个或更多个元件直接接触。
图1示出了根据一些实施例的其中可以使用本公开内容的技术提供存储设备的示例性管芯。更具体而言，图1以晶片形式10和单个化形式140示意性地示出了根据一些实施例的管芯102的俯视图。在一些实施例中，例如，管芯102可以是由诸如硅或其他合适材料的半导体材料构成的晶片11的多个管芯(例如管芯102、102a、102b)中的一个。多个管芯可以形成在晶片11的表面上。每个管芯可以是可以包括如本文所述的存储设备的半导体产品的重复单元。例如，管芯102可以包括根据一些实施例的存储设备的电路103。根据各种实施例，电路103可以包括一个或多个存储器元件(单元)，其可以被配置成阵列，诸如二维(2d)或三维(3d)非易失性存储器阵列。在一些实施例中，存储器阵列可以包括交叉点存储器阵列或其他字节可寻址的非易失性存储设备。存储器元件的示例包括多阈值级nand闪存、nor闪存、单级或多级相变存储器(pcm)、电阻ram(reram/rram)、利用硫族化物玻璃的某些独特的特性的相变ram、纳米线存储器、铁电晶体管随机存取存储器(fetram)、铁电ram(feram/fram)、磁阻随机存取存储器(mram)、相变存储器(pcm/pcme/pram/pcram，又称为硫属化物ram/cram)导电桥接ram(cbram，又称为可编程金属化单元(pmc)存储器)、sonos(“硅-氧化物-氮化物-氧化物-硅”)存储器、fjram(浮动结栅极随机存取存储器)、导电金属氧化物(cmox)存储器、电池后备dram自旋转移矩(stt)-mram、磁性计算机储存设备(例如硬盘驱动器、软盘和磁带)，或任何上述或其他存储器的组合，等等。在一个实施例中，非易失性存储器可以是块可寻址存储设备，诸如nand或nor技术。实施例不限于这些示例。例如，电路103还可以包括存储器元件存取设备或开关，诸如双向阈值开关(ots)、阈值真空开关、基于硅或氧化物的p-n二极管或配置用于选择/编程存储器元件的操作的其他开关设备。
电路103还可以包括耦合到存储器元件的一条或多条字线(例如150、152、154)和一条或多条位线(例如，160、162)。图1中为了便于理解仅示出了三条字线和两条位线。在一些实施例中，位线和字线可以被配置为使得可以以交叉点配置将每个存储器元件设置在每条单独的位线和字线(例如，160和154)的相交点处(例如，164)。可以使用字线和位线将电压或偏压施加到存储器元件的目标存储器元件以选择用于读取或写入操作的目标存储单元。位线驱动器可以耦合到位线，并且字线驱动器可以耦合到字线以便于对存储器元件的解码/选择。为了实现存储单元选择，字线150、152、154可以经由互连与存储单元和电路103的其他部分连接，所述互连包括提供穿过管芯102的层的电连接的相应接触结构(例如，过孔)，如下面更详细描述的。要注意的是，电路103仅在图1中示意性地示出，并且可表示电路或其他合适的设备和配置形式的各种合适的逻辑或存储器，其包括例如一个或多个状态机，包括电路和/或储存器中的指令(例如，固件或软件)，被配置为执行诸如读取、编程、验证和/或分析操作的操作。
在实施例中，填充区域可以设置在多条字线(例如150、152、154)中的相应相邻字线对之间，例如以便提供存储器阵列的结构完整性。填充区域可以包括第一电介质层和设置在第一电介质层上的第二电介质层。第一电介质层可以包括有机(例如，基于碳的)旋涂电介质材料(csod)。例如，第二电介质层可以包括与第一电介质层不同的电介质材料，诸如无机电介质材料。这些和其他方面将在下面进一步描述。
在一些实施例中，电路103可以使用合适的半导体制造技术形成，其中一些在本文中说明。在半导体产品的制造过程完成之后，晶片11可以经历单个化过程，其中每个管芯(例如管芯102)可以彼此分离以提供半导体产品的分立“芯片”。晶片11可以是各种尺寸中的任何一种。根据各种实施例，电路103可以以晶片形式10或单个化形式140设置在半导体衬底上。在一些实施例中，管芯102可以包括逻辑或存储器或其组合。
图2示意性地示出了可以包括根据本文所述的一些实施例提供的存储设备的集成电路(ic)组件200的横截面侧视图。在一些实施例中，ic组件200可以包括与封装衬底121电和/或物理耦合的一个或多个管芯(例如，图1的管芯102)。在一些实施例中，管芯102可以是、包括包括存储器、处理器、片上系统(soc)或专用集成电路(asic)的ic或者是其一部分。例如，管芯102可以包括电路(例如，图1的电路103)，诸如本文所述的存储设备。管芯102可以表示使用结合形成存储设备使用的半导体制造技术(例如薄膜沉积、光刻、蚀刻等)从半导体材料(例如，硅)制成的分立产品。例如，在一些实施例中，诸如模制化合物或底部填充材料(未示出)的电绝缘材料可以包封管芯102和/或管芯级互连结构106的至少一部分。
ic组件200可以包括多种配置，包括例如倒装芯片和/或引线键合配置、插入机构、包括系统级封装(sip)和/或堆叠式封装(pop)配置的多芯片封装配置的合适的组合。例如，如所示的，可以根据各种合适的配置将管芯102附接到封装衬底121，包括例如以倒装芯片配置直接与封装衬底121耦合。在倒装芯片配置中，使用管芯级互连结构106(例如凸块、柱或可以将管芯102与封装衬底121电耦合的其他合适的结构)将包括有源电路的管芯102的有源侧s1附接到封装衬底121的表面。例如，管芯102的有源侧s1可以包括电路，例如参考图1所述的存储器元件。可以看出，无源侧s2可以与有源侧s1相对设置。在其他实施例中，管芯102可以以各种合适的堆叠管芯配置中的任何一种设置在与封装衬底121耦合的另一管芯上。例如，处理器管芯可以以倒装芯片配置与封装衬底121耦合，并且管芯102可以以倒装芯片配置安装在处理器管芯上并且使用穿过处理器管芯形成的穿硅过孔(tsv)与封装衬底121电耦合。在其他实施例中，管芯102可以嵌入在封装衬底121中或者与嵌入在封装衬底121中的管芯耦合。在其他实施例中，其他管芯可以以与管芯102的并排配置而与封装衬底121耦合。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102和封装衬底121之间传送电信号。电信号可以包括例如结合管芯的操作使用的输入输出(i/o)信号和/或电源/接地信号。管芯级互连结构106可以与设置在管芯102的有源侧s1上的对应管芯触点和设置在封装衬底121上的对应封装触点耦合。管芯触点和/或封装触点可以包括例如焊盘、过孔、沟槽、迹线和/或其他合适的接触结构，下面描述其中一些的制造。
在一些实施例中，例如，封装衬底121可以包括具有芯和/或内建层的环氧基层合衬底，诸如ajinomoto内建膜(abf)衬底。在其他实施例中，封装衬底121可以包括其他合适类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置为往来于管芯102传送电信号的电布线特征。例如，电布线特征可以包括例如设置在封装衬底121的一个或多个表面上的封装触点(例如，焊盘110)和/或内部布线特征(未示出)，诸如沟槽、过孔或其他互连结构，以穿过封装衬底121传送电信号。
在一些实施例中，如可以看到的，封装衬底121可以与电路板122耦合。电路板122可以是由诸如环氧树脂层合板的电绝缘材料构成的印刷电路板(pcb)。例如，电路板122可以包括由可以层合在一起的材料构成的电绝缘层。可以穿过电绝缘层形成诸如迹线、沟槽或过孔的互连结构(未示出)，以将管芯102的电信号传送穿过电路板122。在其他实施例中，电路板122可以由其他合适的材料构成。在一些实施例中，例如，电路板122可以是母板并且可以被包括在计算设备(例如移动设备)中。
例如，诸如焊球112的封装级互连可以耦合到封装衬底121上和/或电路板122上的焊盘110以形成相应的焊点，该焊点可以被配置为在封装衬底121和电路板122之间进一步传送电信号。焊盘110可以由诸如金属的任何合适的导电材料构成。封装级互连可以包括其他结构和/或配置，包括例如连接盘栅格阵列(lga)结构等。
在实施例中，ic组件200的管芯102可以是、包括包括如本文所述的存储设备的ic或者是其一部分。参考图3a-3f描述根据本公开内容的技术在管芯(例如管芯102)中制造包括电路103的存储设备的过程。
图3a-3d示意性地示出了根据一些实施例的第一平面中的存储设备的示例性横截面侧视图，其示出了在管芯中形成存储器阵列的不同阶段。图3e和3f示意性地示出了在与第一平面正交的第二平面中的存储设备的示例性横截面侧视图。应当理解，为了便于理解，未在图3a-3f中示出可以在存储设备制造过程中形成的存储设备的各种特征(例如电布线特征、互连结构等)。同样为了便于理解，以相似的编号列举了图3a-3f中所示的存储设备的相似元件。在存储器阵列中的字线形成的应用中描述存储设备的制造过程。应该注意，类似的过程可以应用于存储器阵列的其他结构的制造，例如存储设备的附加级(层)，本文为了简洁省略了所述类似的过程。
参考图3a，示出了在形成包括管芯303中的多条字线304、306和308的存储器阵列302之后的存储设备300。如图所示，还示出了在将填充材料310沉积在字线304、306和308中的相应相邻字线对之间(例如，在字线304和306之间的填充区域312中以及在字线306和308之间的填充区域314中)之后的存储设备300。填充区域312和314可以为存储器阵列302提供结构完整性。图3a(以及随后的图3b-3d)中仅示出了多条字线中的三条字线以便于理解，但将理解，存储器阵列302可以包括任何合适数量的字线。
在各种实施例中，诸如字线304的多条字线中的个体字线可以包括单元叠置体316、硬掩模层(例如氮化硅)320和/或密封层(也称为衬层)322。密封层322可以被耦合到单元叠置体316和/或硬掩模层320的侧面并且沿单元叠置体316和/或硬掩模层320的侧面延伸。在各种实施例中，如图所示，单元叠置体316可以包括一个或多个层，例如字线金属(例如钨)324、底部电极层326、选择器器件层328、中间电极层330、储存设备层332和/或顶部电极层318。顶部电极层318、底部电极层326和/或中间电极层330可以包括导电材料，诸如含碳导体、钨等。储存设备层332可以包括一个或多个存储单元，并且选择器器件层328可以包括一个或多个存取器件，例如一个或多个晶体管。
在其他实施例中，单元叠置体316可以包括不同的层和/或不同的层布置。例如，在一些实施例中，选择器器件层328可以设置在单元叠置体316中的储存设备层332上方。
如图所示，存储器阵列302可以设置在存储设备300的存储器区域334中。如图所示，存储设备300还可以包括相邻于存储器区域334定位的外围区域336。外围区域336可用于提供存储器阵列302与包括存储设备300的ic的电路(诸如参考图1描述的电路103)之间的互连。出于说明的目的，在图3a中示出这种互连中的一个，包括导体(例如钨)的过孔338。存储设备300可以进一步包括设置在存储器区域334中(例如，字线下方)的一个或多个过孔，例如过孔340。
如上所讨论的，填充材料310可以设置在多条字线中的相邻字线对之间(例如，在填充区域312和314中)。在各种实施例中，填充材料310的层可以沉积在存储设备300的存储器区域334和外围区域336上。在常规设备中，填充层310可以包括无机旋涂电介质、氧化物电介质膜或醇盐化合物材料，例如正硅酸乙酯(teos)等。然而，使用上述材料可能在字线之间的填充区域312和/或314中引起不需要的空隙。为了避免空隙并为存储器阵列302提供期望的结构完整性，诸如富碳氧化物膜(下文称为csod)的有机旋涂电介质材料可以用作填充区域312和/或314中的填充材料310。
然而，csod的填充材料310可能在存储设备300的后续处理(例如，位线的形成)期间易受到可靠性问题(诸如高干法蚀刻速率、高干法剥离速率和/或扯裂(rip-out))影响。因此，可以将填充区域312和314中的csod填充材料340的一部分去除并且用另一种电介质材料(例如，无机电介质材料、氧化物电介质膜和/或诸如teos的醇盐化合物)代替，如下面进一步描述的。因此，字线304、306和308中的相应相邻对之间的填充区域312和314可以具有第一层填充材料310(例如csod)和第二层不同的填充材料(例如，无机电介质材料、氧化物电介质膜和/或诸如teos的醇盐化合物)。第二层可以防止随后对填充材料的蚀刻(例如，在形成位线期间)暴露出选择器器件层326或字线金属层324。另外或可替换地，第二层可以为位线提供结构支撑。
在图3b中，示出了在去除填充区域312和314中的填充材料310的一部分之后的存储设备300。可以通过任何合适的工艺(诸如蚀刻工艺)来去除填充材料310的部分。在一些实施例中，密封层322的一部分也可以与填充材料310的部分一起被去除，如图3b所示。另外或可替换地，在一些实施例中，也可以去除外围区域336中的填充材料310的一部分。
在一些实施例中，填充材料310可以被去除到与顶部电极层318的底表面对齐或低于顶部电极层318的底表面的水平。在一些实施例中，可以不将填充材料310去除到超过中间电极层330的上表面。该水平可以在第一填充层的csod材料的益处与第二填充层的益处之间提供期望的平衡，如前讨论的。
在图3c中，示出了在填充材料310上沉积填充材料342之后的存储设备300。填充材料342可以沉积在填充区域312和314中(例如，在通过蚀刻掉部分的填充材料310而提供的开口中)。在一些实施例中，填充材料342可以进一步沉积在外围区域336中。如上所述，填充材料342可以是与填充材料310不同的材料。例如，填充材料342可以是无机电介质材料、氧化物电介质膜和/或诸如teos的醇盐化合物。因此，填充区域312和314可以包括填充材料310的第一电介质层和设置在第一电介质层上的填充材料342的第二电介质层。
在一些实施例中，如上所述，密封层322的一部分可以与填充材料310的部分一起被去除。因此，填充材料342层的一部分可以设置在密封层322上，如图所示。
在图3d中，示出了在抛光存储设备300的顶表面和形成位线344之后的存储设备300。抛光可以移除硬掩模层320和/或过量的填充材料342。可以使用任何合适的抛光工艺，例如化学机械平坦化(cmp)。例如，可以使用不同的平坦化技术作为cmp的补充或替代，例如cmp和干法回蚀。位线344可以由诸如钨的导体形成。位线344可以跨字线304、306和308形成，并可设置在顶部电极层318、密封层322和/或填充材料342上。虽然图3d中仅示出一条位线344，但显而易见的是，可以跨字线304、306和308与位线344平行地形成其他位线(例如，图3e和3f中所示的位线348、350和352)。
在一些实施例中，可以在外围区域336中形成过孔346(例如，穿过填充材料310和填充材料342)以将位线344导电地耦合到过孔338。
在各种实施例中，在跨字线304、306和308形成位线之后，可执行蚀刻和再填充工艺以生成位线结构。例如，可以执行第一部分蚀刻以将位线之间的单元叠置体316向下蚀刻到中间电极层330。
图3e和3f示出了与图3a-3d中所示的横截面正交的横截面中的存储设备300。图3e示出了在位线之间的第一部分蚀刻之后的存储设备300的横截面图。在图3e中在字线306上示出位线344、348、350和352。在位线344、348、350和352上设置硬掩模层(例如氮化硅)354。如图所示，将单元叠置体316向下蚀刻到中间电极层330(例如，去除顶部电极层318和储存设备层318)。尽管在图3e中未示出，但字线304、306和308之间的填充区域312和314也可以在第一部分蚀刻期间被蚀刻。填充材料310上的填充材料342的存在可以防止选择器器件层328被第一部分蚀刻暴露。例如，在第一部分蚀刻之后填充区域312和314中的填充材料310的顶表面可以与位线344、348、350和352之间的单元叠置体316的顶表面基本共面或在其上方。因此，也可以将填充区域312和314向下蚀刻到中间电极层330的水平。
图3f示出了在第二蚀刻、密封和再填充过程之后的存储设备300的横截面图。如图所示，可以去除硬掩模层354，并且可以在位线344、348、350和352的侧面上以及在由第一部分蚀刻暴露的单元叠置体316的侧面上形成衬层356。
可以执行第二部分蚀刻以去除单元叠置体316的另一部分向下到达位线344、348、350和352之间的底部电极层326(例如，可以去除中间电极层330和选择器器件层328)。密封衬层358可以形成在衬层356和单元叠置体316的暴露侧面上。在一些实施例中，密封衬层358可以是与密封层322和/或电极层318、326和/或330中的一个或多个相同的材料。可替换地，密封衬层358可以是与密封层322和/或电极层318、326和/或330不同的材料。电介质材料(例如，csod)360可以形成在位线344、348、350和352之间的填充区域中以及单元叠置体316的蚀刻部分中。虽然图3f中未示出，但是在第二部分蚀刻期间也可以蚀刻字线304、306和308之间的填充区域312和314并用电介质材料360再填充。
图4是示出根据一些实施例的用于使用本公开内容的技术提供设置在管芯中的存储器阵列的过程400的过程流程图，所述管芯具有设置在存储器阵列的字线之间的第一电介质层和第二电介质层。在一些实施例中，过程400可以与结合图3a-3f描述的操作相一致。如上所述，根据本文描述的实施例，过程400可以应用于在存储器阵列中形成字线或位线。出于说明和易于理解的目的，提供将过程400应用于形成字线。
在块402处，过程400可以包括形成包括第一字线和第二字线的存储器阵列的多条字线。形成多条字线可以包括各种工艺，诸如干法蚀刻、清洁和/或衬层的沉积。结果，字线可以包括单元叠置体、硬掩模层(例如，氮化硅)和/或密封层。
在块404处，过程400可以进一步包括在第一和第二字线之间形成第一电介质层。形成第一电介质层可以包括在第一字线和第二字线之间的填充区中沉积诸如有机旋涂电介质材料(csod)的第一电介质材料。第一电介质材料可以沉积在多条字线中的相应相邻字线对之间的多个填充区域中。
沉积第一电介质材料可以进一步包括在第一字线和第二字线之间的填充区域的侧面和/或底部上提供密封层，并且在密封层的顶部上沉积第一电介质层。
在块406处，过程400可进一步包括在第一和第二字线之间的第一电介质层上形成第二电介质层。形成第二电介质层可以包括在第一字线和第二字线之间的填充区域中的第一电介质材料上沉积第二电介质材料。第二电介质材料可以不同于第一电介质层。例如，第二电介质材料可以包括无机电介质材料、氧化物电介质膜和/或诸如teos的醇盐化合物。
形成第二电介质层可以进一步包括从第一和第二字线之间的填充区域的一部分去除第一电介质材料，并且将第二电介质材料沉积在填充区域的该部分中。在一些实施例中，过程400可以进一步包括在第二电介质层上形成一个或多个结构，诸如一条或多条位线。
以最有助于理解所要求保护的主题的方式将过程400的各种操作描述为多个离散操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。将意识到，与过程400相关联的操作序列可以根据本公开内容变化和/或包括其他操作。例如，某些操作可以同时执行。
本文描述的存储器阵列和方法可以使用任何合适的硬件和/或软件以根据需要进行配置而实现到系统中。
图5示意性地示出了根据一些实施例的包括使用本公开内容的技术的设置在管芯中的存储器阵列的示例性计算设备，所述管芯具有设置在存储器阵列的相邻字线之间的双层电介质(例如包括第一电介质层和第一电介质层上的第二电介质层)。计算设备500可以包括耦合到一个或多个处理器504的系统控制逻辑508；具有参考图3a-3f描述的存储器阵列302的存储设备512；一个或多个通信接口516；以及输入/输出(i/o)设备520。
存储设备512可以是可以包括图3a-3f的存储设备300的非易失性计算机储存芯片(例如，设置在图1-2的管芯102上)。在实施例中，存储设备512可以包括封装，诸如图2的ic组件200，具有设置在其中的存储设备300、驱动器电路(例如，驱动器)、将存储设备512与计算设备500的其他部件电耦合的输入/输出连接等。存储设备512可被配置为可移除地或者永久地与计算设备500耦合。存储设备512可以包括参考图3a-3f描述的存储器阵列302。存储器阵列302可以包括使用参考图4描述的技术设置在存储器阵列302的相邻字线之间的第一电介质层和第二电介质层。
通信接口516可以为计算设备500提供接口以通过一个或多个网络和/或与任何其他合适的设备进行通信。通信接口516可以包括任何合适的硬件和/或固件。一个实施例的通信接口516可以包括例如网络适配器、无线网络适配器、电话调制解调器和/或无线调制解调器。对于无线通信，一个实施例的通信接口516可以使用一个或多个天线来将计算设备500与无线网络通信地耦合。
对于一个实施例，处理器504中的至少一个可以与用于系统控制逻辑508的一个或多个控制器的逻辑封装在一起。对于一个实施例，处理器504中的至少一个可以与用于系统控制逻辑508的一个或多个控制器的逻辑封装在一起以形成系统级封装(sip)。对于一个实施例，处理器504中的至少一个可以与用于系统控制逻辑508的一个或多个控制器的逻辑集成在同一个管芯上。对于一个实施例，处理器504中的至少一个可以与用于系统控制逻辑508的一个或多个控制器的逻辑集成在同一管芯上以形成片上系统(soc)。
一个实施例的系统控制逻辑508可以包括任何合适的接口控制器，以提供到处理器504中的至少一个和/或到与系统控制逻辑508通信的任何合适的设备或部件的任何合适的接口。系统控制逻辑508可以将数据移入和/或移出计算设备500的各种部件。
一个实施例的系统控制逻辑508可以包括存储器控制器524以提供到存储设备512的接口以控制各种存储器存取操作。存储器控制器524可以包括控制逻辑528，该控制逻辑528可以被具体配置为控制存储设备512的存取。
在各种实施例中，i/o设备520可以包括被设计为使用户能够与计算设备500交互的用户接口，被设计为使外围部件能够与计算设备500交互的外围部件接口，和/或被设计为确定与计算设备500相关的环境条件和/或位置信息的传感器。在各种实施例中，用户接口可以包括但不限于显示器(例如液晶显示器、触摸屏显示器等)、扬声器、麦克风、捕捉图片和/或视频的一个或多个数码相机、闪光灯(例如，发光二极管闪光灯)和键盘。在各种实施例中，外围部件接口可以包括但不限于非易失性存储器端口、音频插孔和电源接口。在各种实施例中，传感器可以包括但不限于陀螺仪传感器、加速计、接近传感器、环境光传感器和定位单元。定位单元可以另外地/可替换地作为通信接口516的一部分或与通信接口516交互以与定位网络(例如全球定位系统(gps)卫星)的部件通信。
在各种实施例中，计算设备500可以是可穿戴计算设备，诸如但不限于膝上型计算设备、平板计算设备、上网本、智能电话等的移动计算设备；台式计算设备；工作站；服务器等。计算设备500可以具有更多或更少的部件，和/或不同的架构。在进一步的实施方式中，计算设备500可以是处理数据的任何其他电子设备。
以下提供了各种实施例的一些非限制性示例。
示例1是一种装置，包括：包括多条字线的存储器阵列；以及所述多条字线中的相应相邻字线对之间的填充区域，其中，所述填充区域中的一个或多个填充区域包括第一电介质材料和设置在所述第一电介质材料上的第二电介质材料，其中，所述第一电介质材料包括有机旋涂电介质材料(csod)，并且其中，所述第二电介质材料包括不同于所述第一电介质材料的第二电介质材料。
示例2是根据权利要求1所述的装置，其中，所述第二电介质材料包括无机电介质材料或醇盐化合物材料中的一种或多种。
示例3是根据权利要求2所述的装置，其中，所述醇盐化合物材料包括正硅酸乙酯(teos)。
示例4是根据权利要求1所述的装置，还包括设置在所述第二电介质材料上的多条位线。
示例5是根据权利要求1所述的装置，其中，所述多条字线中的个体字线包括单元叠置体，所述单元叠置体包括顶部电极层，其中，所述第二电介质材料的下表面大约处于或低于所述顶部电极层的下表面的水平。
示例6是根据权利要求5所述的装置，其中，所述单元叠置体包括选择器器件层和储存设备层。
示例7是根据权利要求1所述的装置，还包括耦合到所述字线的侧表面的密封层，其中，所述第二电介质材料的一部分设置在所述密封层上。
示例8是根据权利要求1所述的装置，其中，所述存储器阵列还包括与所述多条字线相邻的外围部分，其中，所述外围部分包括：所述第一电介质材料；设置在所述第一电介质材料上的所述第二电介质材料；以及穿过第一和第二电介质材料设置的一个或多个过孔，以为存储器阵列提供与关联于存储器阵列的电路的电连接。
示例9是根据权利要求1所述的装置，其中，所述存储器阵列包括三维(3d)存储器阵列。
示例10是一种方法，包括：形成包括第一字线和第二字线的存储器阵列的多条字线；在第一字线和第二字线之间形成第一电介质层；以及在所述第一字线与所述第二字线之间的所述第一电介质层上形成第二电介质层，其中，所述第二电介质层由与所述第一电介质层不同的材料形成。
示例11是根据权利要求10所述的方法，其中，所述第一电介质层包括有机旋涂电介质材料(csod)，并且其中，所述第二电介质层包括无机电介质材料或醇盐化合物材料。
示例12是根据权利要求10所述的方法，还包括在所述第一电介质层上形成所述第二电介质层之前，在所述字线之间蚀刻掉所述第一电介质层的一部分。
示例13是根据权利要求12所述的方法，还包括形成耦合到所述字线的一侧的密封层，其中，所述蚀刻包括蚀刻掉所述密封层的一部分。
示例14是根据权利要求12所述的方法，其中，形成所述多条字线包括形成所述多条字线中的个体字线的单元叠置体，其中，所述单元叠置体包括顶部电极层，并且其中，所述蚀刻包括蚀刻掉所述第一电介质层以达到所述顶部电极层的下表面处或下方的水平。
示例15是一种系统，包括：处理器；以及耦合到处理器的存储器。示例15的存储器包括：多条字线，所述多条字线中的个体字线包括单元叠置体，所述单元叠置体具有顶部电极层；设置在相应个体字线对之间的第一电介质层；以及设置在相应个体字线对之间的第一电介质层上的第二电介质层，其中，第二电介质层由与第一电介质层不同的材料形成，并且其中，第二电介质层的下表面大约处于或低于顶部电极层的下表面的水平。
示例16是根据权利要求15所述的系统，其中，所述第一电介质层包括有机旋涂电介质材料(csod)，并且其中，所述第二电介质层包括无机电介质材料或醇盐化合物材料。
示例17是根据权利要求15所述的系统，其中，所述单元叠置体还包括选择器器件层和储存设备层。
示例18是根据权利要求15所述的系统，还包括耦合到所述字线的侧表面的密封层，其中，所述第二电介质层的一部分设置在所述密封层上。
示例19是根据权利要求15所述的系统，其中，所述存储器阵列还包括与所述多条字线相邻的外围部分，其中，所述外围部分包括：所述第一电介质层；设置在所述第一电介质材料上的所述第二电介质层；以及穿过第一和第二电介质层设置的一个或多个过孔，以为存储器阵列提供与关联于存储器阵列的电路的电连接。
示例20是根据权利要求15所述的系统，其中，所述存储器包括交叉点存储器。
示例21是根据权利要求15所述的系统，其中，所述系统包括移动计算设备，所述移动计算设备还包括以下中的至少一个：耦合到所述处理器的显示器；耦合到处理器的网络接口；或耦合到处理器的电池。
各种实施例可以包括上述实施例的任何合适的组合，实施例包括以上以结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制造品(例如，非暂时性计算机可读介质)，所述指令在被执行时导致任何上述实施例的操作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适模块的装置或系统，
包括摘要中所述的所示实施方式的以上说明并非旨在是穷举性的或者将本公开内容的实施例限定于公开的准确形式。尽管出于例证性目的在此说明了具体实施方式和示例，但是相关领域的技术人员将认识到，在本发明的范围内的各种等同修改是可能的。
根据上面的具体描述可以对本公开内容的实施例进行这些修改。以下权利要求中使用的术语不应被解释为将本公开内容的各种实施例限制于说明书和权利要求书中公开的具体实施方式。相反，范围完全由下面的权利要求确定，这些权利要求根据已确立的权利要求解读的原则来解释。