背照式高速光电二极管接收芯片及其制作方法与流程

本发明涉及芯片技术领域，具体而言，涉及一种背照式高速光电二极管接收芯片及其制作方法。

背景技术：

随着光纤入户HTTP的推广和5G基站的建设，对高速光电二极管光接收芯片的需求也日趋迫切。目前10G高速光电二极管接收芯片已经成为现在技术应用的主流产品，25G、100G、400G的光电二极管接收芯片需求也处于高速发展的上升阶段。

光电二极管接收芯片的速率主要取决于两个方面影响：一是由芯片光生载流子漂移速度所决定的渡越时间，如公式所示，其中υ为光生载流子的漂移速度，基本上为定值6×106cm/s，L为芯片外延结构所设计的InGaAs吸收层的长度，通常为1μm至3μm。另一部分影响芯片速率的关键因素是由芯片电容所决定的RC时间常数，如公式所示，其中R为芯片电阻，基本上也为定值60Ω，C为芯片结电容。所以，为了尽可能的提高芯片速率，就必须尽可能的减小芯片电容和芯片外延结构中InGaAs吸收层的长度，而根据芯片电容的计算公式可知在芯片材料介电系数ε一定的情况下，芯片电容主要取决于芯片的扩散源区面积和芯片InGaAs吸收层的长度。InGaAs吸收层的长度越长，电容会越小，但芯片的渡越时间会更长，f_3dB-TT会变大，所以，目前通常提高接收芯片速率最直接的办法是需要通过缩小芯片扩散源区面积，来实现减小芯片电容，提高芯片速率的目的。

根据理论推算，为了达到20GHz以上的速率，通常需要将芯片扩散源区的直径控制到20μm以下，以降低芯片电容，同时需要将芯片的InGaAs吸收层长度控制在1μm至1.5μm，以缩短芯片的载流子渡越时间。但这也同时导致了两方面的缺陷：(1)过小的芯片扩散源区的面积，将严重的影响芯片使用过程中与输入光纤的耦合效率，当芯片源区直径小于20μm时，芯片使用过程中的耦合效率将下降约50％；(2)短的芯片InGaAs吸收层长度将导致芯片光生载流子量子效率η降低，根据芯片量子效率的计算公式η＝1-exp(-αL)，其中α为吸收系数，由芯片InGaAs吸收层的材料和接收波长决定，基本为定值，故InGaAs吸收层长度越小，光生量子效率将会越低，根据计算，当InGaAs吸收层长度低于1.5μm时，InGaAs材料针对1310nm和1550nm波长的光生载流子量子效率将低于70％。

现有技术中光接收芯片通常采用如图1所示的正入光方式的芯片结构，InP衬底102’，InP缓冲层104’，InGaAs吸收层106’，InP顶层108’，钝化膜110’，增透膜112’，扩散源区114’，芯片正电极116’，芯片负电极118’，入射光通常从芯片扩散源区114’上表面入射芯片，但为了使芯片速率高于20GHz，该扩散源区114’的直径D通常设计都小于20μm，而芯片InGaAs吸收层106’的长度L通常设计为1μm至1.5μm，所以，通常这种结构的高速芯片普遍存在耦合效率低、量子效率低等应用缺陷。

技术实现要素：

本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。

为此，本发明的一个目的在于提出了一种背照式高速光电二极管接收芯片。

本发明的另一个目的在于提出了一种背照式高速光电二极管接收芯片的制作方法。

有鉴于此，根据本发明的一个目的，提出了一种背照式高速光电二极管接收芯片，包括：外延层，包括P型台面、N型台面、磷化铟衬底；P型台面包括铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层；N型台面包括磷化铟缓冲层；其中，磷化铟衬底上依次生长磷化铟缓冲层，铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层；集成微透镜，设置于磷化铟衬底的一侧，且集成微透镜与磷化铟缓冲层在磷化铟衬底的不同侧。

本发明提供的背照式高速光电二极管接收芯片，通过设计P型台面、N型台面降低芯片的分布参数，从而达到提升芯片带宽的目的，通过采用在芯片背面集成微透镜，在确保芯片扩散源区面积保持不变的情况下，扩展芯片的光吸收面积，解决现有高速光接收芯片存在的芯片扩散源区面积小所导致的耦合效率低的问题。在芯片原有设计吸收区长度保持不变的情况下，在芯片外延层设计中加入了由P型AlGaAs多量子阱结构构成的反射镜面层，通过特殊的量子阱结构设计，使外延层对入射光的反射率到达99％以上，从而使入射光入射到该层时，产生近似全反射，从而在芯片铟砷化镓吸收层进行再次吸收产生光生载流子，相当于在不改变原有铟砷化镓吸收层厚度的情况下，将芯片的吸收长度拓展了近一倍，以使芯片的量子效率得到改善。在芯片外延层设计增加了磷化铟顶层，通过磷化铟顶层与芯片正电极接触，通过快速合金工艺形成欧姆接触，大大降低芯片电极的接触电阻。在反射镜面层与铟砷化镓吸收层之间增加磷砷化镓铟渐变层，可以明显减小芯片光生载流子在铟砷化镓吸收层与反射镜面层之间由于禁带宽度差所导致的载流子堆积时间，从而减少芯片光生载流子的传输时间。

根据本发明的上述背照式高速光电二极管接收芯片，还可以具有以下技术特征：

在上述技术方案中，优选地，还包括：增透膜，设置于集成微透镜与磷化铟衬底之间；其中，增透膜的厚度为至

在该技术方案中，增透膜，设置于集成微透镜与磷化铟衬底之间，且增透膜的厚度为至能对1310nm和1550nm波长的入射光起到增透的作用，折射率为1.94至1.98。

在上述任一技术方案中，优选地，还包括：芯片正电极，设置于P型台面上，与铟砷化镓接触层相连接；芯片负电极，设置于N型台面上，与磷化铟缓冲层相连接。

在该技术方案中，芯片正电极设置于P型台面上，与铟砷化镓接触层相连接，芯片负电极设置于N型台面上，与磷化铟缓冲层相连接，芯片正电极通常采用Ti/Pt/Au膜系构成，其中Ti厚度至Pt厚度至Au厚度大于芯片负电极通常采用Au构成，厚度要求大于

在上述任一技术方案中，优选地，还包括：保护介质膜，设置于P型台面的侧壁以及N型台面的侧壁，且位于P型台面的侧壁以及N型台面的侧壁与芯片正电极之间；其中，保护介质膜的厚度大于4μm。

在该技术方案中，在芯片P型台面和N型台面侧壁制作的保护介质膜，为了降低芯片电容，该介质膜通常采用聚酰亚胺(PI)或苯并环丁烯(BCB)胶膜保护，聚酰亚胺(PI)和苯并环丁烯(BCB)具有较低的材料介电常数，可以最大限度的降低芯片电容，胶膜厚度要求大于4μm。

在上述任一技术方案中，优选地，还包括：扩散源区，扩散源区的扩散范围由铟砷化镓接触层至铟砷化镓吸收层；以及扩散源区在铟砷化镓吸收层上的扩散深度为0.1μm±0.05μm；其中，扩散源区的直径为15μm至25μm。

在该技术方案中，采用Zn扩散所形成扩散源区的扩散深度要求能进入芯片铟砷化镓吸收层，且进入深度为0.1μm±0.05μm，该扩散源区的直径要求为15μm至25μm之间，进而降低芯片结电容，扩散表面浓度要求大于3×10¹⁸/cm^-3。

在上述任一技术方案中，优选地，集成微透镜的圆心与扩散源区的中心位于同一垂直中心位置；以及集成微透镜的半径为40μm至80μm。

在该技术方案中，在芯片磷化铟衬底上集成半径为40μm至80μm的芯片集成微透镜，该集成微透镜可采用ICP-RIE刻蚀或光刻湿法腐蚀的方法制得，且该集成微透镜的中心点需要与芯片扩散源区中心点在同一垂直中心线上，误差小于±5μm。

在上述技术方案中，优选地，P型台面的高度为3.9μm至8.4μm；以及N型台面的高度为0.5μm至4μm。优选地，N型台面的直径比P型台面的直径至少大10μm；以及P型台面的直径比扩散源区的直径至少大5μm。

在该技术方案中，P型台面高度大于3.9μm且小于8.4μm。N台的直径比P台直径大至少10μm，N台高度0.5μm至4μm，要求P型台面的直径比芯片扩散源区直径大至少5μm。

根据本发明的另一个目的，提出了一种背照式高速光电二极管接收芯片的制作方法，包括：通过MOCVD设备在磷化铟衬底的一侧依次淀积生长磷化铟缓冲层，铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层；通过光刻胶回流与离子束辅助自由基-反应离子刻蚀工艺或光刻湿法腐蚀工艺，在磷化铟衬底的另一侧制作集成微透镜。

本发明提供的背照式高速光电二极管接收芯片的制作方法，通过MOCVD设备在磷化铟衬底的一侧依次淀积生长磷化铟缓冲层，铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层，在芯片原有设计吸收区长度保持不变的情况下，在芯片外延层设计中加入了由P型AlGaAs多量子阱结构构成的反射镜面层，通过特殊的量子阱结构设计，使外延层对入射光的反射率到达99％以上，从而使入射光入射到该层时，产生近似全反射，从而在芯片铟砷化镓吸收层进行再次吸收产生光生载流子，相当于在不改变原有铟砷化镓吸收层厚度的情况下，将芯片的吸收长度拓展了近一倍，以使芯片的量子效率得到改善。在芯片外延层设计增加了磷化铟顶层，通过磷化铟顶层与芯片正电极接触，通过快速合金工艺形成欧姆接触，大大降低芯片电极的接触电阻。在反射镜面层与铟砷化镓吸收层之间增加磷砷化镓铟渐变层，可以明显减小芯片光生载流子在铟砷化镓吸收层与反射镜面层之间由于禁带宽度差所导致的载流子堆积时间，从而减少芯片光生载流子的传输时间。通过光刻胶回流与离子束辅助自由基-反应离子刻蚀工艺或光刻湿法腐蚀工艺，在磷化铟衬底的另一侧制作集成微透镜，通过集成微透镜在确保芯片扩散源区面积保持不变的情况下，扩展芯片的光吸收面积，解决现有高速光接收芯片存在的芯片扩散源区面积小所导致的耦合效率低的问题。

根据本发明的上述背照式高速光电二极管接收芯片的制作方法，还可以具有以下技术特征：

在上述技术方案中，优选地，还包括：通过光刻工艺将铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层制作为P型台面，以及通过ICP-RIE刻蚀工艺将磷化铟缓冲层制作为N型台面，能够降低芯片的寄生参数效应和芯片电容。

在该技术方案中，采用光刻湿法腐蚀或干法刻蚀的工艺在芯片表面形成两个同心凸台，即P型台面及N型台面，P型台面由铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层组成，以及通过ICP-RIE刻蚀工艺将N型台面由磷化铟缓冲层形成，降低芯片的分布参数，从而提升了芯片带宽。

在上述任一技术方案中，优选地，还包括：通过等离子体增强化学气相沉积工艺，在集成微透镜与磷化铟衬底之间制作增透膜。

在该技术方案中，通过等离子体增强化学气相沉积工艺，在集成微透镜与磷化铟衬底之间制作增透膜，且增透膜的厚度为至能对1310nm和1550nm波长的入射光起到增透的作用，折射率为1.94至1.98。

在上述任一技术方案中，优选地，还包括：通过光刻工艺和固化工艺，在P型台面的侧壁和N型台面的侧壁制作保护介质膜。

在该技术方案中，通过光刻工艺和固化工艺在芯片P型台面和N型台面侧壁制作的保护介质膜，为了降低芯片电容，该介质膜通常采用聚酰亚胺(PI)或苯并环丁烯(BCB)胶膜保护，聚酰亚胺(PI)和苯并环丁烯(BCB)具有较低的材料介电常数，可以最大限度的降低芯片电容，胶膜厚度要求大于4μm。

在上述任一技术方案中，优选地，还包括：通过光刻腐蚀工艺，在P型台面上制作扩散窗口；根据扩散窗口，通过锌扩散工艺制作扩散源区。

在该技术方案中，通过光刻腐蚀工艺，在P型台面上制作扩散窗口，根据扩散窗口通过锌扩散工艺制作扩散源区，扩散源区的扩散范围由铟砷化镓接触层至铟砷化镓吸收层，且进入深度为0.1μm±0.05μm，该扩散源区的直径要求为15μm至25μm之间，进而降低芯片结电容，扩散表面浓度要求大于3×10¹⁸/cm^-3。

在上述任一技术方案中，优选地，还包括：通过蒸发工艺和光刻工艺，在P型台面上制作芯片正电极以及在N型台面上制作芯片负电极。

在该技术方案中，通过蒸发工艺和光刻工艺，将芯片正电极设置于P型台面上，与铟砷化镓接触层相连接，以及将芯片负电极设置于N型台面上，与磷化铟缓冲层相连接，芯片正电极通常采用Ti/Pt/Au膜系构成，其中Ti厚度至Pt厚度至Au厚度大于芯片负电极通常采用Au构成，厚度要求大于

本发明的附加方面和优点将在下面的描述部分中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了现有技术中正入光方式的芯片结构示意图；

图2示出了本发明的一个实施例的背照式高速光电二极管接收芯片的结构剖视示意图；

图3示出了本发明的一个实施例的背照式高速光电二极管接收芯片的结构正视示意图；

图4示出了本发明的一个实施例的背照式高速光电二极管接收芯片的制作方法的流程示意图。

其中，图1中附图标记与部件名称之间的对应关系为：

102’InP衬底，104’InP缓冲层，106’InGaAs吸收层，108’InP顶层，110’钝化膜，112’增透膜，114’扩散源区，116’芯片正电极，118’芯片负电极；

其中，图2和图3中附图标记与部件名称之间的对应关系为：

102 InP衬底，104 InP缓冲层，106 InGaAs吸收层，108 InP顶层，110钝化膜，112增透膜，114扩散源区，116芯片正电极，118芯片负电极，120保护介质膜，122集成微透镜，124 InGaAsP的渐变层，126反射镜面层，128 InGaAs接触层。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不限于下面公开的具体实施例的限制。

本发明第一方面的实施例中，提出一种背照式高速光电二极管接收芯片，图2示出了本发明的一个实施例的背照式高速光电二极管接收芯片的结构剖视示意图，图3示出了本发明的一个实施例的背照式高速光电二极管接收芯片的结构正视示意图，下面参照图2及图3描述根据本发明一些实施例所述的背照式高速光电二极管接收芯片。

在本发明的一个实施例中，采用在芯片背面集成微透镜122的方法，在确保芯片扩散源区114面积保持不变的情况下，扩展芯片的光吸收面积。集成微透镜122的特征在于：

(1)集成微透镜122的制作为直接在芯片背面InP衬底102上采用光刻胶回流加ICP-RIE刻蚀，或光刻湿法腐蚀的方法制作；

(2)集成微透镜122的半径R为40μm至80μm，这样可以确保芯片背面直径80μm至160μm区域内的入射光，均可以汇聚到芯片的InGaAs吸收层106，从而也可以使在不改变芯片扩散源区114的面积的情况下，使芯片的可接收入射光入射直径范围增大到了80μm至160μm，使芯片的耦合效率提高到了至少95％以上；

(3)集成微透镜122的圆心O’，与芯片扩散源区114中心点O处于同一垂直中心位置，相对水平位置差小于±5μm，解决了现有高速光接收芯片存在的芯片扩散源区114面积小所导致的耦合效率低的问题。

在本发明的另一个实施例中，在芯片InGaAs吸收层106长度L保持不变的情况下，在芯片外延结构设计中加入了由P型AlGaAs多量子阱结构构成的反射镜面层126。通过特殊的量子阱结构设计，使反射镜面层126对入射光的反射率到达99％以上，从而使入射光入射到反射镜面层126时，产生近似全反射，从而在芯片InGaAs吸收层106进行再次吸收产生光生载流子，这样就相当于在不改变InGaAs吸收层106厚度L的情况下，将芯片的吸收长度拓展了近一倍，以使芯片的量子效率得到改善。反射镜面层126的结构设计特征在于：

(1)该层的材料由Al_0.12Ga_0.88As/Al_0.9Ga_0.1As材料组成的多量子阱结构构成；

(2)结构采用20/30对Al_0.12Ga_0.88As/Al_0.9Ga_0.1As量子阱构成，每对量子阱结构中Al_0.12Ga_0.88As厚度为40nm至70nm，Al_0.9Ga_0.1As厚度为50nm至80nm；

(3)掺杂浓度为(1～5)×10¹⁸/cm^-3；

(4)该量子阱反射镜面层126处于外延片InP顶层108与InGaAsP渐变层124之间。

在本发明的再一个实施例中，为了实现至少20GHz以上的光接收速率，该芯片外延结构采用了如表1中的结构设计：

表1

在芯片外延结构设计中为了提高芯片的接收速率，增加了InGaAs接触层128，通过InGaAs接触层128与芯片正电极116接触，通过快速合金工艺形成欧姆接触，可以大大降低芯片电极的接触电阻。另外，本发明通过在反射镜面层126与芯片InGaAs吸收层106之间增加InGaAsP的渐变层124，可以明显减小芯片光生载流子在InGaAs吸收层106与反射镜面层126之间由于禁带宽度差所导致的载流子堆积时间，从而减少芯片光生载流子的传输时间。

在本发明的又一个实施例中，在芯片结构设计上，为了尽可能降低芯片的寄生参数效应和芯片电容，本发明采用了如图2所示的台面结构芯片设计，其中主要的设计特征在于：

(1)采用光刻湿法腐蚀或干法刻蚀的工艺在芯片表面形成两个同心凸台，一个为由InGaAs接触层128、InP顶层108、P型Al_0.12Ga_0.88As/Al_0.9Ga_0.1As反射镜面层126、InGaAsP渐变层124和InGaAs吸收层106所组成的P型台面，该P型台面需要与芯片扩散源区114同心，且P型台面的直径D’需要比芯片扩散源区114的直径D大至少5μm。另一个台面为由InP缓冲层104所形成的N型台面。这两个台面的设计目的主要是为了降低芯片的分布参数，从而达到提升芯片带宽的目的；

(2)为了降低芯片结电容，使芯片速率大于20GHz，芯片扩散源区114的直径D需要小于30μm；

(3)芯片P型台面和N型台面的侧壁保护膜层120采用聚酰亚胺(PI)或苯并环丁烯(BCB)胶膜保护，聚酰亚胺(PI)和苯并环丁烯(BCB)具有较低的材料介电常数，可以最大限度的降低芯片电容。

(4)采用Ti/Pt/Au的金属材料膜系制作芯片P型芯片正电极116，其中Au层厚度大于1μm，采用Au制作芯片N型芯片负电极118，其中Au层厚度大于1μm。

在本发明的又一个实施例中，如图2所示，本发明涉及芯片产品主要由如下部分组成：

(1)采用InGaAs/InP特殊设计的高速芯片外延片，该外延片的结构包括在350μm厚的掺Fe³⁺InP衬底102上，采用MOCVD依次淀积生长掺杂浓度大于1×10¹⁷/cm^-3，厚度0.5μm至4μm的芯片InP缓冲层104；掺杂浓度小于1×10¹⁵/cm^-3，厚度为1μm至2μm的芯片InGaAs吸收层106；掺杂浓度小于5×10¹⁶/cm^-3，厚度为0.02μm至0.1μm的芯片InGaAsP的渐变层124；掺杂浓度(1～5)×10¹⁸/cm^-3，厚度为Al_0.12Ga_0.88As：(40～70)nm×20，Al_0.9Ga_0.1As：(50～80)nm×30的芯片P型Al_0.12Ga_0.88As/Al_0.9Ga_0.1As反射镜面层126；掺杂浓度小于5×10¹⁶/cm^-3，厚度为0.5μm至2μm的InP顶层108；掺杂浓度小于5×10¹⁶/cm^-3，厚度为0.1μm至0.5μm的芯片InGaAs接触层128；

(2)在芯片InP衬底102上集成半径R为40～80μm的芯片集成微透镜122，该集成微透镜122可采用ICP-RIE刻蚀或光刻湿法腐蚀的方法制得，且该透镜的中心点O’需要与芯片扩散区中心点O在同一垂直中心线上，误差小于±5μm；

(3)采用ICP-RIE刻蚀或光刻湿法腐蚀的方法制作的芯片台型结构，该台型结构包括由InGaAs接触层128，InP顶层108，P型Al_0.12Ga_0.88As/Al_0.9Ga_0.1As反射镜面层126，InGaAsP渐变层124和InGaAs吸收层106所构成的芯片P型台面和由InP缓冲层104构成的芯片N型台面。要求P型台面的直径D’需要比芯片源区直径D大至少5μm，P型台面高度要求大于3.9μm，小于8.4μm，N台的直径D”需要比P台直径D’大至少10μm，N台高度0.5μm至4μm。芯片正电极116接触位置位于芯片P型台面上，与芯片InGaAs接触层128连接，芯片负电极118位置位于芯片N型台面上，与芯片InP缓冲层104连接；

(4)采用光刻涂覆工艺在芯片P型台面和N型台面侧壁制作的台面保护介质膜120。为了降低芯片电容，该保护介质膜120通常采用聚酰亚胺(PI)或苯并环丁烯(BCB)胶膜，胶膜厚度要求大于4μm；

(5)采用Zn扩散所形成的芯片扩散源区114，该扩散源区114的扩散深度要求能进入芯片InGaAs吸收层116，且进入深度为0.1±0.05μm，该扩散源区114的直径D要求15μm<D<25μm，扩散表面浓度要求大于3×10¹⁸/cm^-3；

(6)采用蒸发或溅射工艺和光刻湿法工艺制作的芯片正电极116和芯片负电极118，芯片正电极116通常采用Ti/Pt/Au膜系构成，其中Ti厚度至Pt厚度至Au厚度大于芯片负电极118通常采用Au构成，厚度要求大于

(7)采用PEVCD淀积生长制作的芯片增透膜112，能对1310nm和1550nm波长的入射光起到增透的作用，要求该淀积增透膜112厚度为至折射率为1.94至1.98。

本发明第二方面的实施例中，提出一种背照式高速光电二极管接收芯片的制作方法，图4示出了本发明的一个实施例的背照式高速光电二极管接收芯片的制作方法的流程示意图：

步骤402，通过MOCVD设备在磷化铟衬底的一侧依次淀积生长磷化铟缓冲层，铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层；

步骤404，通过光刻胶回流与离子束辅助自由基-反应离子刻蚀工艺或光刻湿法腐蚀工艺，在磷化铟衬底的另一侧制作集成微透镜；

步骤406，通过光刻工艺将铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层制作为P型台面，以及通过ICP-RIE刻蚀工艺将磷化铟缓冲层制作为N型台面，能够降低芯片的寄生参数效应和芯片电容；

步骤408，通过等离子体增强化学气相沉积工艺，在集成微透镜与磷化铟衬底之间制作增透膜；

步骤410，通过光刻工艺和固化工艺，在P型台面的侧壁和N型台面的侧壁制作保护介质膜；

步骤412，通过光刻腐蚀工艺，在P型台面上制作扩散窗口；根据扩散窗口，通过锌扩散工艺制作扩散源区；

步骤414，通过蒸发工艺和光刻工艺，在P型台面上制作芯片正电极以及在N型台面上制作芯片负电极。

本发明提供的背照式高速光电二极管接收芯片的制作方法，通过MOCVD设备在磷化铟衬底的一侧依次淀积生长磷化铟缓冲层，铟砷化镓吸收层、磷砷化镓铟渐变层、反射镜面层、磷化铟顶层、铟砷化镓接触层，在芯片原有设计吸收区长度保持不变的情况下，在芯片外延层设计中加入了由P型AlGaAs多量子阱结构构成的反射镜面层，通过特殊的量子阱结构设计，使外延层对入射光的反射率到达99％以上，从而使入射光入射到该层时，产生近似全反射，从而在芯片铟砷化镓吸收层进行再次吸收产生光生载流子，相当于在不改变原有铟砷化镓吸收层厚度的情况下，将芯片的吸收长度拓展了近一倍，以使芯片的量子效率得到改善。在芯片外延层设计增加了磷化铟顶层，通过磷化铟顶层与芯片正电极接触，通过快速合金工艺形成欧姆接触，大大降低芯片电极的接触电阻。在反射镜面层与铟砷化镓吸收层之间增加磷砷化镓铟渐变层，可以明显减小芯片光生载流子在铟砷化镓吸收层与反射镜面层之间由于禁带宽度差所导致的载流子堆积时间，从而减少芯片光生载流子的传输时间。通过光刻胶回流与离子束辅助自由基-反应离子刻蚀工艺或光刻湿法腐蚀工艺，在磷化铟衬底的另一侧制作集成微透镜，通过集成微透镜在确保芯片扩散源区面积保持不变的情况下，扩展芯片的光吸收面积，解决现有高速光接收芯片存在的芯片扩散源区面积小所导致的耦合效率低的问题。

在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。