专用RFID并行晶圆测试系统及验证方法与流程

本发明属于射频识别技术领域，尤其涉及一种专用rfid并行晶圆测试系统及验证方法。

背景技术：

射频识别（rfid：radiofrequencyidentification）是一种射频信号通过空间电磁场耦合进行远距离通信、阅读器（reader）和标签（tag）之间实现信息的读（read）和写（write）的数据交换，从而达到标签附着物品相关信息识别、写入等目的的自动识别技术^[1]。射频识别技术具有无需人工干预自动识别、可集成多种传感器、密封防水且不易损坏、存储量大、识别距离长、多标签识别等优点，与早期条形码技术相比，克服了安全性低、只能读取存储信息、易破损等缺点，在交通、医疗、物流管理、人员管理等领域有巨大应用潜力。在13.56m高频频段内，基于iso/iec15693协议的rfid技术由于其抗冲突、可读距离远等特性而在开放式门禁、物流管理、图书管理等领域有着广泛的应用场景。

技术实现要素：

本发明的主要目的是为了解决现有技术的不足，提供了一种专用rfid并行晶圆测试系统，来大大缩短了晶圆测试时间，提高了测试效率，节约了测试成本，有利于rfid芯片在市场上大面积普及，还提供了一种用于验证被测芯片可行性的验证方法，上述目的通过下述的技术方案来实现：

所述专用rfid并行晶圆测试系统，基于iso/iec15693协议，包括

设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；

含有fpga的测试电路，测试电路内设有第二天线，所述fpga用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；

上位机验证平台，接收所述结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；

探针台，根据所述指令进行测试操作，完成机械移动，并根据所述结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述天线分别装在独立的屏蔽金属壳体中。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述fpga采用cycloneiv系列ep4ce15f17c8n芯片。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述测试电路还包括发射电路与接收滤波电路，所述发射电路，ad8616运算放大器、lc滤波电路以及检波电路连接组成；所述ad8616运算放大器通过lc滤波电路与fpga通信连接形成放大接收支路，所述ad8616运算放大器lc滤波电路与lc滤波电路通信连接形成检波接收支路；发射电路由fpga、lc滤波电路以及第二天线依次穿接组成。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述第二天线与发射电路的端口接有匹配电容，使该端口谐振点为13.56m。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述检波电路主要由bat54s检波二极管与滤波电路连接组成。

所述专用rfid并行晶圆测试系统的进一步设计在于，所述上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。

如上述任一项所述的专用rfid并行晶圆测试系统的验证方法，包括如下步骤：

1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励，

2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器，

3）将测试激励设置为命令帧，激励的序列个数减去1，当所述序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模。否则检验器将会做响应检查；

4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生bug日志文件，待bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告；

5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。

所述专用rfid并行晶圆测试系统的验证方法的进一步设计在于，所述步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。

本发明的有益效果：

本发明的专用rfid并行晶圆测试系统通过并行化的设计提高了测试效率，节约了测试时间，降低了测试成本。

本发明提供的以覆盖率驱动激励产生算法的验证平台及验证方法，与传统验证平台相比，具备更高的层次化。同时，本文所提出的验证技术给准确判定验证的完备性提供了一个有效的衡量标准。所以，所设计的验证平台采用的验证技术，可以大幅度的提高验证工作的效率和质量，为芯片的一次流片成功率提供了有力的保障。同时该验证技术，也可以为其它工程项目的验证提供很好的借鉴意义。

附图说明

图1是测试系统整体结构图。

图2是测试电路的电路图。

图3是发射电路的电路图。

图4是接收滤波电路的电路图。

图5是相邻通道的解调数据示意图。

图6是上位机逻辑流程图。

图7是验证方法的流程图。

图8是上位机验证平台的模块示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

如图1、图2，本实施例的专用rfid并行晶圆测试系统，基于iso/iec15693协议，包括:设有第一天线的16通道垂直探针卡、含有fpga的测试电路以及上位机验证平台。16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；测试电路，测试电路内设有第二天线，fpga用内部时钟产生数字基带信号和载频信号，将载频信号进行调制后输出，并经第二天线发出；第二天线接收被测芯片的反馈信号，并将反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证。探针台，根据指令进行测试操作，完成机械移动，并根据结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。

测试机严格模拟芯片实际的工作状态，即采用天线耦合的方式来对dut进行测试。该方法在单通道测试时没有任何问题，而在16通道并行测试中由于相邻通道距离过近会导致一个天线上会感应到多个dut的返回信号，导致干扰。为了解决该问题本实施例将天线分别装在独立的屏蔽金属壳体中。

也可以在高频信号线io口接匹配电容，使io口的谐振点为13.56m。在此改进后测得s11参数达到1.331，大幅度减少信号回弹。高频信号线io口为第二天线与发射电路间的端口。

另一方面，对由于射频线从壳体中穿出而泄露的少部分射频信号，补救措施是基于iso/iec15693协议对解调出的副载波信号进行位判断，因为标签返回的信息采用曼彻斯特编码，每位数据（1bit）含有8个频率为423khz占空比为1:1的脉冲和18.88μs的非调制时间，如果干扰存在，一般会在非调制时间内会出现小于8个的423khz毛刺。所以如果在1bit的半周期内423khz的脉冲数目小于8个则判定为干扰信号，解码出来在fpga里给它人为设成低电平。基于上述的设想，fpga在解码时可以进一步滤除相邻通道的干扰。如图5为相邻2个通道经过fpga解调后的数字信号，由图可知，相邻通道数据并没有发生干扰，都为独立的423khz信号，说明抗干扰措施有效。

本实施例的fpga采用cycloneiv系列ep4ce15f17c8n芯片。

如图3、图4，测试电路还包括发射电路与接收滤波电路，发射电路，ad8616运算放大器、lc滤波电路以及检波电路连接组成；ad8616运算放大器通过lc滤波电路与fpga通信连接形成放大接收支路。ad8616运算放大器lc滤波电路与lc滤波电路通信连接形成检波接收支路；发射电路由fpga、lc滤波电路以及第二天线依次穿接组成。

进一步的，检波电路主要由bat54s检波二极管与滤波电路连接组成。

本实施例的上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。上位机采用c++编程，并且使用mfc编写良好的用户界面，如图6，上位机逻辑流程具体如下：

①测试机上电，系统复位，测试机与探针台收到上位机发来的初始化命令，进行初始化。②在测试机程序文件夹相应位置放入测试向量文件，测试机初始化相关寄存器、sram；③将晶圆放置进探针台的专用容器里，探针台检测到晶圆后自动对准晶圆上dut的起始位置，并将16通道探卡针头与dut的焊垫进行物理接触。点击上位机软件的测试开始按钮，上位机发送测试命令到测试机，测试机开始工作。同时上位机通过gpib数据接口把测试机的实时状态数据传输至探针台并在探针台上显示。测试机将实时完成的测试结果返回至上位机，上位机接收到数据将其转化成bin值传输给探针台，探针台将其转化成wafermap并在显示屏上实时显示。当整片晶圆进行完bin值标记生成完整wafermap时，测试机向上位机返回测试完成信号并将完整wafermap显示在显示屏上。

如图7，根据上述专用rfid并行晶圆测试系统，本实施例提供了一种用于验证被测芯片可行性的验证方法，包括如下步骤：

1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励。

2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器。

3）将测试激励设置为命令帧，激励的序列个数减去1，当序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模。否则检验器将会做响应检查。

4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生bug日志文件，待bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告。

5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。

进一步的，步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。

所以，当块覆盖率为100%时，说明所有的设计代码都被执行过了。如果没有达到100%，则可以通过覆盖率报告，查看哪些代码语句或者哪些分支情况没有被执行过，以此来完善测试激励，验证边界条件。上图报告中块覆盖率为98%，接近100%。

本实施例中，表达式（expression）覆盖率用来检查布尔表达式验证的充分性。如if(chk_lock_en||easardmode_en)判断条件中，两个变量为真和假均被执行过，这样，它的覆盖率就为100%。在报告中，可以看到表达式覆盖率较其它几项偏低，因为有许多情况在芯片的工作当中根本无法遇到，所以表达式覆盖率很难进一步提高，但是对于芯片设计的功能来说，已经完全得到验证。

翻转（toggle）覆盖率指的是设计中的寄存器0和1的跳变情况，只有双向均做了跳变，覆盖率才达到100%。从报告中可以看出，翻转覆盖率也达到了较高的水平。

状态机（fsm）覆盖率用于统计在验证过程中状态机发生了哪些跳转，这种分析可以防止某些状态在整个验证过程中从未发生跳转，从而造成设计隐患。从报告中可以看出，状态机覆盖率为100%，状态机得到了充分验证。

本实施例提供的以覆盖率驱动激励产生算法的验证平台，与传统验证平台相比，具备更高的层次化。同时，本文所提出的验证技术给准确判定验证的完备性提供了一个有效的衡量标准。所以，所设计的验证平台采用的验证技术，可以大幅度的提高验证工作的效率和质量，为芯片的一次流片成功率提供了有力的保障。同时该验证技术，也可以为其它工程项目的验证提供很好的借鉴意义。

以上，仅为本发明较佳的具体实施方式，但本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其本发明构思加以等同替换或改变，都涵盖在本发明的保护范围之内。