三维电感器结构以及包括其的堆叠半导体器件的制作方法

实施方式总体上涉及半导体元件，且更具体地，涉及三维(3d)电感器结构以及包括3d电感器结构的堆叠半导体器件。

背景技术：

已经开发了用于增大半导体器件集成度的各种各样的技术。例如，因为半导体器件包括例如晶体管、二极管、电阻器、电容器、电感器等的多个部件，所以更大数量的部件可以被集成到一个半导体器件中用于增大集成度。再如，包括部件的半导体管芯在其中彼此堆叠的堆叠半导体器件可以被制造用于增大集成度。

技术实现要素：

实施方式包括一种三维(3d)电感器结构，该三维电感器结构包括：第一半导体管芯，其包括第一导电图案以及与第一导电图案间隔开的第二导电图案；堆叠在第一半导体管芯上的第二半导体管芯，第二半导体管芯包括第三导电图案、与第三导电图案间隔开的第四导电图案、穿透第二半导体管芯并将第一导电图案与第三导电图案电连接的第一穿通衬底通路(tsv)、以及穿透第二半导体管芯并将第二导电图案与第四导电图案电连接第二tsv；以及第一导电连接图案，其被包括在第一半导体管芯中并将第一导电图案的第一端与第二导电图案的第一端电连接，或者被包括在第二半导体管芯中并将第三导电图案的第一端与第四导电图案的第一端电连接。

实施方式包括一种堆叠半导体器件，该堆叠半导体器件包括：第一半导体管芯，其包括第一导电图案、与第一导电图案间隔开的第二导电图案、将第一导电图案的第一端与第二导电图案的第一端电连接的第一导电连接图案、以及第一功能电路；以及顺序地堆叠在第一半导体管芯上的多个第二半导体管芯，所述多个第二半导体管芯的每个包括多个第三导电图案、与所述多个第三导电图案间隔开的多个第四导电图案、穿透所述多个第二半导体管芯的每个的第一穿通衬底通路(tsv)、穿透所述多个第二半导体管芯的每个的第二tsv、以及第二功能电路，其中所述多个第三导电图案中的第一选择图案通过第一tsv电连接到第一导电图案，以及所述多个第四导电图案中的第二选择图案通过第二tsv电连接到第二导电图案。

实施方式包括一种堆叠半导体器件，该堆叠半导体器件包括：多个半导体管芯；穿透所述多个半导体管芯中的至少一个的多个穿通衬底通路(tsv)；多个导电图案，其中所述多个半导体管芯的每个包括所述多个导电图案中的至少两个；以及所述多个半导体管芯中的一个中包括的第一导电连接图案，第一导电连接图案将所述多个导电图案中的第一两个导电图案电连接；其中：所述多个tsv的每个将所述多个导电图案中的对应的第二两个导电图案电连接；以及所述多个tsv、所述多个导电图案和第一导电连接图案串联电连接。

附图说明

实施方式将由以下结合附图的详细描述被更清楚地理解。

图1是根据一些实施方式的三维(3d)电感器结构的透视图。

图2a和2b是用于描述图1的3d电感器结构的图。

图3是根据一些实施方式的3d电感器结构的透视图。

图4是用于描述图3的3d电感器结构的图。

图5是根据一些实施方式的3d电感器结构的透视图。

图6a和6b是用于描述图5的3d电感器结构的图。

图7是根据一些实施方式的3d电感器结构的透视图。

图8是用于描述图7的3d电感器结构的图。

图9a是根据一些实施方式的堆叠半导体器件的俯视图。

图9b是堆叠半导体器件的沿着图9a的线iii-iii'截取的剖视图。

图10a是根据一些实施方式的堆叠半导体器件的俯视图。

图10b是堆叠半导体器件的沿着图10a的线iv-iv'截取的剖视图。

图11是示出根据一些实施方式的数据收发系统的框图。

图12是示出根据一些实施方式的测试系统的框图。

图13是示出根据一些实施方式的无线电力传输系统的框图。

图14是示出图13的无线电力传输系统的一示例的图。

图15是示出根据一些实施方式的移动系统的框图。

具体实施方式

将参照实施方式在其中示出的附图更充分地描述实施方式。然而，实施方式可以采用许多不同的形式，并且不应被解释为限于在此陈述的特定实施方式。本申请通篇，相同的附图标记指相同的元件。

图1是根据一些实施方式的三维(3d)电感器结构的透视图。在图1中，基本上垂直于半导体管芯的第一表面(例如顶表面)的方向被称为第一方向d1(例如z轴方向)。此外，基本上平行于半导体管芯的第一表面并彼此交叉的两个方向被称为第二方向d2(例如x轴方向)和第三方向d3(例如y轴方向)。例如，第二方向d2和第三方向d3可以基本上彼此垂直。此外，第一方向d1基本上垂直于第二方向d2和第三方向d3两者。此外，由图中箭头所指的方向及其相反方向被认为是相同的方向。第一方向d1、第二方向d2和第三方向d3的定义在本公开中引用的图中是相同的。

三维(3d)电感器结构100a包括第一半导体管芯110a、第二半导体管芯120a和第一导电连接图案cp11。3d电感器结构100a还可以包括输入/输出(i/o)单元io1。

第一半导体管芯110a包括第一导电图案p11以及与第一导电图案p11间隔开的第二导电图案p12。第一半导体管芯110a可以被称为下半导体管芯或底半导体管芯。

在一些实施方式中，第一导电层可以设置在第一衬底上并且可以被蚀刻以形成导电图案p11和p12，因而第一半导体管芯110a可以被形成。包括由单晶形成的晶体硅和/或由单晶形成的晶体锗的半导体衬底可以被用作第一衬底。例如，第一衬底可以由硅晶片获得。第一导电层可以通过例如原子层沉积(ald)工艺或溅射工艺而包括金属、金属氮化物或掺杂多晶硅。

虽然未在图1中示出，但是第一绝缘层可以设置在其上形成导电图案p11和p12的第一衬底上。第一绝缘层可以通过例如化学气相沉积(cvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、旋涂工艺、ald工艺等由硅氧化物或金属氧化物形成。此外，第一绝缘层可以通过对第一衬底的顶表面的热氧化工艺而形成。

第二半导体管芯120a堆叠在第一半导体管芯110a上。第二半导体管芯120a包括第三导电图案p13、第四导电图案p14、第一穿通衬底通路(tsv)tsv11和第二tsvtsv12。第四导电图案p14与第三导电图案p13间隔开。第一tsvtsv11穿透(例如延伸穿过)第二半导体管芯120a并将第一导电图案p11与第三导电图案p13电连接。第二tsvtsv12穿透第二半导体管芯120a并将第二导电图案p12与第四导电图案p14电连接。第二半导体管芯120a可以被称为上半导体管芯或顶半导体管芯。

第一导电连接图案cp11将第三导电图案p13的第一端121a与第四导电图案p14的第一端125a电连接且直接连接。

在一些实施方式中，第二导电层可以设置在第二衬底上并且可以被蚀刻以形成导电图案p13和p14以及导电连接图案cp11。此外，沟槽可以形成为穿透第二衬底，并且tsvtsv11和tsv12可以通过用导电材料填充沟槽而形成，因而第二半导体管芯120a可以被形成。例如，导电材料可以包括诸如铜、铝、钨的金属、掺杂多晶硅等。

在一些实施方式中，tsvtsv11和tsv12可以被预先形成，然后导电图案p13和p14以及导电连接图案cp11可以被形成。在另外的一些实施方式中，导电图案p13和p14以及导电连接图案cp11可以被预先形成，然后tsvtsv11和tsv12可以被形成。

i/o单元io1可以被包括在第一半导体管芯110a中。i/o单元io1可以电连接到第一导电图案p11的第一端111a和第二导电图案p12的第一端115a。虽然示出了特定的电路，但在另外的实施方式中，电路可以是不同的。

在一些实施方式中，线圈可以通过导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12的电连接而形成。如将参照图11、12、13和14所述，线圈可以用于发送或接收数据和/或电力，并且i/o单元io1可以向线圈提供电信号用于数据和/或电力收发。例如，i/o单元io1可以是电感耦合i/o单元。

在一些实施方式中，第一tsvtsv11可以电连接且直接连接到第一导电图案p11的第二端113a和第三导电图案p13的第二端123a。第二tsvtsv12可以电连接且直接连接到第二导电图案p12的第二端117a和第四导电图案p14的第二端127a。

虽然图1示出导电图案p13和p14以及导电连接图案cp11彼此物理地分离，但是导电图案p13和p14以及导电连接图案cp11可以不被物理地分离，并且可以是用于形成线圈的单个连续导电图案。

图2a和2b是用于描述图1的3d电感器结构的图。图2a是图1的3d电感器结构的俯视图。图2b是3d电感器结构的沿着图2a的线i-i'截取的剖视图。参照图1和2a，在包括第一半导体管芯110a和第二半导体管芯120a的3d电感器结构100a的俯视图中(例如，如在第一方向d1上所看到的)，由导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12形成的线圈可以具有其中闭合曲线的一部分敞开的形状。例如，线圈的其中闭合曲线敞开的部分可以在第一导电图案p11的第一端111a与第二导电图案p12的第一端115a之间。

在一些实施方式中，如图1和2a中所示，第一导电图案p11和第二导电图案p12的每个可以具有在第二方向d2和第三方向d3上延伸的l形状。第三导电图案p13和第四导电图案p14的每个可以具有在第二方向d2上延伸的线形形状。第一导电连接图案cp11可以具有在第三方向d3上延伸的线形形状。

在另外的一些实施方式中，虽然未在图1和2a中示出，但是导电图案的每个可以具有任何形状使得由导电图案形成的线圈具有其中闭合曲线的一部分敞开的形状。

参照图1和2b，在包括第一半导体管芯110a和第二半导体管芯120a的3d电感器结构100a的剖视图中(例如，如在第三方向d3上所看到的)，第一导电图案p11、第一tsvtsv11和第三导电图案p13可以形成为具有台阶结构或阶梯结构。换言之，在剖视图中，导电图案p11和p13可以例如以台阶形状被梯状地设置或布置。类似地，在剖视图中，第二导电图案p12、第二tsvtsv12和第四导电图案p14可以形成为具有台阶结构或阶梯结构。

在一些实施方式中，如图1和2b中所示，第一导电图案p11和第三导电图案p13可以彼此部分地重叠，并且第一tsvtsv11可以将第一导电图案p11与第三导电图案p13直接连接。例如，第一导电图案p11的第二端113a和第三导电图案p13的第二端123a可以彼此重叠，并且第一tsvtsv11可以将第一导电图案p11的第二端113a与第三导电图案p13的第二端123a直接连接。类似地，第二导电图案p12和第四导电图案p14可以彼此部分地重叠，并且第二tsvtsv12可以将第二导电图案p12与第四导电图案p14直接连接。

在另外的实施方式中，虽然未在图1和2b中示出，但是第一导电图案和第三导电图案可以彼此不重叠。在这个示例中，如将参照图9b和10b所述，第二半导体管芯120a还可以包括至少一个布线和至少一个接触(或插塞)，并且第一导电图案和第三导电图案可以通过第一tsvtsv11、所述至少一个布线和所述至少一个接触彼此连接。

在一些实施方式中，如图1和2b中所示，导电图案p11、p12、p13和p14以及导电连接图案cp11的每个可以具有均匀的厚度。tsvtsv11和tsv12的每个可以具有圆柱形形状，并且每个tsv中的底表面的尺寸和顶表面的尺寸可以基本上彼此相同。

在另外的实施方式中，虽然未在图1和2b中示出，但是每个导电图案可以具有非均匀的厚度。每个tsv可以具有任何柱形状或柱形物形状，并且每个tsv中的底表面的尺寸和顶表面的尺寸可以彼此不同。

根据一些实施方式的3d电感器结构100a可以基于堆叠的半导体管芯110a和120a中包括的导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12而实现为3d结构。因此，3d电感器结构100a可以具有相对小的尺寸并且可以被更容易地制造。

图3是根据一些实施方式的3d电感器结构的透视图。图4是用于描述图3的3d电感器结构的图。图4是图3的3d电感器结构的俯视图。参照图3和4，3d电感器结构100b包括第一半导体管芯110b、第二半导体管芯120b和第一导电连接图案cp21。3d电感器结构100b还可以包括i/o单元io2。

除了第一导电连接图案cp21及i/o单元io2的布置和连接被改变之外，图3和4的3d电感器结构100b可以与图1的3d电感器结构100a基本上相同。例如，具有端部111b、113b、115b、117b、121b、123b、125b和127b的导电图案p21、p22、p23和p24、tsvtsv21和tsv22、导电连接图案cp21、i/o单元io2可以类似于上述3d电感器结构100a的对应结构。然而，i/o单元io2形成在第二半导体管芯120b中，并且导电图案p21、p22、p23和p24以及导电连接图案cp21可以形成在不同的半导体管芯中。

图5是根据一些实施方式的3d电感器结构的透视图。图6a和6b是用于描述图5的3d电感器结构的图。图6a是图5的3d电感器结构的俯视图。图6b是3d电感器结构的沿着图6a的线ii-ii'截取的剖视图。

参照图5、6a和6b，3d电感器结构100c包括第一半导体管芯110c、第二半导体管芯120c和第一导电连接图案cp31。3d电感器结构100c还可以包括第三半导体管芯130c和i/o单元io3。

除了3d电感器结构100c还包括第三半导体管芯130c之外，图5的3d电感器结构100c可以与图1的3d电感器结构100a基本上相同。例如，具有端部111c、113c、115c、117c、121c、123c、125c和127c的导电图案p31、p32、p33和p34、导电连接图案cp31、i/o单元io3可以类似于上述3d电感器结构100a或100b的对应结构。

tsvtsv31、tsv32、tsv33和tsv34可以类似于对应的tsvtsv11、tsv12、tsv21和tsv22。然而，tsvtsv31、tsv32、tsv33和tsv34可以穿透不同的半导体管芯。具体地，第三半导体管芯130c可以设置在第一半导体管芯110c与第二半导体管芯120c之间。第三半导体管芯130c可以包括具有端部131c和133c的第五导电图案p35以及具有端部135c和137c的第六导电图案p36。第六导电图案p36可以与第五导电图案p35间隔开。第三tsvtsv33和第四tsvtsv34可以穿透第三半导体管芯130c。第三半导体管芯130c可以被称为中间半导体管芯。

与上述3d电感器结构100a和100b对比，3d电感器结构100c使用四个tsvtsv31、tsv32、tsv33和tsv34将导电图案p31、p32、p33和p34与第五导电图案p35和第六导电图案p36电连接。

虽然图5示出其中一个半导体管芯130c设置在第一半导体管芯110c与第二半导体管芯120c之间的一示例，但是根据一些实施方式的3d电感器结构还可以包括设置在第一半导体管芯110c(例如底半导体管芯)与第二半导体管芯120c(例如顶半导体管芯)之间的多于两个的中间半导体管芯。如上所述，在俯视图中，由半导体管芯中的导电图案形成的线圈可以具有其中闭合曲线的一部分敞开的形状。此外，在剖视图中，半导体管芯中的导电图案和tsv可以形成为具有台阶结构或阶梯结构。

虽然图5示出其中第一导电连接图案cp31被包括在第二半导体管芯120c中并且i/o单元io3被包括在第一半导体管芯110c中的一示例，但是根据一些实施方式的3d电感器结构可以类似于图3中所示地包括被包括在第一半导体管芯110c中的第一导电连接图案以及被包括在第二半导体管芯120c中的i/o单元。

图7是根据一些实施方式的3d电感器结构的透视图。图8是用于描述图7的3d电感器结构的图。图8是图7的3d电感器结构的俯视图。参照图7和8，3d电感器结构100d包括第一半导体管芯110d、第二半导体管芯120d和第一导电连接图案cp11。3d电感器结构100d还可以包括第二导电连接图案cp12、第三导电连接图案cp13和i/o单元io4。

除3d电感器结构100d还包括导电图案p15、p16、p17和p18、导电连接图案cp12和cp13、以及tsvtsv13和tsv14之外，图7的3d电感器结构100d可以与图1的3d电感器结构100a基本上相同。

第一半导体管芯110d包括第一导电图案p11和第二导电图案p12。第二半导体管芯120d堆叠在第一半导体管芯110d上，并包括第三导电图案p13、第四导电图案p14、第一tsvtsv11和第二tsvtsv12。第一导电连接图案cp11被包括在第二半导体管芯120d中。导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12的布置和连接可以与图1、2a和2b中的导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12的布置和连接基本上相同。

第一半导体管芯110d还可以包括第五导电图案p15和第六导电图案p16。第五导电图案p15可以与第一导电图案p11和第二导电图案p12间隔开。第六导电图案p16可以与第一导电图案p11、第二导电图案p12和第五导电图案p15间隔开。

第二半导体管芯120d还可以包括第七导电图案p17、第八导电图案p18、第三tsvtsv13和第四tsvtsv14。第七导电图案p17可以与第三导电图案p13和第四导电图案p14间隔开。第八导电图案p18可以与第三导电图案p13、第四导电图案p14和第七导电图案p17间隔开。第三tsvtsv13可以穿透第二半导体管芯120d，并且可以将第五导电图案p15与第七导电图案p17电连接。第四tsvtsv14可以穿透第二半导体管芯120d，并且可以将第六导电图案p16与第八导电图案p18电连接。

第二导电连接图案cp12可以被包括在第二半导体管芯120d中以将第七导电图案p17的第一端121d与第八导电图案p18的第一端125d电连接且直接连接。第三导电连接图案cp13可以被包括在第一半导体管芯110d中以将第一导电图案p11的第一端119d与第六导电图案p16的第一端115d电连接且直接连接。i/o单元io4可以被包括在第一半导体管芯110d中，并且可以电连接到第二导电图案p12的第一端129d和第五导电图案p15的第一端111d。第三tsvtsv13可以将第五导电图案p15的第二端113d与第七导电图案p17的第二端123d电连接且直接连接。第四tsvtsv14可以将第六导电图案p16的第二端117d与第八导电图案p18的第二端127d电连接且直接连接。

在一些实施方式中，在包括半导体管芯110d和120d的3d电感器结构100d的俯视图中，第一线圈可以由导电图案p11、p12、p13和p14、导电连接图案cp11、以及tsvtsv11和tsv12形成，第二线圈可以由导电图案p15、p16、p17和p18、导电连接图案cp12、以及tsvtsv13和tsv14形成。第一线圈和第二线圈的每个可以具有其中闭合曲线的一部分敞开的形状。第二线圈可以被称为内线圈，第一线圈可以被称为外线圈。内线圈可以被外线圈围绕。第三导电连接图案cp13可以将第一线圈与第二线圈电连接。

在一些实施方式中，在3d电感器结构100d的剖视图中，导电图案p11和p13以及tsvtsv11可以形成为具有台阶结构或阶梯结构。类似地，在剖视图中，导电图案p12和p14以及tsvtsv12可以形成为具有台阶结构或阶梯结构，导电图案p15和p17以及tsvtsv13可以形成为具有台阶结构或阶梯结构，导电图案p16和p18以及tsvtsv14可以形成为具有台阶结构或阶梯结构。

在一些实施方式中，导电图案p17和p18以及导电连接图案cp12可以不被物理地分离，并且可以是用于形成第二线圈的单个导电图案。类似地，导电图案p11和p16以及导电连接图案cp13可以不被物理地分离，并且可以是单个导电图案。

在一些实施方式中，虽然未在图7中示出，但是第三导电连接图案cp13可以将第二导电图案p12的第一端129d与第五导电图案p15的第一端111d电连接，并且i/o单元可以电连接到第一导电图案p11的第一端119d和第六导电图案p16的第一端115d。

在一些实施方式中，虽然未在图7中示出，但是第一导电连接图案和第二导电连接图案可以被包括在第一半导体管芯110d中，第三导电连接图案cp13和i/o单元可以被包括在第二半导体管芯120d中。在这个示例中，第一导电连接图案cp11可以将第一导电图案p11的第一端119d与第二导电图案p12的第一端129d电连接，第二导电连接图案cp12可以将第五导电图案p15的第一端111d与第六导电图案p16的第一端115d电连接，第三导电连接图案cp13可以将第三导电图案p13和第四导电图案p14中的一个的第一端(例如112d或122d)与第七导电图案p17和第八导电图案p18中的一个的第一端(例如121d或125d)电连接。

在一些实施方式中，虽然未在图7中示出，但是第一半导体管芯110d和第二半导体管芯120d可以包括更多的导电图案和更多的tsv用于形成围绕第一线圈或被第二线圈围绕的至少一个线圈。在一些实施方式中，虽然未在图7中示出，但是根据一些实施方式的3d电感器结构还可以包括设置在第一半导体管芯110d(例如底半导体管芯)与第二半导体管芯120d(例如顶半导体管芯)之间的至少一个中间半导体管芯。

图9a是根据一些实施方式的堆叠半导体器件的俯视图。图9b是堆叠半导体器件的沿着图9a的线iii-iii'截取的剖视图。参照图9a和9b，堆叠半导体器件200包括第一半导体管芯210和多个第二半导体管芯220、230和240。第一半导体管芯210包括第一导电图案211、第二导电图案213、第一导电连接图案215和第一功能电路201。

第二导电图案213与第一导电图案211间隔开。第一导电连接图案215将第一导电图案211的第一端与第二导电图案213的第一端电连接。第一功能电路201可以是执行预定的操作或功能的各种各样的电路或块中的一种。例如，第一功能电路201可以包括存储器、接口、数字信号处理电路、模拟信号处理电路等。

第二半导体管芯220、230和240顺序地堆叠在第一半导体管芯210上。第二半导体管芯220、230和240的每个包括多个第三导电图案、多个第四导电图案、第一tsv、第二tsv和第二功能电路。

例如，最上第二半导体管芯240可以包括多个第三导电图案241a、241b和241c、与第三导电图案241a、241b和241c间隔开的多个第四导电图案243a、243b和243c、穿透第二半导体管芯240的第一tsv242a和第二tsv244a、以及第二功能电路202c。类似地，第二半导体管芯220可以包括多个第三导电图案221a、221b和221c、与第三导电图案221a、221b和221c间隔开的多个第四导电图案、穿透第二半导体管芯220的第一tsv222a和第二tsv224a、以及第二功能电路202a。第二半导体管芯230可以包括多个第三导电图案231a、231b和231c、与第三导电图案231a、231b和231c间隔开的多个第四导电图案、穿透第二半导体管芯230的第一tsv232a和第二tsv234a、以及第二功能电路202b。第二功能电路202a、202b和202c的每个可以是执行预定的操作或功能的各种各样的电路或块中的一种。

在一些实施方式中，第二半导体管芯220、230和240可以是同质的。换言之，第二半导体管芯220、230和240的结构可以基本上彼此相同。第一半导体管芯210与第二半导体管芯220、230和240可以是异质的。换言之，第一半导体管芯210的结构可以不同于第二半导体管芯220、230和240的结构。

在根据一些实施方式的堆叠半导体器件200中，第二半导体管芯220、230和240的每个中包括的第三导电图案中的一个被选为第一选择图案。对于第二半导体管芯220、230和240的每个，第三导电图案中的第一选择图案通过第二半导体管芯220、230和240的所述每个的第一tsv电连接到第一导电图案211。

例如，第二半导体管芯220中包括的第一选择图案221c可以通过第一tsv222a电连接到第一导电图案211。类似地，第二半导体管芯230中包括的第一选择图案231b可以通过第一tsv232a电连接到第一导电图案211，第二半导体管芯240中包括的第一选择图案241a可以通过第一tsv242a电连接到第一导电图案211。在图9b中，指示第一选择图案221c、231b和241a以及第一tsv222a、232a和242a的矩形用斜线填充。

在一些实施方式中，第二半导体管芯220、230和240的每个还可以包括将第一tsv与第一选择图案电连接的至少一个第一布线和至少一个第一接触。

例如，第二半导体管芯220还可以包括将第一tsv222a与第一选择图案221c电连接的第一布线225a和第一接触226a。第二半导体管芯230还可以包括将第一tsv232a与第一选择图案231b电连接的第一布线235a和第一接触236a。第二半导体管芯240还可以包括将第一tsv242a与第一选择图案241a电连接的第一布线245a和第一接触246a。虽然第一选择图案221c、231b和241a彼此不重叠，但是第一选择图案221c、231b和241a可以通过第一tsv222a、232a和242a、第一布线225a、235a和245a、以及第一接触226a、236a和246a电连接到第一导电图案211。

虽然未在图9a和9b中示出，但是第二半导体管芯220、230和240的每个中包括的第四导电图案中的一个被选为第二选择图案。对于第二半导体管芯220、230和240的每个，第四导电图案中的第二选择图案通过第二半导体管芯220、230和240的所述每个的第二tsv电连接到第二导电图案213。例如，第二半导体管芯240中包括的第二选择图案243a可以通过第二tsv244a电连接到第二导电图案213。第二选择图案及第二tsv224a、234a和244a的布置和连接可以与第一选择图案221c、231b和241a以及第一tsv222a、232a和242a的布置和连接基本上相同。在一些实施方式中，第二半导体管芯220、230和240的每个还可以包括将第二tsv与第二选择图案电连接的至少一个第二布线和至少一个第二接触。

在一些实施方式中，线圈可以通过第一半导体管芯210中的导电图案211和213与导电连接图案215、以及第二半导体管芯220、230和240中的第一选择图案221c、231b和241a、第一tsv222a、232a和242a、第二选择图案和第二tsv224a、234a和244a的电连接而形成。线圈还可以包括第一布线225a、235a和245a、第一接触226a、236a和246a、第二布线和第二接触。图9a和9b中的线圈可以具有与图3中的线圈的结构相似的结构。

在一些实施方式中，在包括半导体管芯210、220、230和240的堆叠半导体器件200的俯视图中，线圈具有其中闭合曲线的一部分敞开的形状。在一些实施方式中，在堆叠半导体器件200的剖视图中，导电图案211、221c、231b和241a以及tsv222a、232a和242a可以形成为具有台阶结构或阶梯结构。台阶结构还可以包括布线225a、235a和245a以及接触226a、236a和246a。

在一些实施方式中，第二半导体管芯220、230和240的每个还可以包括熔丝单元和i/o单元。熔丝单元可以连接到第三导电图案中的第一i/o图案的第一端和第四导电图案中的第二i/o图案的第一端。i/o单元可以连接到熔丝单元。熔丝单元可以包括至少一个熔丝(例如电熔丝(e熔丝)、反熔丝等)，并且可以基于使能信号en而控制i/o单元与第一i/o图案和第二i/o图案之间的电连接。例如，第一i/o图案可以是第三导电图案中离第一导电图案211最远的一个，第二i/o图案可以是第四导电图案中离第二导电图案213最远的一个。

例如，第二半导体管芯240还可以包括连接到第一i/o图案241a的第一端和第二i/o图案243a的第一端的熔丝单元250c、以及连接到熔丝单元250c的i/o单元260c。类似地，第二半导体管芯220还可以包括连接到第一i/o图案221a的第一端和第二i/o图案的第一端的熔丝单元250a、以及连接到熔丝单元250a的i/o单元260a。第二半导体管芯230还可以包括连接到第一i/o图案231a的第一端和第二i/o图案的第一端的熔丝单元250b、以及连接到熔丝单元250b的i/o单元260b。

在一些实施方式中，第二半导体管芯220、230和240当中的最上第二半导体管芯240中包括的i/o单元260c可以基于熔丝单元250c被使能，并且可以被电连接到第一i/o图案241a的第一端和第二i/o图案243a的第一端。除去了最上第二半导体管芯240的第二半导体管芯220和230中包括的i/o单元260a和260b可以分别基于熔丝单元250a和250b被禁用，并且可以不被电连接到第一i/o图案221a和231a以及第二i/o图案。换言之，直接可连接到线圈的i/o单元260c可以通过熔丝单元250c被使能，不能直接连接到线圈的i/o单元260a和260b可以通过熔丝单元250a和250b被禁用。在图9b中，指示被使能的i/o单元260c和熔丝单元250c的矩形用斜线填充以表示被使能的单元。图9a和9b中的线圈和i/o单元260c可以具有与图3中的线圈和i/o单元io2的配置类似的配置。

在一些实施方式中，在最上第二半导体管芯240中，第一选择图案241a和第二选择图案243a可以分别与第一i/o图案241a和第二i/o图案243a相同或基本上相同。在除去了最上第二半导体管芯240的第二半导体管芯220和230中，第一选择图案221c和231b可以分别不同于第一i/o图案221a和231a，第二选择图案可以分别不同于第二i/o图案。换言之，其中选择图案与i/o图案基本上相同的第二半导体管芯240中包括的i/o单元260c可以被使能，其中选择图案不同于i/o图案的第二半导体管芯220和230中包括的i/o单元260a和260b可以被禁用。

在一些实施方式中，堆叠半导体器件200可以是存储器件。例如，功能电路的每个可以是设置在存储区域中的存储单元阵列，并且导电图案和tsv可以设置在围绕存储区域的外围区域中。在另外的实施方式中，堆叠半导体器件200可以是任何半导体器件。例如，导电图案和tsv可以设置在围绕功能电路的外围区域中。

在一些实施方式中，如将参照图11和12所述，堆叠半导体器件200中的线圈可以作为数据发送器和/或数据接收器操作，数据发送器将数据从至少一个功能电路发送到外部装置，数据接收器从外部装置接收数据并将接收到的数据传递到至少一个功能电路。在另外的实施方式中，如将参照图13和14所述，堆叠半导体器件200中的线圈可以作为电力接收器和/或电力发送器操作，电力接收器基于电磁感应将电力从外部装置供应到至少一个功能电路，电力发送器基于电磁感应将电力提供到外部装置。

虽然图9a和9b示出其中第二半导体管芯220、230和240同质并且第一半导体管芯210与第二半导体管芯220、230和240异质的一示例，但是在另外的实施方式中，堆叠半导体管芯的全部可以是同质的，或者第二半导体管芯中的一些与第二半导体管芯中的另外一些可以是异质的。此外，虽然图9a和9b示出其中第二半导体管芯220、230和240的每个包括用于将第一选择图案与第一tsv连接的单个布线(例如225a)和单个接触(例如226a)的一示例，但是第二半导体管芯220、230和240的每个中包括的布线和接触的数量在另外的实施方式中可以是不同的。

在一些实施方式中，堆叠在第一半导体管芯上的第二半导体管芯的数量、导电图案和tsv的形状、导电图案和tsv的数量、以及导电图案和tsv的布置可以是不同的，使得具有台阶结构和其中闭合曲线的一部分敞开的形状的线圈形成在堆叠半导体器件中。在一些实施方式中，如参照图7所述，至少一个内线圈和/或至少一个外线圈可以进一步形成在堆叠半导体器件中。

根据一些实施方式的堆叠半导体器件200可以包括由导电图案211和213、导电连接图案215、第一选择图案221c、231b和241a、第二选择图案、以及tsv222a、224a、232a、234a、242a和244a形成的3d电感器结构。因此，堆叠半导体器件200可以具有相对小的尺寸并且可以被容易地制造。此外，堆叠半导体器件200可以基于3d电感器结构而有效率地发送或接收数据和/或电力。

图10a是根据一些实施方式的堆叠半导体器件的俯视图。图10b是堆叠半导体器件的沿着图10a的线iv-iv'截取的剖视图。参照图10a和10b，堆叠半导体器件300包括第一半导体管芯310和多个第二半导体管芯320、330和340。

除第一导电连接图案349及i/o单元360的布置和连接是不同的，并且熔丝单元和i/o单元在第二半导体管芯320、330和340的每个中被省略之外，图10a和10b的堆叠半导体器件300可以与图9a和9b的堆叠半导体器件200基本上相同。具体地，第一布线325a、335a和345a、第一接触326a、336a和346a、第二布线、第二接触、第一半导体管芯310中的导电图案311和313、以及第二半导体管芯320、330和340中的第一选择图案321c、331b和341a、第一tsv322a、332a和342a、第二选择图案、第二tsv324a、334a和344a、第三导电图案341b、341c、331a、331c、321a和321b、以及第四导电图案(例如343b和343c)可以与关于图9a和9b描述的对应结构相同或相似。然而，在根据一些实施方式的堆叠半导体器件300中，第二半导体管芯320、330和340当中的最上第二半导体管芯340还可以包括第一导电连接图案349。第一导电连接图案349将第一选择图案341a的第一端与第二选择图案343a的第一端电连接。

在一些实施方式中，线圈可以类似于关于图9a和9b描述的线圈。在另外的实施方式中，图10a和10b中的线圈可以具有与图1或图5中的线圈的结构相似的结构。此外，图10a及10b中的线圈和i/o单元360可以具有与图1中的线圈和i/o单元io1的配置或图5中的线圈和i/o单元io3的配置相似的配置。

图11是示出根据一些实施方式的数据收发系统的框图。参照图11，数据收发系统500可以包括第一数据收发器510和第二数据收发器520。第一数据收发器510可以包括第一线圈512，第二数据收发器520可以包括第二线圈522。

当发送数据din被提供给第一数据收发器510的第一线圈512时，第一线圈512的电压波动可以通过第一线圈512与第二线圈522之间的磁耦合作为电信号被传递到第二线圈522。传递到第二线圈522的电信号可以通过连接到第二线圈522的输出端子作为接收数据dout被输出。以这种方式执行的近场非接触通信可以被称为电感耦合通信。

第一数据收发器510可以包括根据一些实施方式的堆叠半导体器件，并且第一线圈512可以被实现为根据一些实施方式的3d电感器结构。因此，包括第一线圈512的第一数据收发器510可以具有相对小的尺寸并且可以被更容易地制造。此外，第一数据收发器510可以使用第一线圈512更有效率地发送数据。

虽然图11示出其中第一数据收发器510作为数据发送器操作并且第二数据收发器520作为数据接收器操作的一示例，但是第一数据收发器510可以作为数据接收器操作并且第二数据收发器520可以作为数据发送器操作。虽然未在图11中示出，但是第二数据收发器520中包括的第二线圈522也可以被实现为根据一些实施方式的在此描述的3d电感器结构。

图12是示出根据一些实施方式的测试系统的框图。参照图12，测试系统600可以包括将被测试的器件610和测试数据提供器620。将被测试的器件610可以包括多个线圈612a、612b、612c和612d。测试数据提供器620可以包括线圈622。例如，测试数据提供器620可以是连接到测试数据发生器的测试探头。

当测试数据在测试数据提供器620被移动为最靠近器件610的一个线圈(例如612a)之后被提供给测试数据提供器620的线圈622时，所述一个线圈(例如612a)可以通过电感耦合通信接收该测试数据。测试操作可以基于接收到的测试数据被执行，所述一个线圈(例如612a)可以输出表示测试操作结果的测试结果数据，并且线圈622可以通过电感耦合通信接收该测试结果数据。测试操作成功还是失败可以基于测试结果数据被确定。可以对线圈612a、612b、612c和612d的全部执行测试操作。

器件610可以包括根据一些实施方式的堆叠半导体器件，并且线圈612a、612b、612c和612d的每个可以被实现为根据一些实施方式的3d电感器结构。因此，包括线圈612a、612b、612c和612d的器件610可以具有相对小的尺寸并且可以被容易地制造。此外，器件610可以基于线圈612a、612b、612c和612d而有效率地接收测试数据及发送测试结果数据，因而对器件610的测试操作可以以非接触方式被有效率地且快速地执行。

虽然图12示出其中测试数据提供器620包括单个线圈622的一示例，但是测试数据提供器可以包括多个线圈。例如，测试数据提供器中包括的线圈数量可以与将被测试的器件中包括的线圈数量基本上相同，于是用于测试操作的时间可以被进一步减少。虽然未在图12中示出，但是测试数据提供器620中包括的线圈622也可以被实现为根据一些实施方式的3d电感器结构。

图13是示出根据一些实施方式的无线电力传输系统的框图。图14是示出图13的无线电力传输系统的一示例的图。参照图13和14，无线电力传输系统700可以包括无线电力发送装置710和无线电力接收装置720。在一些实施方式中，如图14中所示，无线电力接收装置720可以被实现为智能电话。在另外的一些实施方式中，无线电力接收装置720可以被实现为任何移动装置，诸如移动电话、平板计算机、膝上型计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码照相机、便携式游戏主机、音乐播放器、便携式摄像机、视频播放器、导航系统等。移动装置还可以包括可穿戴装置、物联网(iot)装置、万物互联(ioe)装置、电子书、虚拟现实(vr)装置、机器人装置等。

无线电力发送装置710可以以非接触方式向无线电力接收装置720发送电力pwr。

在一些实施方式中，无线电力发送装置710可以包括从源电压接收电力pwr并通过电磁感应而外部地发送电力pwr的源线圈。无线电力发送装置710还可以包括基于磁共振而外部地发送电力pwr的谐振线圈。例如，源线圈和谐振线圈可以彼此电感地耦合。这里，电感耦合可以表示多个线圈通过互感而耦合，由流过第一线圈的电流产生的磁通量的至少一部分穿过第二线圈，因而在第二线圈中感应出电流。

在一些实施方式中，无线电力接收装置720可以包括基于电磁感应而接收电力pwr的负载线圈。无线电力接收装置720还可以包括基于磁共振而接收电力pwr的谐振线圈。

无线电力发送装置710和无线电力接收装置720中的至少一个可以包括实现为根据一些实施方式的3d电感器结构的至少一个线圈。因此，无线电力发送装置710和无线电力接收装置720可以具有相对小的尺寸并且可以被容易地制造。此外，电力pwr可以在无线电力传输系统700中被更有效率地且快速地发送或接收。

图15是示出根据一些实施方式的移动系统的框图。参照图15，移动系统1100可以包括应用处理器(ap)1110、连接模块1120、第一存储器件1130、第二存储器件1140、用户接口1150和电源1160。

ap1110可以执行各种各样的计算功能，诸如例如特定的计算和任务执行。ap1110可以执行操作系统(os)以驱动移动系统1100，并且可以执行用于提供互联网浏览器、游戏、视频、照相机等的各种各样的应用。

在一些实施方式中，ap1110可以包括单个处理器核或多个处理器核。在一些实施方式中，ap1110还可以包括可安置在ap1110内部或外部的高速缓冲存储器。

连接模块1120可以与外部设备(未示出)通信。连接模块1120可以使用各种各样类型的通信接口中的一种通信，诸如例如通用串行总线(usb)、以太网、近场通信(nfc)、射频识别(rfid)、像第4代(4g)和长期演进(lte)的移动电信、存储卡接口等。在一些实施方式中，连接模块1120可以包括基带芯片组，并且可以支持诸如例如全球移动通信系统(gsm)、通用分组无线服务(gprs)、宽带码分多址(wcdma)、高速分组接入(hspa)等的许多不同通信技术中的一种或更多种。

第一存储器件1130和第二存储器件1140可以在移动系统1100中作为工作存储器或用于由ap1110处理的数据的数据存储器而操作。例如，第一存储器件1130和第二存储器件1140可以存储引导映像，该引导映像用于引导移动系统1100、用于操作系统驱动移动系统1100的文件系统、用于连接到移动系统1100的外部设备的设备驱动器、和/或移动系统1100上执行的应用。

在一些实施方式中，第一存储器件1130可以包括易失性存储器，诸如例如动态随机存取存储器(dram)、静态随机存取存储器(sram)、移动dram、双倍数据速率(ddr)同步dram(sdram)、低功率ddr(lpddr)sdram、图形ddr(gddr)sdram或rambusdram(rdram)等。在一些实施方式中，第二存储器件1140可以包括非易失性存储器，诸如例如电可擦除可编程只读存储器(eeprom)、闪速存储器、相位随机存取存储器(pram)、电阻式随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁性随机存取存储器(mram)、铁电随机存取存储器(fram)、晶闸管随机存取存储器(tram)等。

第一存储器件1130和第二存储器件1140可以包括根据一些实施方式的堆叠半导体器件，并且可以包括实现为根据一些实施方式的3d电感器结构的线圈。因此，第一存储器件1130和第二存储器件1140可以具有相对小的尺寸并且可以被更容易地制造。此外，第一存储器件1130和第二存储器件1140可以基于线圈更有效率地发送或接收数据。

用户接口1150可以包括诸如例如按键、按钮、麦克风、触摸屏等的至少一个输入装置、和/或诸如例如扬声器、显示装置、触觉装置等的至少一个输出装置。电源1160可以向移动系统1100提供电力。

电源1160可以包括实现为根据一些实施方式的3d电感器结构的线圈。因此，电源1160可以具有相对小的尺寸并且可以被更容易地制造。此外，电力可以在移动系统1100中被有效率地且快速地发送或接收。

在一些实施方式中，堆叠半导体器件200和300、移动系统1100和/或其部件可以以各种各样的形式被封装，诸如层叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、带引线的塑料芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫管芯封装(dieinwafflepack)、晶圆式管芯(dieinwaferform)、板上芯片(cob)、陶瓷双列直插封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄四方扁平封装(tqfp)、小外形ic(soic)、窄间距小外形封装(ssop)、薄小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级处理堆叠封装(wsp)。

实施方式可以应用于包括3d电感器结构和堆叠半导体器件的各种各样的装置和系统。例如，实施方式可以包括诸如以下系统：移动电话、智能电话、pda、pmp、数码照相机、便携式摄像机、pc、服务器计算机、工作站、膝上型计算机、数字tv、机顶盒，便携式游戏主机、导航系统等。

前述内容说明了实施方式，并且不应被解释为对其的限制。虽然已经描述了具体实施方式，但是本领域技术人员将容易地理解，许多修改在另外的实施方式中是可能的而不实质上背离本公开的教导和优点。因此，所有这样的修改旨在被包括在权利要求中限定的实施方式的范围内。

本申请要求享有2016年5月25日在韩国知识产权局(kipo)提交的韩国专利申请第10-2016-0063983号的优先权，其内容通过引用全文合并于此。