封装结构的制作方法

本发明实施例关于封装结构，更特别关于封装结构中凸块的配置方式。

背景技术：

随着半导体技术不断进化，半导体管芯变得越来越小。然而这些半导体管芯需整合更多功能。综上所述，这些半导体管芯具有越来越大量的输入/输出垫封装到更小的区域中，且输入/输出垫的密度快速增加。如此一来，半导体管芯的封装越来越困难。

封装技术可分为多个领域。在封装的领域之一中，先自晶片切割管芯，再将管芯封装至其他晶片上，且只有已知良好管芯可进行封装。这种封装技术的好处在于可形成扇出式芯片封装，即管芯上的输入/输出垫可再布线至比管芯本身还大的区域。如此一来，可增加封装于管芯表面上的输入/输出垫数目。

为了进一步改善半导体管芯的密度与功能，已发展新的封装技术。这些用于半导体管芯的较新封装技术面临制程挑战，且仍无法完全适用于所有方面。

技术实现要素：

本发明一实施例提供的封装结构，包括：成型化合物；集成电路芯片位于成型化合物中，其中集成电路芯片具有芯片边缘；钝化层位于集成电路芯片与成型化合物下；再布线层位于钝化层中；以及多个第一凸块经由再布线层电性连接至集成电路芯片，其中第一凸块位于芯片边缘之内且沿着芯片边缘配置；以及多个第二凸块经由再布线层电性连接至集成电路芯片，其中第二凸块位于芯片边缘之外且沿着芯片边缘配置，第一凸块与第二凸块相邻，第一凸块与芯片边缘分隔，且第二凸块与芯片边缘分隔。

附图说明

图1是一些实施例中，封装结构的剖视图。

图2是一些实施例中，封装结构的上视图。

图3是一些实施例中，封装结构的上视图。

图4是一些实施例中，封装结构的上视图。

【符号说明】

d1、d2、x、y距离

p凸块间距

s间隔

z宽度

100封装结构

200集成电路芯片

202主动表面

210半导体基板

212芯片边缘

220钝化层

230导电垫

240、290连接物

250保护层

260封装层

262下表面

270、285、355导电结构

280单元

300再布线结构

310再布线层

320钝化层

320a、320b区域

322边界

330、330a、330b凸块

340凸块下金属化单元

350基板

360界面

370排除区

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。此外，本发明的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

本发明实施例提供的封装结构具有改良的可信度。封装结构中多种异质材料之间的热膨胀系数不匹配所造成的应力可分散。如此一来，可减缓或消除应力密集造成的封装结构损伤。

封装结构的一些实施例将说明如下。图1是一些实施例中，封装结构的剖视图。此封装结构可包含额外结构。不同实施例可置换或省略一些下述结构。

如图1所示的一些实施例中，封装结构100包含多个集成电路芯片200。在一些实施例中，集成电路芯片200具有主动表面202。集成电路芯片200可为装置芯片/管芯，其可包含电晶体、二极体、或其他合适的集成电路单元。装置芯片亦可包含电容、电感、电阻、其他集成电路单元、或上述的组合。在一些实施例中，集成电路芯片200为感测芯片、逻辑芯片、中央处理器芯片、记忆芯片、或其他合适芯片。集成电路芯片200可具有实质上相同的尺寸或不同尺寸，端视需求而定。

每一集成电路芯片200可包含半导体基板210、钝化层220、导电垫230、连接物240、与保护层250。在一些实施例中，半导体基板210包含硅或另一半导体元素材料如锗。在一些其他实施例中，半导体基板210包含半导体化合物。半导体化合物可包含硅锗、砷化镓、碳化硅、另一合适的半导体化合物、或上述的组合。

多种装置单元可形成于半导体基板210之中或之上。装置单元包含主动装置及/或被动装置。导电垫230位于钝化层220中，且电性连接至装置单元。保护层250围绕连接物240，且连接物240电性连接至导电垫230。

虽然图1所示的封装结构100包含多个集成电路芯片200，但本发明实施例不限于此。在一些其他实施例中，封装结构100包含单一的集成电路芯片200。

如图1所示的一些实施例，封装层260连续地围绕集成电路芯片200。在一些实施例中，封装层260的下表面262与集成电路芯片200的主动表面202实质上共平面。在一些实施例中，封装层260的上表面与集成电路芯片200的非主动表面实质上共平面。

在一些实施例中，封装层260直接接触半导体基板210、钝化层220、与保护层250。在一些实施例中，每一集成电路芯片200的芯片边缘212直接接触封装层260。如此一来，集成电路芯片200(或半导体基板210)与封装层260之间具有界面360。在一些实施例中，界面360与芯片边缘212实质上共平面。

在一些实施例中，封装层260包含聚合物材料。在一些实施例中，封装层260包含成型化合物。封装层260的材料不同于半导体基板210的材料。在一些实施例中，封装层260的材料不同于钝化层220及/或保护层250的材料。

如图1所示的一些实施例，封装层260亦连续地围绕多个导电结构270。在一些实施例中，导电结构270位于集成电路芯片200的相反两侧上。在一些实施例中，导电结构270不连续地或分开地围绕集成电路芯片200。在一些实施例中，两个集成电路芯片200之间具有一或多个导电结构270。

在一些实施例中，导电结构270为导电柱或其他合适结构。导电结构270可称作穿透插入层通孔。在一些实施例中，导电结构270包含铜、铝、镍、铂、无铅焊料(如snag、sncu、或snagcu)、另一合适的导电材料、或上述的组合。

本发明实施例可具有多种变化及/或调整。在一些其他实施例中，封装结构100不含导电结构270。

如图1所示的一些实施例，封装结构100亦包含再布线结构300于封装层260的下表面262下。再布线结构300电性连接至导电结构270与集成电路芯片200的连接物240。在一些实施例中，集成电路芯片200的正面(主动表面202)面对再布线结构300。在一些实施例中，集成电路芯片200的背面(非主动表面)面对再布线结构300。

再布线结构300包含一或多个再布线层与一或多个钝化层。举例来说，再布线结构300包含钝化层320中的再布线层310。

在一些实施例中，钝化层320包含相邻的区域320a与320b，如图1所示。在一些实施例中，区域320b连续地围绕区域320a。在一些实施例中，区域320a与区域320b之间具有边界322。在一些实施例中，边界322实质上对准芯片边缘212，如图1所示。

钝化层320可包含多个子层。在一些实施例中，再布线结构300中的钝化层320的组成可为聚苯并恶唑、苯并环丁烯、硅酮、丙烯酸酯、硅氧烷、另一合适材料、或上述的组合。在一些其他实施例中，再布线结构300中的钝化层320的组成为非有机材料。非有机材料包含氧化硅、未掺杂的硅酸盐玻璃、氮氧化硅、阻焊剂、氮化硅、碳化硅、六甲基二硅氮烷、另一合适材料、或上述的组合。

钝化层320中的每一再布线层310包含多个再布线线路。在一些实施例中，再布线层310中的一或多个再布线线路与芯片边缘212部份地垂直重叠，并沿着与芯片边缘212相交的方向延伸，如图1所示。在一些实施例中，再布线层310中的一或多个再布线线路延伸横越区域320a与区域320b之间的边界322。

在一些实施例中，再布线结构300中的再布线层310的组成为金属材料。金属材料包含铜、铜合金、铝、铝合金、钨、钨合金、钛、钛合金、钽、钽合金、另一合适的金属材料、或上述的组合。

如图1所示的一些实施例，封装结构100更包含多个凸块330于钝化层320下。凸块330经由再布线结构300的再布线层310，电性连接至集成电路芯片200。凸块330与集成电路芯片200位于再布线结构300的相反两侧上。在一些实施例中，凸块300并未直接位于集成电路芯片200与封装层260之间的界面360下。在一些实施例中，没有凸块330与芯片边缘212与集成电路芯片200的芯片角落垂直重叠。

在一些实施例中，凸块330设置于钝化层320的区域320a与区域320b中。在一些实施例中，一些凸块330与边界322相邻，并沿着边界322设置且未与边界322重叠。在一些实施例中，没有凸块330对准边界322或直接位于边界322下。

在一些实施例中，凸块330包含焊料凸块、焊料球、金属柱、其他合适的连接物、或上述的组合。在一些实施例中，两相邻凸块330其(最小)凸块间距p介于约300μm至约500μm之间。在一些实施例中，一些凸块具有实质上相同的凸块间距。然而本发明实施例并不限于此。在一些其他实施例中，一些凸块330可具有不同的凸块间距。

如图1所示的一些实施例，凸块下金属化单元340位于再布线结构300与一凸块330之间。在一些实施例中，凸块下金属化单元340实质上对准凸块330的一者。在一些实施例中，每一凸块下金属化单元340实质上对准凸块330的一者。在一些实施例中，凸块340直接接触凸块330的一者。在一些实施例中，凸块下金属化单元340的宽度w介于约150μm至约300μm之间。

在一些实施例中，凸块下金属化单元340包含扩散阻障层与晶种层。扩散阻障层可包含氮化钽、氮化钛、钽、钛、另一合适的扩散阻障材料、或上述的组合。晶种层可为扩散阻障层上的铜晶种层。铜晶种层可包含铜，或含有银、铬、镍、锡、金、或上述的组合的铜合金。

如图1所示的一些实施例，单元280堆叠于集成电路芯片200上。单元280与再布线结构300位于集成电路芯片200的相反两侧上。单元280经由导电结构270与再布线结构300电性连接至集成电路芯片200。

在一些实施例中，单元280包含封装结构，其含有一或多个集成电路芯片。然而本发明实施例不限于此。在一些其他实施例中，单元280为集成电路芯片。单元280可依需求变化。

如图1所示的一些实施例，用以接合单元280的一或多个连接物290位于集成电路芯片200上。连接物290电性连接至单元中的导电结构285(如导电垫)。连接物290包含焊料凸块、焊料球、金属柱、其他合适连接物、或上述的组合。

虽然图1显示位于集成电路芯片200上的一个单元280，但本发明实施例不限于此。在一些其他实施例中，集成电路芯片200上可具有多个单元280。

本发明实施例可具有多种变化及/或调整。在一些其他实施例中，封装结构100不含单元280与连接物290。

在一些实施例中，图1所示的封装结构100更经由凸块330接合至基板350。在一些实施例中，基板350为印刷电路板、另一封装结构、或另一合适基板。凸块330电性连接至基板350中的导电结构355(如导电垫)。在一些实施例中，导电结构355与凸块330实质上彼此对准。在一些实施例中，导电结构355并未对准芯片边缘212。

图2是一些实施例中，封装结构的上视图。在一些实施例中，图2显示部份的图1所示的封装结构100。图2显示集成电路芯片200、封装层260、凸块330、与一些凸块下金属化单元340，而未显示封装结构100中的其他结构，以利了解此结构。在一些实施例中，图2所示的芯片边缘212实质上对准集成电路芯片200与封装层260之间的界面360，及/或实质上对准钝化层320的区域320a与区域320b之间的边界322。

如图2所示的一些实施例，集成电路芯片200埋置于封装层260中。在一些实施例中，凸块330投影至封装层260上或者集成电路芯片200的半导体基板210上。凸块330沿着平面投影，且此平面平行于集成电路芯片200的主要表面。集成电路芯片200的主要表面，可为集成电路芯片200的主动表面或非主动表面。

如图2所示的一些实施例中，芯片边缘212与凸块330的投影分开。在一些实施例中，凸块330的任一投影均未覆盖芯片边缘212(在上视图或剖视图中)。在一些实施例中，芯片边缘212并未延伸横越凸块330的任何投影。

在一些实施例中，凸块330包含凸块330a与凸块330b，上述两者位于芯片边缘212的相反两侧上。举例来说，凸块330a与330b分别位于芯片边缘212的内侧与外侧上。凸块330a与330b可分别称作内侧凸块或外侧凸块。在一些实施例中，凸块330a与330b配置为实质上彼此对准。在一些其他实施例中，凸块330a的一者配置为未对准凸块330b的一者。

如图2所示的一些实施例，凸块330a投影至半导体基板210的主动表面202上，且未与芯片边缘212及封装层260重叠或相交。在一些实施例中，凸块330a的投影配置成列、成环、或阵列于芯片边缘212内。在一些实施例中，两个相邻的凸块330a之间的凸块间距介于约300μm至约500μm之间。

在一些实施例中，凸块330a包含一或多个中心凸块与周边凸块。周边凸块沿着芯片边缘212配置，且比中心凸块更接近芯片边缘212。在一些实施例中，芯片边缘212围绕凸块330a的所有中心凸块与周边凸块。在一些实施例中，每一凸块330a未垂直重叠及覆盖芯片边缘212。

在一些实施例中，凸块330a沿着一方向与芯片边缘212相隔，且此方向实质上平行于集成电路芯片200的主要表面。在一些实施例中，芯片边缘212与凸块330a的周边凸块在集成电路芯片200上的投影之间，隔有距离x。在一些实施例中，距离x介于约15μm至约100μm之间。在一些实施例中，芯片边缘212与多个凸块330a的投影之间，具有多种不同距离。在一些实施例中，上述不同距离的两者之间比例，介于约0.5至约2之间。

如图2所示的一些实施例中，凸块330b投影至封装层260的下表面262上，且未与芯片边缘212及半导体基板210重叠与相交。在一些实施例中，凸块330b配置成行、成环状、或成阵列于芯片边缘212之外。在一些实施例中，两个相邻的凸块330b之间的凸块间距介于约300μm至约500μm之间。凸块330a与330b可具有相同或不同的凸块间距，端视需求而定。

在一些实施例中，凸块330b不连续地或分开地围绕芯片边缘212。在一些实施例中，每一凸块330b未垂直重叠或覆盖芯片边缘212。在一些实施例中，凸块330b与凸块330a的周边凸块彼此相邻。在一些实施例中，凸块330b与凸块330a的周边凸块之间不具有任何凸块。

在一些实施例中，凸块330b沿着一方向与芯片边缘212相隔，且此方向实质上平行于集成电路芯片200的主要表面。在一些实施例中，芯片边缘212与凸块330b在封装层260上的投影之间，隔有距离y。在一些实施例中，距离y介于约15μm至约100μm之间。在一些实施例中，芯片边缘212与多个凸块330b的投影之间，具有多种不同距离。在一些实施例中，上述不同距离的两者之间比例，介于约0.5至约2之间。

在一些实施例中，距离y实质上等于距离x。然而本发明实施例不限于此。在一些其他实施例中，距离y小于或大于距离x。

如图2所示，两个相邻凸块330a的间隔有距离d1，而两个相邻凸块330b的间隔有距离d2。在一些实施例中，距离d2实质上等于距离d1。然而本发明实施例不限于此。在一些其他实施例中，距离d2小于或大于距离d1。换言之，凸块330b与凸块330a相较，可具有较密或较疏的配置。

如图2所示，凸块330a的一者与凸块330b的一者(与芯片边缘212相邻)之间具有距离d3。在一些实施例中，距离d3介于约30μm至约200μm之间。在一些实施例中，距离d3介于约50μm至约200μm之间。在一些实施例中，距离d3与两相邻的凸块330a或330b其(最小)凸块间距p之间的比例(d3/p)介于约0.1至约0.15之间。

在一些实施例中，距离d1小于距离d3。在一些实施例中，距离d2小于距离d3。然而本发明实施例不限于此。在一些其他实施例中，距离d1及/或距离d2实质上等于或大于距离d3。

在一些实施例中，排除区370定义于第1与2图的封装结构100中。凸块330a与330b与芯片边缘212的间隔有排除区370。换言之，没有凸块投影于排除区370中。

如图2所示的一些实施例，排除区370实质上对准芯片边缘212，并延着芯片边缘212延伸。在其他实施例中，排除区370连续地围绕凸块330a。在一些实施例中，凸块330b不连续地或分开地围绕排除区370。在一些实施例中，排除区370为空心的环状区。

在一些实施例中，排除区370具有横跨芯片边缘212的宽度z。在一些实施例中，宽度z介于约30μm至约200μm之间。在一些实施例中，宽度z介于约50μm至约200μm之间。

在一些实施例中，排除区370与芯片边缘212的间隔有约15μm至约100μm之间的距离。虽然图2显示排除区370的多个边界与芯片边缘212的间隔有实质上相同的距离，但本发明实施例不限于此。在一些其他实施例中，排除区370的多个边界与芯片边缘212的间隔有不同距离。

如前所述，每一凸块下金属化单元340实质上对准凸块330(包含凸块330a与330b)的一者。在一些实施例中，凸块下金属化单元340包含中心凸块下金属化单元、周边凸块下金属化单元、与外侧凸块下金属化单元，其分别实质上对准中心凸块、周边凸块、与外侧凸块。

如图2所示的一些实施例，凸块下金属化单元340投影至集成电路芯片200或封装层260上。凸块下金属化单元340的投影沿着平面，且此平面平行于集成电路芯片200的主要表面。

在一些实施例中，芯片边缘212与凸块下金属化单元340的投影分开。在一些实施例中，任何凸块下金属化单元340均不覆盖芯片边缘212。在一些实施例中，芯片边缘212未延伸横越凸块下金属化单元340的投影，且不与凸块下金属化单元340的投影重叠。在一些实施例中，没有凸块下金属化单元340投影至排除区370中。

如前所述，在一些实施例中，基板350的导电结构355(如图1所示)与凸块330(接合至导电结构355)实质上彼此对准。在一些实施例中，芯片边缘212与导电结构355在集成电路芯片200及封装层260上的投影之间相隔一段距离。如此一来，导电结构355与芯片边缘212未垂直重叠，如图1所示。在一些实施例中，没有导电结构355投影在排除区370中。

本发明实施例不限于此。在一些其他实施例中，基板350的一或多个导电结构与芯片边缘212部份重叠。

本发明实施例可具有许多变化及/或调整。图3是一些实施例中，封装结构的上视图。在一些实施例中，图3显示部份的图1所示的封装结构100。图3所示的封装结构与第1与2图所示的前述实施例中的封装结构类似。

如图3所示的一些实施例，多个集成电路芯片200埋置于封装层260中。每一集成电路芯片200具有芯片边缘212。在一些实施例中，集成电路芯片200的芯片边缘212彼此相邻。

在一些实施例中，集成电路芯片200的两相邻的芯片边缘212之间的间隔s介于约20μm至约100μm之间。在一些实施例中，间隔s介于约50μm至约100μm之间。在一些实施例中，间隔s小于凸块330a与330b其两相邻凸块之间的凸块间距p。

如图3所示的一些实施例，凸块330a的投影在芯片边缘212之内，而凸块330b的投影位于芯片边缘212之外。在一些实施例中，凸块330b的投影更位于集成电路芯片200之间的间隔s之外。在一些实施例中，凸块330b配置于间隔s之外，因此凸块330b部份地围绕芯片边缘212。

在一些实施例中，没有凸块投影至集成电路芯片200之间。在一些实施例中，不同芯片边缘212之内的两相邻凸块330a之间的最短距离，大于相同芯片边缘212之内的两相邻凸块330a之间的最短距离。

如图3所示的一些实施例，凸块下金属化单元340投影至集成电路芯片200或封装层260上。在一些实施例中，凸块下金属化单元340的投影配置于集成电路芯片200之间的区域(如间隔s)之外。

在一些实施例中，没有凸块下金属化单元投影于集成电路芯片200之间。在一些实施例中，不同芯片边缘212之内的两个相邻的凸块下金属化单元340之间的最短距离，大于相同芯片边缘212之内的两个相邻的凸块下金属化单元340之间的最短距离。

如图3所示的一些实施例，排除区370沿着芯片边缘212延伸。在一些实施例中，集成电路芯片200之间的区域实质上完全位于排除区370中。在一些实施例中，排除区370的边界与芯片边缘212之间具有不同距离。然而本发明实施例不限于此。在一些其他实施例中，排除区370的边界与芯片边缘212之间具有实质上相同的距离。

本发明实施例可具有许多变化及/或调整。举例来说，虽然图3中的实施例不具有凸块投影于集成电路芯片200之间，但本发明实施例不限于此。一些其他实施例包含一或多个凸块投影于集成电路芯片200之间。

图4是一些实施例中，封装结构的上视图。在一些实施例中，图4显示部份的图1所示的封装结构100。图4的封装结构与第1、2、与3图所示的上述实施例中的封装结构类似。

如图4所示的一些实施例，相邻的两个芯片边缘212之间的间隔s，大于凸块330a与330b中相邻的两者之间的凸块间距p。在一些其他实施例中，相邻的两个芯片边缘212之间的间隔s，等于凸块330a与330b中相邻的两者之间的凸块间距p。在一些实施例中，相邻的两个芯片边缘212之间的间隔s介于约20μm至约100μm之间。在一些实施例中，间隔s介于约50μm至约100μm之间。

如图4所示的一些实施例，一或多个凸块330b位于集成电路芯片200之间的区域(如间隔s)之内。在一些实施例中，一或多个凸块330b位于集成电路芯片200之间的区域之内，且凸块330b与芯片边缘212相邻。在一些实施例中，凸块330b位于集成电路芯片200之间的区域之内与之外，且这些凸块330b一起围绕芯片边缘212的每一侧。

在一些实施例中，位于区域之内的凸块330b的一者，与相邻的两个芯片边缘212的间隔有不同距离。然而本发明实施例不限于此。在一些实施例中，区域之内的凸块330b的一者与相邻的两个芯片边缘212的间隔有实质上相同的距离。

如图4所示的一些实施例，一或多个凸块下金属化单元340投影至集成电路芯片200之间的区域上。在一些实施例中，上述区域之内的凸块下金属化单元340的一者，与相邻的两个芯片边缘212的间隔有不同距离。

如图4所示的一些实施例，具有多个排除区370。每一排除区370沿着芯片边缘212的一者延伸。排除区370彼此分隔。在一些实施例中，集成电路芯片200之间的部份区域位于排除区370中。

本发明实施例提供封装结构。封装结构包含埋置于封装层中的集成电路芯片，其具有芯片边缘。封装结构亦包含再布线结构于集成电路芯片及封装层下。封装结构亦包含凸块于再布线结构下。凸块设置以接合封装结构至基板如电路板上。在一些例子中，集成电路芯片与封装层之间的热膨胀系数不匹配将产生上方应力，其将传导至再布线结构中。凸块与电路板之间的热膨胀系数不匹配将产生下方应力，其将传导至再布线结构中。凸块与集成电路芯片及封装层之间的界面相邻，并与界面分隔而未重叠。如此一来，下方应力不对准上方应力。再布线结构上的应力将分散且减少。综上所述，可减少或避免沿着界面或芯片边缘集中的应力所造成的再布线结构损伤。如此一来，封装结构的可信度将显著提升。

在一些实施例中，凸块与集成电路芯片的芯片边缘的间隔有距离(如距离x或y)。距离可介于约15μm至约100μm之间。在一些实施例中，排除区(如排除区370)定义于封装结构中以确保凸块远离芯片边缘。排除区的宽度介于约30μm至约200μm之间。

在一些例子中，距离可实质上等于或大于约15μm，且排除区的宽度可实质上等于或大于约30μm。若距离小于约15μm或宽度小于约30μm，则异质材料之间的热膨胀系数不匹配造成的下方应力与上方应力将彼此重叠。来自不同方向的应力将集中并密集化于再布线结构的实质上相同处。如此一来，再布线结构的一或多个钝化层与一或多个再布线层将碎裂。然而本发明实施例不限于此。在一些其他例子中，距离可小于约15μm或宽度可小于约30μm。

在一些例子中，上述距离实质上等于或小于约100μm，且排除区的宽度可实质上等于或小于约200μm。若距离大于100μm或宽度大于200μm，将产生一些问题。举例来说，上述问题包含难以配置凸块，且凸块布局受限。此外，预定封装面积中的凸块数目也受限。然而本发明实施例不限于此。在一些其他实施例中，距离可大于约100μm，或宽度可大于约200μm。

本发明实施例不限于第1至4图所示的封装结构。本发明实施例可具有许多变化及/或调整。举例来说，虽然图1所示的实施例提供的封装结构具有扇出式结构，但本发明实施例不限于此。本发明一些其他实施例包含的封装结构具有扇入式结构。

本发明一些实施例应用于封装结构，其包含连接至凸块的再布线层。在上视图中，凸块不对准芯片边缘，而再布线层延伸横越集成电路芯片的芯片边缘。本发明实施例可具有许多变化及/或调整。在一些实施例中，本发明可应用于任何适当结构，其包含的导电线路连接至凸块并与不同材料组成的结构之间的界面重叠。

在一些实施例中，提供封装结构，其包括成型化合物。封装结构亦包含具有芯片边缘的集成电路芯片于成型化合物中。封装结构亦包含钝化层于集成电路芯片与成型化合物下。此外，封装结构包含再布线层于钝化层中。封装结构亦包含经由再布线层电性连接至集成电路芯片的第一凸块。第一凸块位于芯片边缘之内且沿着芯片边缘配置。封装结构亦包含经由再布线层电性连接至集成电路芯片的第二凸块。第二凸块位于芯片边缘之外且沿着芯片边缘配置。第一凸块与第二凸块相邻。第一凸块与芯片边缘分隔，且第二凸块与芯片边缘分隔。

在一些实施例中，上述封装结构的第一凸块与芯片边缘隔有第一距离，第二凸块与芯片边缘隔有第二距离，且第一距离与第二距离介于约15μm至约100μm之间。

在一些实施例中，上述封装结构的第一凸块与芯片边缘隔有第一距离，第二凸块与芯片边缘隔有第二距离，且第一距离与第二距离不同。

在一些实施例中，上述封装结构的第一凸块与芯片边缘相邻且彼此的间隔有第一距离，第一凸块的一者与第二凸块的一者彼此相邻且彼此的间隔有第二距离，以及第二距离大于第一距离。

在一些实施例中，上述封装结构更包括：第一凸块下金属化单元位于再布线层与第一凸块之间，且沿着芯片边缘配置；以及第二凸块下金属化单元位于再布线层与第二凸块之间，且沿着芯片边缘配置；其中第二凸块下金属化单元与第一凸块下金属化单元相邻，且第一凸块下金属化单元与第二凸块下金属化单元均不与芯片边缘重叠。

在一些实施例中，上述封装结构更包括具有第二芯片边缘的第二集成电路芯片于成型化合物中，其中第二凸块位于芯片边缘与第二芯片边缘之外，且没有第二凸块配置于芯片边缘与第二芯片边缘之间。

在一些实施例中，上述封结构的第一凸块或第二凸块之间具有凸块间距，芯片边缘与第二芯片边缘之间具有间隔，且间隔小于凸块间距。

在一些实施例中，上述封装结构更包括具有第二芯片边缘的第二集成电路芯片于成型化合物中，其中第二凸块位于芯片边缘与第二芯片边缘之外，第二凸块的一者与芯片边缘及第二芯片边缘相邻，且第二凸块的一者与芯片边缘相隔的距离不同于与第二芯片边缘相隔的距离。

在一些实施例中提供的封装结构包括封装层。封装结构亦包括具有芯片边缘的集成电路芯片于封装层中。封装结构亦包括集成电路芯片与封装层下的钝化层。钝化层包括相邻的第一区与第二区。第一区与第二区之间具有边界。边界实质上对准芯片边缘。此外，封装结构包含再布线层于钝化层中。再布线层延伸横越边界。封装结构亦包含经由再布线层电性连接至集成电路芯片的第一凸块。第一凸块位于第一区中。封装结构亦包含经由再布线层电性连接至集成电路芯片的第二凸块。第二凸块位于第二区中。第一凸块以及第二凸块与边界相邻，沿着边界配置，且不与边界重叠。

在一些实施例中，上述封装结构的第一凸块与边界隔有第一距离，第二凸块与边界隔有第二距离，其中第一距离与第二距离介于约15μm至约100μm之间。

在一些实施例中，上述封装结构的第一凸块与边界隔有不同距离。

在一些实施例中，上述封装结构更包括第一凸块下金属化单元于再布线层与第一区中的第一凸块之间；以及第二凸块下金属化单元于再布线层与第二区中的第二凸块之间，其中第一凸块下金属化单元与第二凸块下金属化单元与边界相邻且分隔。

在一些实施例中，上述封装结构更包括具有第二芯片边缘的第二集成电路芯片于封装层中，且没有凸块与第二芯片边缘与边界重叠。

在一些实施例中，上述封装结构经由第一凸块与第二凸块接合至电路板，电路板包含导电垫，导电垫与边界相邻，且导电垫不对准边界。

在一些实施例中，上述封装结构中位于电路板与钝化层之间的第一凸块与第二凸块未投影至芯片边缘上。

在一些实施例中提供的封装结构包括封装层中具有第一芯片边缘的第一芯片。封装结构亦包括封装层中具有第二芯片边缘的第二芯片。第一芯片边缘与第二芯片边缘相邻。第一芯片边缘与第二芯片边缘之间具有间隔。封装结构亦包括第一芯片、第二芯片、与封装层下的钝化层。此外，封装结构包括钝化层中的再布线线路。封装结构亦包括经由再布线线路电性连接至第一芯片与第二芯片的凸块。凸块包括第一芯片边缘之内的第一凸块。凸块亦包括第二芯片边缘之内的第二凸块。凸块亦包括第一芯片边缘与第二芯片边缘之外的第三凸块。彼此相邻的第一凸块的一者与第三凸块的一者之间具有凸块间距。当间隔小于凸块间隔时，第三凸块配置于第一芯片边缘与第二芯片边缘之间的区域之外，以部份地围绕第一芯片边缘与第二芯片边缘。当间隔不小于凸块间距时，第三凸块配置于区域中。

在一些实施例中，上述封装结构的第三凸块与第一芯片边缘相邻，且第三凸块与第一芯片边缘相隔的距离介于约15μm至约100μm之间。

在一些实施例中，上述封装结构的第一凸块的一者与第三凸块的一者彼此相邻，且彼此之间相隔的距离介于约30μm至约200μm之间。

在一些实施例中，上述封装结构的间隔不小于凸块间距，且第三凸块的一者配置于第一芯片边缘与第二芯片边缘之间的区域中，并与第一芯片边缘与第二芯片边缘隔有不同距离。

在一些实施例中，上述封装结构其第一芯片与封装层之间具有第一界面，第二芯片与封装层之间具有第二界面，且第一、第二、与第三凸块不直接位于第一界面与第二界面下。

上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。