一种特征尺寸收缩的半导体器件的封装方法及结构的制作方法
【技术领域】
[0001]本发明涉及半导体封装技术领域，特别是涉及一种特征尺寸收缩的半导体器件的封装方法及结构。
【背景技术】
[0002]随着半导体技术的不断进步，特征尺寸的工艺节点越来越小，产品性能呈指数提高，但同时制造成本也基本呈指数上升。在激烈的市场竞争中，要求从业者既要不断革新工艺节点，跟上市场的脚步，同时也需要充分挖掘现有工艺的潜力，以获得性价比更佳的产品O
[0003]因此，业界往往会在原有的工艺基础上，尝试进行一定比例(一般在80%?95%之间)的尺寸收缩(Shrink)，由此便可在不增加或增加极少成本的情况下，增加一晶圆上可制造芯片的数量，进一步提高产品的性能。
[0004]所谓晶圆级封装(WLP)工艺是指不对晶圆进行切割，直接在整片晶圆上实施封装，因此具有成本更低、封装时间更短等优点。如图1a所示，在原有工艺生产的第一产品的顶层金属层中设置与WLP工艺上的PAD (焊盘)对应的图案PAD-1，WLP工艺上的PAD通过所述第一产品上的图案PAD-1对第一产品进行对位封装。然而，如图1b所示，采用WLP工艺对在原有的工艺基础上进行尺寸收缩的第二产品进行封装，第二产品收缩后由于WLP工艺上的PAD无法与收缩后的第二产品一一对应，导致WLP工艺上的PAD位置与第二产品的顶层金属层中设置的图案PAD-2发生变化，因此WLP工艺上的PAD无法通过所述第二产品上的图案PAD-2对第二产品进行对位封装。业界通常做法是对收缩后的第二产品重新调试整个WLP工艺，进行性能测试，这无疑增加了性能测试中的不稳定因素，且浪费大量的时间，延长了新产品开发的周期。
[0005]为此，本发明提供一种方法，在所述第二产品上制作一过渡层，使收缩后的产品完全可以采用原有的封装工艺进行封装。所述过渡层中包括在第二产品上形成的介质层、在介质层中制作连接孔、填在连接孔中的金属及制作在介质层及连接孔之上的第二顶层金属层6A。按照一般填充孔的方法，是在孔中一步淀积出再分布层(孔中金属和第二顶层金属层6A)，但是该种方法会造成高度差和内嵌角，如图2所示，不利于后续封装制程的进行。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种特征尺寸收缩的半导体器件的封装方法及结构，用于解决现有技术中特征尺寸收缩后半导体器件无法用现有的封装工艺进行器件封装的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种特征尺寸收缩的半导体器件的封装方法，所述特征尺寸收缩的半导体器件的封装方法至少包括步骤:
[0008]提供用于制作第一产品的半导体基底，在所述半导体基底上制作按照所述第一产品的特征尺寸进行收缩的第二产品，所述第二产品具有位于顶部的第一顶层金属层；
[0009]在所述第一顶层金属层上淀积介质层，并在所述介质层中制作暴露所述第一顶层金属层的连接孔；
[0010]在所述连接孔中填充铜金属，并平坦化所述铜金属使铜金属表面与介质层表面齐平，，填充的铜金属形成第一焊盘；
[0011]在所述第一焊盘以及介质层表面上淀积铝金属形成第二顶层金属层，采用光刻工艺保留用于连接所述第二产品的第一焊盘到所述第一产品的第二焊盘之间区域的第二顶层金属层；
[0012]在所述第二顶层金属层以及暴露的介质层表面覆盖绝缘层，并在所述绝缘层中制作暴露所述第二顶层金属层的第二焊盘；
[0013]采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘，对包括所述半导体基底及位于所述半导体基底上的各部分进行封装测试。
[0014]优选地，所述第二产品的特征尺寸收缩为第一产品特征尺寸的85%?97%。
[0015]优选地，所述第二产品的特征尺寸收缩为第一产品特征尺寸的95%。
[0016]优选地，所述第一焊盘和第二焊盘的特征尺寸为30?100 μ m。
[0017]优选地，所述半导体基底至少包括半导体器件层以及在所述半导体器件层中形成的金属互连层。
[0018]优选地，所述第一产品为LDMOS、CMOS、MS、LG、CIS、EEPROM 或 FLASH 中的一种。
[0019]优选地，在形成所述介质层步骤后，还包括在所述介质层上形成抗反射涂层，在所述介质层和抗反射涂层中制作暴露所述第一顶层金属层的连接孔。
[0020]优选地，所述第二顶层金属层的厚度范围为0.5?2μπι。
[0021]本发明还提供一种特征尺寸收缩的半导体器件的封装结构，所述特征尺寸收缩的半导体器件的封装结构至少包括:
[0022]用于制作第一产品的半导体基底；
[0023]按照所述第一产品的特征尺寸收缩的第二产品，所述第二产品位于所述半导体基底上且所述第二产品具有位于顶部的第一顶层金属层；
[0024]介质层，淀积于所述第一顶层金属层上；
[0025]第一焊盘，制作于所述介质层中，所述第一焊盘为铜金属；
[0026]第二顶层金属层，形成于所述第一焊盘及介质层的表面上且用于连接所述第一焊盘到所述第一产品的第二焊盘的之间区域，所述第二顶层金属层为铝金属层；
[0027]绝缘层，覆盖于所述第二顶层金属层以及暴露的介质层表面；
[0028]第二焊盘，制作于所述绝缘层中；
[0029]封装体，采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘将所述半导体基底及位于所述半导体基底上的各部分进行塑封。
[0030]优选地，所述封装结构还包括位于所述介质层和第二顶层金属层间的抗反射涂层，所述第一焊盘还位于所述抗反射涂层中。
[0031]优选地，所述第二顶层金属层的厚度范围为0.5?2μηι。
[0032]如上所述，本发明的特征尺寸收缩的半导体器件的封装方法及结构，包括步骤:提供用于制作第一产品的半导体基底，在所述半导体基底上制作按照所述第一产品的特征尺寸进行收缩的第二产品，所述产品具有位于顶部第一金属层；在所述第二产品上淀积介质层，并在所述介质层中制作暴露所述第一顶层金属层的连接孔；在所述连接孔中填充铜金属，并抛光所述铜金属表面使铜金属表面与介质层表面齐平，填充的铜金属形成第一焊盘；在所述第一焊盘以及介质层表面上淀积铝金属形成第二顶层金属层，采用光刻工艺保留用于连接所述第二产品的第一焊盘到所述第一产品的第二焊盘之间区域的第二顶层金属层；在所述第二顶层金属层以及暴露的介质层表面覆盖绝缘层，并在所述绝缘层中制作暴露所述第二顶层金属层的第二焊盘；采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘，对包括所述半导体基底及位于所述半导体基底上的各部分进行封装测试。因此本发明通过增加第二产品中的第一焊盘以及用于连接第二产品的第一焊盘和第一产品中的第二焊盘的第二顶层金属层作为过渡层，将尺寸收缩后的焊盘位置重新转换为原有产品的焊盘位置，使尺寸收缩后的产品完全可以采用原有的封装工艺进行封装，节省了封装调试所用的时间，可大幅缩短产品开发周期。另外，本发明通过先在连接孔中填充铜金属再将连接孔中的铜金属抛光使与介质层齐平，这样既可以使铜金属表面平坦，还可以保证后续键合等工艺中不需要另外制作聚合物层就能达到良好的键合质量。
【附图说明】
[0033]图1a为现有技术中的晶圆级封装工艺对第一产品进行封装的焊盘对位俯视示意图。
[0034]图1b为现有技术中的晶圆级封装工艺对尺寸收缩后的第二产品进行封装的焊盘对位时位置和大小发生变化的俯视示意图。
[0035]图2为现有技术中半导体器件的第二顶层金属层表面出现内嵌角的结构示意图。