一种超薄3d封装的半导体器件以及超薄3d封装的半导体器件的半成品的制作方法
【专利摘要】本实用新型揭示了一种超薄3D封装的半导体器件以及超薄3D封装的半导体器件的半成品，包括超薄基板，超薄基板的顶面设置有至少一个上芯片，上芯片通过键合线和键合点与超薄基板连接通信，超薄基板的顶面上还设置有包裹所述上芯片、键合线和键合点的塑封层；超薄基板的底面倒装有下芯片，下芯片的底面位于所述超薄基板底面设置的锡球的最低点所在平面的上方。本实用新型通过倒装工艺将下芯片安装于超薄基板的底部，能够实现整个封装体的尺寸大幅缩小，整个封装体的高度能够只有800μm，远远低于焊球阵列封装的1200?1400μm的高度；下芯片位于开放结构中散热效率大大提高；省去了普通的倒装芯片封装工艺中下基板的结构，成本减低，并且布线相对简单。
【专利说明】
一种超薄3D封装的半导体器件以及超薄3D封装的半导体器件的半成品
技术领域
[0001]本实用新型涉及一种半导体器件以及所述半导体器件加工过程中的半成品，尤其涉及一种超薄3D封装的半导体器件以及所述超薄3D封装的半导体器件加工过程中的半成品。【背景技术】
[0002]3D晶圆级封装，英文简称(WLP)，包括Cl S发射器、MEMS封装、标准器件封装，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(N0R/NAND)及SDRAM的叠层封装，主要特点包括:多功能、高效能； 大容量高密度，单位体积上的功能及应用成倍提升以及低成本，3D封装改善了芯片的许多性能，如横向尺寸、重量、速度、产量及耗能。
[0003]然而，常规的堆叠封装，如附图1所示，其将两块芯片20堆叠在一起，并通过金线30 的键合工艺实现基板40和芯片20的连接通信，再形成包裹芯片的封装层50,最后制作焊盘 60形成最终产品。
[0004]这种封装工艺的发展有电特性、机械性能、热特性、封装成本、封装高度等的限制， 由于芯片均位于塑封层的封闭空间内，热量无法释放，因此散热效率差;并且由于将芯片堆叠在一起，因此整个封装体的纵向高度往往较大，高度控制受限，并且布线相对复杂，成本尚。
[0005]而另一种倒装芯片(Flip chip)的结构是一种无引脚结构，Flip chip(倒装芯片)封装工艺，它是在芯片引脚上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与超薄基板相结合，此技术替换常规打线接合，逐渐成为未来的封装主流。
[0006]如附图2所示的倒装芯片结构，其包括至少一个位于上基板70上的芯片80以及一个位于下基板90上的芯片100,并且上基板和下基板之间通过锡球110进行通信，下基板设置有与其他元件连接的锡球120。
[0007]在这种倒装芯片封装结构中，通常位于上基板上的芯片往往用于存储，而位于下基板上的芯片用于运算处理，因此产生热量较大，并且由于位于下基板上的芯片位于上基板和下基板之间的锡球所围合成的空间内(芯片处于近似封闭空间内)，因此散热效率差。
[0008]并且由于增加了下基板和下基板上的锡球，因此封装体的整体高度相对常规堆叠封装的高度更高，高度的控制进一步受限，并且增加了一个基板，因此基板上的布线和封装的成本都进一步增加。
【发明内容】
[0009]本实用新型的目的之一就是为了解决现有技术中存在的上述问题，通过对半导体器件的结构调整，结合键合线的反向键合工艺以及芯片的倒装工艺，从而提供了一种超薄 3D封装的半导体器件;本实用新型的另一目的在于提供一种超薄3D封装的半导体器件加工过程中的半成品。
[0010]本实用新型的目的通过以下技术方案来实现:
[0011]—种超薄3D封装的半导体器件，包括超薄基板，所述超薄基板的顶面设置有至少一个上芯片，所述上芯片通过键合线和键合点与超薄基板连接并通信，所述超薄基板的顶面上还设置有包裹所述上芯片、键合线和键合点的塑封层;所述超薄基板的底面倒装有下芯片，所述下芯片的底面位于所述超薄基板底面设置的锡球的最低点所在平面的上方。
[0012]优选的，所述的一种超薄3D封装的半导体器件，其中:所述超薄基板是树脂超薄基板。
[0013]优选的，所述的一种超薄3D封装的半导体器件，其中:所述键合线的弧高小于 60mm 〇[〇〇14]优选的，所述的一种超薄3D封装的半导体器件，其中:所述塑封层的厚度小于150 微米。
[0015]优选的，所述的一种超薄3D封装的半导体器件，其中:所述下芯片通过若干位于所述超薄基板底部的微凸块与所述超薄基板连接并通信，所述微凸块包覆于超薄基板底部和下芯片之间的底部填充层中。
[0016]优选的，所述的一种超薄3D封装的半导体器件，其中:所述微凸块是金球或锡球。 [〇〇17] 一种超薄3D封装的半导体器件的半成品，包括数个上述的超薄3D封装的半导体器件，所述超薄3D封装的半导体器件通过共同的超薄基板连成一体，且任意相邻的所述超薄 3D封装的半导体器件之间设置有应力释放机构。[〇〇18]优选的，所述的一种超薄3D封装的半导体器件的半成品，其中:所述应力释放机构是任意相邻的所述超薄3D封装的半导体器件的塑封层之间设置的间隙或是任意相邻的所述超薄3D封装的半导体器件之间设置的从塑封层的顶面延伸到超薄基板上的缺口。[〇〇19]优选的，所述的一种超薄3D封装的半导体器件的半成品，其中:所述的间隙或缺口的宽度为0.2-0.3mm。
[0020]本实用新型技术方案的优点主要体现在:[0021 ]本实用新型设计精巧，结构简单，通过倒装工艺将下芯片安装于超薄基板的下部， 并通过控制超薄基板、芯片、塑封层等高度，能够实现整个封装体的尺寸大幅缩小，封装完成后整个封装体的高度能够只有800mi，远远低于常规BGA工艺(焊球阵列封装)的1200-1400M1的高度；同时，由于下芯片位于超薄基板的下方且处于开放结构中，因此下芯片产生的热量能够快速的释放，散热效率大大提高。
[0022]进一步，相对于普通的倒装芯片封装工艺，省去了下超薄基板的结构，成本减低， 并且布线相对简单。
[0023]本实用新型的超薄3D封装的半导体器件的半成品，加工简单，能够有效实现超薄 3D封装的半导体器件的制作，并且通过塑封层之间的间隙能够有效释放由于芯片和超薄基板的收缩率不同导致的超薄基板变形翘曲的内应力，从而避免了因为超薄基板翘曲而引发的倒装芯片和超薄基板的连接微凸块不能稳定的和超薄基板连接的问题，保证了超薄3D封装的半导体器件的品质和稳定性。【附图说明】
[0024]图1是【背景技术】中常规3D封装工艺的半导体器件的结构示意图；
[0025]图2是【背景技术】中倒装工艺的半导体器件的结构示意图；[0〇26]图3是本实用新型的结构不意图；
[0027]图4是本实用新型中超薄3D封装的半导体器件的半成品的结构示意图。【具体实施方式】
[0028]本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。
[0029]本实用新型揭示的一种超薄3D封装的半导体器件，如附图3所示，包括超薄基板1， 所述超薄基板1可以是各种可行的基板，如是有机类基板、无机类基板，优选是树脂基板，所述超薄基板1的厚度可以达到小于200mi，本实施例中优选为200mi。
[0030]并且，所述超薄基板1是双面板，其顶面上设置有第一导线层及若干用于和上芯片连接通信的键合点4，其底面设置有第二导线层，且所述第一导线层和第二导线层通过若干填充有金属的导孔连接并通信。
[0031]所述超薄基板1的顶面设置有至少一个上芯片2,本实施例中以一个上芯片2为例， 所述上芯片2可以是各种类型的芯片，其厚度以具体芯片类型对应的厚度为准，本实施例优选所述上芯片2为存储类的芯片，其工作时产生的热量相对较小且其厚度优选为lOOum。
[0032]并且，所述上芯片2上设置有若干与所述超薄基板1顶面设置的键合点4相匹配的键合点，通过键合线3将超薄基板1上键合点4和上芯片2上的键合点连接，从而实现所述超薄基板1和上芯片2之间的通信；由于本实施例中采用的是超薄基板1，相对普通基板厚度更小，因此要求键合线3的弧高更低，因此本实用新型中通过反向键合工艺使所述键合线3的弧高小于60mi，从而有利于缩小整个封装体的高度。
[0033]进一步，所述超薄基板1的顶面上还设置有包裹所述上芯片2、键合线3和键合点4 的塑封层5,所述塑封层5的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，优选为环氧树脂塑封胶，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性，包封材料包封、固化完成后，呈固体状的塑封层5,可以起到防水、防潮、防震、防尘、绝缘、散热等作用。
[0034]另外，由于所述键合线3的弧高能够达到低于60m，所以，所述塑封层5的厚度也可以相应降低，本实施中，所述塑封层5的厚度可以达到小于150M1，从而便于进一步降低整个封装体的高度。[〇〇35]更进一步，所述超薄基板1的底面倒装有下芯片6,所述下芯片6也可以是已知的各种类型的芯片且高度根据各类型的芯片参数决定，本实施例中，优选所述下芯片6为运算处理类芯片，其工作时产生的热量较大并且其厚度优选为100M1。
[0036]同时，所述下芯片6通过若干位于所述超薄基板底部的微凸块8与所述超薄基板1 连接并通信，所述微凸块8可以是各种具有良好导电性能的金属，本实施例中优选所述微凸块8是金球或锡球，所述微凸块8包覆于超薄基板底部和下芯片之间的底部填充层9中，所述底部填充层9的材质可以与所述塑封层的材质相同，也可以不同，本实施例中优选，它们材质相同。
[0037]并且，所述超薄基板1的底面还设置有若干用于与外部器件通信的锡球7,所述锡球7的尺寸可以根据需要设置，本实施例中优选所述锡球7的高度为250wn，同时，需要满足所述下芯片6的底面位于所述锡球最低点所在平面的上方，这样是为了避免下芯片6凸出于锡球的底部从而造成下芯片易于损坏或整个封装体不易安装于其他器件上的问题。
[0038]虽然下芯片6工作时产生的热量较多，但是在本实用新型的开放结构中，其产生的热量能够快速的释放，从而能够有效的解决现有技术散热不佳的问题。[〇〇39]由于上述的超薄3D封装的半导体器件的结构特性，在其制作过程中，由于塑封层5 对应的材质的收缩率与树脂基板的收缩率不同，一般树脂基板的收缩率小，塑封层5的收缩率大，因此在注塑形成塑封层5后，所述树脂基板会出现一定的变形翘曲，此时，由于所述微凸块8的尺寸非常小，与树脂基板的接触面积本身就有限，因此在弧形的树脂基板底面上， 微凸块8和树脂基板之间的接触面积进一步缩减，导致键合稳定性无法保证，极易出现微凸块8和树脂基板接触不良或松脱的问题，从而影响超薄3D封装的半导体产品的品质和使用寿命。
[0040]为了解决上述的问题，发明人尝试在高温下用重物压着未冷却的注塑材料以防止超薄基板1变形，等注塑材料自然冷却形成塑封层5后取下重物，再进行植球，但是植球结束后，超薄基板1仍然会出现翘曲的问题，效果不佳。
[0041]另一方面，发明人还考虑采用收缩比率相近或相同的材质来制作超薄基板1和形成塑封层1从而避免两者材料的收缩率不同导致的超薄基板1的翘曲问题，然而无法有效的找到两种材质相近或相同的材料以满足上述半导体器件的加工要求，同时需要花费大量的人力、物力、财力，效率地低。[〇〇42]针对此种问题，本实用新型进一步揭示了一种上述的超薄3D封装的半导体器件的加工方法，本方法通过整体封装并通过对塑封层5进行预切割的方式来消除基板的内应力， 从而解决超薄基板的翘曲变形问题，其具体步骤如下:
[0043]S1，上芯片封装步骤:按照指定布局方式，在一块超薄基板1的顶面上固定指定数量的上芯片2,所述上芯片2在所述超薄基板1上的布设形式可以是并排或并列或按照阵列状或按照蜂窝状或按照网格状等，优选所述上芯片2为阵列状布局，这样的结构便于后续加工及提高加工效率。
[0044]并且，所述超薄基板1上已根据上芯片2的布局形式和数量设计了对应布局形式和数量的电路;接着，使每个上芯片2与所述超薄基板1连接通信，再将所述超薄基板1的顶面整体塑封形成塑封层5，具体的，其又包括如下步骤:
[0045]S11，芯片贴装步骤:在超薄基板1的顶面按照每个上芯片2的确定位置处进行点贴片胶，并把上芯片2贴合在贴片胶处，通过贴片胶将所述上芯片2粘贴在所述超薄基板1的顶面。
[0046]S12,键合线键合步骤:接着，通过反向键合工艺使键合线3连接所述超薄基板1和上芯片2并实现它们的通信，详细的，先把劈刀置于上芯片2的键合区上，打一个金球(键合点)，在形成金球之后，按照超薄基板1上的键合点为第一焊点，上芯片2上的键合点为第二焊点的顺序进行键合，即先连接键合线3和超薄基板1，然后连接键合线3和上芯片2。
[0047]S13,清洗步骤:将经过S12,键合线键合步骤的中间体置入指定的等离子清洗设备中进行去污。
[0048]S14,注塑步骤:将经过清洗的超薄基板1的顶面整体注塑形成塑封层5,即使塑封层5覆盖所有的上芯片2以及与每个上芯片对应的键合点和键合线，优选，所述塑封层5以水平面为剖切面形成的剖面的面积、形状与所述超薄基板的面积、形状相同。
[0049]此时，由于塑封层5的收缩情况相对超薄基板1要显著，因此在塑封层5成型后，超薄基板1由于受到塑封层5的尺寸的限制及由此产生的拉力而出现明显的翘曲，且超薄基板 1无法自由的实现形状的变化。
[0050]S2,切割步骤:如附图4所示，为了消除超薄基板1的翘曲问题，通过切刀对塑封层5 进行切割以形成应力释放机构，并使每个上芯片2与其所对应的塑封层区域和超薄基板形成一个半成品单体，且使任意相邻的半成品单体之间保持指定间隙，优选，任意相邻的半成品单体之间的间隙为0.2-0.3mm，进一步优选为0.25mm左右，所述间隙12即构成了应力释放机构。
[0051]当然在进行切割时，应控制切割的深度不小于所述塑封层5的厚度，可以延伸到超薄基板1上，但要保证不将超薄基板1切断，此时，所述应力释放机构是任意相邻的所述超薄 3D封装的半导体器件11之间设置的从塑封层5的顶面延伸到超薄基板1上的缺口 13。
[0052]对所述塑封层5进行了切割后，所述塑封层5由一个体积较大的整体被分割为若干个相互分离、且体积较小的单体，由于每个塑封层的单体的尺寸对整个超薄基板的形状自由变化的限制基本上可以忽略，因此，整个超薄基板不再受到未切割前的塑封层5的尺寸和拉力的限制，能够实现自由变形，从而能够消除超薄基板1的翘曲内应力，恢复到水平状态， 为后续的下芯片倒装创造条件。[〇〇53]S3,锡球制作步骤:在塑封层5经过切割的超薄基板1的底面制作与每个半成品单体匹配的锡球7,所述锡球7的数量及布局形式可以根据实际需要设置。[〇〇54]S4,下芯片倒装步骤:将与每个半成品单体匹配的下芯片6通过倒装工艺安装在所述超薄基板1的底部，详细的，先在下芯片6上制作锡球(微凸块8)，然后将下芯片翻转加热锡球，利用熔融状态的锡球实现下芯片6和超薄基板1的互联。
[0055]接着，在下芯片6和超薄基板1之间填充高导热胶体形成覆盖所述微凸块8的底部填充层9,以使得封装内热量更容易耗散;所有下芯片6倒装完成后形成包括若干个超薄3D 封装的半导体器件的半成品10,此时，所述半成品10中的所述超薄3D封装的半导体器件11 通过共同的超薄基板1连成一体，且任意相邻的所述超薄3D封装的半导体器件11之间设置有应力释放机构。[〇〇56]S5,切割单体化步骤:按照每个超薄3D封装的半导体器件11的实际尺寸要求，将所述半成品10切分成对应数量的超薄3D封装的半导体器件11，从而完成上述的超薄3D封装的半导体器件11的制作。
[0057]本实用新型尚有多种实施方式，例如，在其他实施例中，上述的S3，锡球制作步骤； S4,下芯片倒装步骤的顺序也是可以颠倒的，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本实用新型的保护范围之内。
【主权项】
1.一种超薄3D封装的半导体器件，包括超薄基板(1)，其特征在于:所述超薄基板(1)的 顶面设置有至少一个上芯片(2)，所述上芯片(2)通过键合线(3)和键合点(4)与超薄基板 (1)连接并通信，所述超薄基板(1)的顶面上还设置有包裹所述上芯片(2)、键合线(3)和键 合点(4)的塑封层(5);所述超薄基板(1)的底面倒装有下芯片(6)，所述下芯片(6)的底面位 于所述超薄基板(1)底面设置的锡球(7)的最低点所在平面的上方。2.根据权利要求1所述的一种超薄3D封装的半导体器件，其特征在于:所述超薄基板 (1)是树脂超薄基板。3.根据权利要求1所述的一种超薄3D封装的半导体器件，其特征在于:所述键合线(3) 的弧高小于60mm。4.根据权利要求1所述的一种超薄3D封装的半导体器件，其特征在于:所述塑封层(5) 的厚度小于150微米。5.根据权利要求1所述的一种超薄3D封装的半导体器件，其特征在于:所述下芯片(6) 通过若干位于所述超薄基板底部的微凸块(8)与所述超薄基板(1)连接并通信，所述微凸块 (8)包覆于超薄基板底部和下芯片之间的底部填充层(9)中。6.根据权利要求5所述的一种超薄3D封装的半导体器件，其特征在于:所述微凸块(8) 是金球或锡球。7.—种超薄3D封装的半导体器件的半成品，其特征在于:包括数个权利要求1-6任一所 述的超薄3D封装的半导体器件(11 )，所述超薄3D封装的半导体器件(11)通过共同的超薄基 板(1)连成一体，且任意相邻的所述超薄3D封装的半导体器件(11)之间设置有应力释放机构。8.根据权利要求7所述的一种超薄3D封装的半导体器件的半成品，其特征在于:所述应 力释放机构是任意相邻的所述超薄3D封装的半导体器件(11)的塑封层(5)之间设置的间隙 (12)或是任意相邻的所述超薄3D封装的半导体器件(11)之间设置的从塑封层(5)的顶面延 伸到超薄基板(1)上的缺口(13)。9.根据权利要求8所述的一种超薄3D封装的半导体器件的半成品，其特征在于:所述的 间隙(12)或缺口(13)的宽度为0.2-0.3mm。
【文档编号】H01L25/065GK205609518SQ201620467787
【公开日】2016年9月28日
【申请日】2016年5月19日
【发明人】申亚琪, 王建国
【申请人】苏州捷研芯纳米科技有限公司