可靠性测试结构的制作方法
【专利摘要】本实用新型提供了一种可靠性测试结构，包括：设置有有源区和隔离结构的衬底，需覆盖于隔离结构上的阻挡层，形成于有源区的两端的导电插塞以及与导电插塞点连接的导电层，其中所述有源区、导电插塞及导电层形成串联的结构。当对本实用新型中可靠性测试结构的串联的结构进行电阻测试时，根据检测出的电阻值的大小即可判断出所述有源区与导电插塞的连接状况，从而确认在有源区上是否残留有阻挡层。同时使用本实用新型提供的可靠性测试结构，也可对阻挡层的形成过程进行异常监控。
【专利说明】
可靠性测试结构
技术领域
[0001] 本实用新型设及半导体制造技术领域，特别设及一种可靠性测试结构。
【背景技术】
[0002] 在集成电路的制造工艺中，需在器件的部分区域形成金属娃化物，比如有源区与 导电插塞连接的位置需要形成金属娃化物W降低接触电阻，提高导电性能。但是，器件的部 分区域是不能形成金属娃化物的，如高阻多晶娃、隔离结构等区域。因此在制作金属娃化物 之前，应在无需形成金属娃化物的区域形成阻挡层，利用阻挡层不会与金属发生反应的特 性，防止在无需形成金属娃化物的区域形成金属娃化物。在形成阻挡层的过程中，需用用到 较厚的光刻胶，运就导致同在线间距较小的情况下，于线条的底部位置极易发生由于光刻 胶残留而导致的阻挡层残留的问题。若有源区上残留有阻挡层，则后续形成的导电插塞将 无法与有源区接触，从而影响器件的性能。
[0003] 实践中发现，在严格控制光刻的制程条件下，可基本防止线条的底部发生光刻胶 残留。而当光刻的制程条件发生轻微的偏差，甚至是在设备参数或工艺参数的正常范围内 波动时，也有可能于线条底部之间的位置出现光刻残留。随着器件尺寸的不断缩小，在需使 用较厚的光刻胶的制程中，光刻胶残留W及薄膜残留的问题也越发严重。而根据传统的缺 陷检测方法，越来越无法满足需求。例如，利用晶圆检测设备对晶圆进行检测，由于受到晶 圆检测设备的检测精度的限制，导致所述检测设备会出现漏检或对于较小的缺陷无法检测 的问题。 【实用新型内容】
[0004] 本实用新型的目的在于提供一种可靠性测试结构，通过所述可靠性测试结构可有 效的检测出于有源区上是否残留有阻挡层，并可对阻挡层的形成过程进行异常监控。
[0005] 在本实用新型提供的可靠性测试结构，包括:衬底、阻挡层、至少两个导电插塞W 及导电层，所述衬底中形成有至少一个有源区和位于每个所述有源区周边的隔离结构，所 述阻挡层形成于所述隔离结构上，每个所述有源区的两端各形成有至少一个所述导电插 塞，所述导电层形成于所述导电插塞的上方，位于同一有源区两端上导电插塞分别与两个 不同的导电层连接，W使所述有源区、导电插塞及导电层形成串联的结构。
[0006] 可选的，在所述可靠性测试结构中，所述衬底中形成有一个有源区，所述有源区的 两端上各形成有一个导电插塞。
[0007] 可选的，在所述可靠性测试结构中，所述衬底中形成有多个有源区，每个所述有源 区的两端上各形成有一个导电插塞，相邻的两个有源区上的四个导电插塞中，位于不同有 源区上的两个导电插塞连接于同一导电层上。
[0008] 可选的，在所述可靠性测试结构中，多个所述有源区W迂回的方式排列成一蛇形 结构。
[0009] 可选的，在所述可靠性测试结构中，所述蛇形结构具有多个不同的迂回间距。
[0010]可选的，在所述可靠性测试结构中，所述迂回间距为根据最小设计尺寸成倍增长。 [0011 ]可选的，在所述可靠性现聯结构中，多个所述有源区排列成L形、U形、M型或W形。
[0012] 可选的，在所述可靠性测试结构中，所述有源区的形状为条形。
[0013] 可选的，在所述可靠性测试结构中，所述有源区的宽度大于等于最小设计尺寸。
[0014] 可选的，在所述可靠性测试结构中，所述导电插塞与所述隔离结构的间距大于等 于最小设计尺寸。
[0015] 与现有技术相比，本实用新型提供的可靠性测试结构中，所述有源区、导电插塞及 导电层形成串联的链状结构，当对该可靠性测试结构进行电阻测试时，于所述链状结构的 首末两端施加电压或电流，然后根据检测出的对应的电流值或电压值，即可获得该链状结 构的电阻值，根据检测出的电阻值的大小，可判断出所述有源区与导电插塞的连接状况，从 而可进一步推断于所述有源区上是否残留有阻挡层。因此，使用本实用新型提供的可靠性 测试结构，可对阻挡层的形成过程进行异常监控。
【附图说明】
[0016] 图IA为本实用新型实施例一的可靠性测试结构的俯视图；
[0017] 图IB为本实用新型实施例一的可靠性测试结构的剖面图；
[0018] 图2A为本实用新型实施例二的可靠性测试结构的俯视图；
[0019] 图2B为本实用新型实施例二的可靠性测试结构沿AA'方向的剖面图；
[0020] 图3A至图3C为形成本实用新型实施例一的可靠性测试结构过程中的剖面结构示 意图。
【具体实施方式】
[0021] 如【背景技术】所述，在光刻工艺过程中，常常由于光刻胶残留而影响所形成的器件 的性能，同时，随着器件尺寸的不断缩小，传统的缺陷检测方法也越来越无法满足需求。为 此，本实用新型提供一种可靠性测试结构，W解决缺陷的检出率不灵敏的问题，进一步的， 也可用于光刻工艺过程中的异常监控。
[0022] 本实用新型提供的一种可靠性测试结构，用于检测阻挡层形成过程中的光刻胶残 留情况，包括:衬底、阻挡层、至少两个导电插塞W及导电层，所述衬底中形成有至少一个有 源区和位于每个所述有源区周边的隔离结构，所述阻挡层形成于所述隔离结构上，每个所 述有源区的两端各形成有至少一个所述导电插塞，所述导电层形成于所述导电插塞的上 方，位于同一有源区两端上导电插塞分别与两个不同的导电层连接，W使所述有源区、导电 插塞及导电层形成串联的结构。
[0023] 本实用新型提供的可靠性测试结构中，所述有源区、导电插塞及导电层为串联的 结构，当对该可靠性测试结构进行电阻测试时，于所述串联的结构的首末两端施加电压或 电流，然后根据检测出的对应的电流值或电压值，即可获得该串联的结构的电阻值，依所到 的电阻值进而可判断所述有源区与导电插塞的连接状况，从而可判断于所述有源区上是否 残留有阻挡层，进而可推断出于光刻工艺过程中，是否存在有光刻胶残留的问题。即，使用 本实用新型提供的可靠性测试结构，可W对阻挡层的形成过程进行异常监控。
[0024] 在使用本实用新型提供的可靠性测试结构进行检测时，可根据实际可靠性测试结 构的尺寸和具体工艺设置一规格电阻，然后将检测出的电阻值与规格电阻进行比对，若检 测出的电阻值小于所述规格电阻，则该串联结构中的导电插塞与有源区之间的接触无异 常，于有源区上没有残留有阻挡层;若检测出的电阻值大于所述规格电阻，则该串联结构中 存在至少一个导电插塞与有源区的连接异常的问题，从而导致电阻增大。
[0025] W下结合附图和具体实施例对本实用新型提出的可靠性测试结构作进一步详细 说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图 均采用非常简化的形式且均使用非精准的比例，仅用W方便、明晰地辅助说明本实用新型 实施例的目的。
[0026] 实施例一
[0027] 图IA为本实用新型实施例一的可靠性测试结构的俯视图，图IB为图IA所示的本实 用新型实施例一的可靠性测试结构的剖面图。如图IA及图IB所示，本实施例提供的可靠性 测试结构包括:衬底、阻挡层120、至少两个导电插塞130W及导电层140,所述衬底中形成有 一个有源区111和位于所述有源区111周边的隔离结构112,所述阻挡层120形成于所述隔离 结构112上，所述有源区111的两端各形成有一个所述导电插塞130,所述导电层140形成于 所述导电插塞130的上方，所述有源区111中的两个导电插塞130分别与两个不同的导电层 140连接，使所述有源区111、导电插塞130及导电层140形成串联的结构。
[00%]本实施例中，所述有源区111和位于有源区111两端的两个导电插塞130W及分别 与两个导电插塞130连接的两个导电层140共同形成一串联的结构，于所述两个导电层140 上施加电压或电流W进行测试。然后即可根据测试结果判断所述有源区111与导电插塞130 的连接状况，进而可推断出所述阻挡层120于形成过程中的光刻胶残留的情况。
[0029] 本实施例中，所述衬底中形成有一个有源区111，其中，所述有源区111的形状为条 形，其横截面可W为矩形。所述隔离结构112环绕所述有源区111，其横截面为矩形环状。所 述有源区111的宽度D大于等于最小设计尺寸，所述导电插塞130与所述隔离结构112的最小 间距S大于等于最小设计尺寸。由于当所述有源区111的宽度D及所述导电插塞130与隔离结 构112的间距S越小时，则对后续形成阻挡层120的工艺要求就越高，因此，若所述可靠性测 试结构的设计尺寸均采用最小设计尺寸，则可使得在制程能力要求的范围内，提高对形成 阻挡层的异常监控的灵敏度。从而在形成阻挡层时，即使工艺过程中出现微小的偏差，也可 体现于所述可靠性测试结构中，并可通过电阻测试检测出异常，进而可及时发现问题，避免 异常扩大化。
[0030] 其中，所述阻挡层120的材质例如为二氧化娃或氮化娃，所述插塞130的材质例如 为鹤(W)，所述导电层140的材质例如铜(化)或侣(Al)。
[0031] W下结合图3A至图3C对本实施例提供的可靠性测试结构的形成方法进一步详细 说明。图3A至图3C为形成本实用新型实施例一的可靠性测试结构的步骤示意图，其中，图3A 至图3C均为沿垂直于图IA中有源区的长度方向的剖面示意图。
[0032] 首先，参考图3A所示，提供一衬底，所述衬底中形成有源区111W及隔离结构112， 所述隔离结构112的表面为需形成有阻挡层的区域。
[0033] 接着，参考图3B所示，于所述衬底上沉积阻挡层120,并于所述阻挡层120上旋涂光 刻胶300。其中，所述阻挡层120例如为金属娃化物阻挡层。于半导体制造过程中，金属娃化 物的形成是通过金属可与娃发生反应的运一特性而实现的。而通常于不需形成金属娃化物 的区域，均覆盖有一金属娃化物阻挡层，W防止于不需形成金属娃化物的区域形成金属娃 化物。在形成所述金属娃化物阻挡层的光刻工艺过程中，所需使用的光刻胶的厚度较厚，例 如大于巧奶)乂 6
[0034] 然后，执行光刻及蚀刻工艺。由于光刻胶300的厚度较厚，并且所述有源区111的宽 度较小。因此，执行光刻工艺时，需严格控制光刻工艺的条件，否则，当光刻工艺中出现微小 的偏差，都可能导致位于有源区111上的光刻胶300无法完全去除的问题，如图3C所示，由于 光刻胶残留，进而导致位于有源区111上的阻挡层120于蚀刻工艺后也无法完全去除。
[0035] 最后，于所述有源区111上依次形成导电插塞130W及导电层140。当在形成阻挡层 的过程中出现异常而导致光刻胶残留，并进一步导致位于有源区上的金属娃化物阻挡无法 完全去除时，则势必导致于后续所形成的导电插塞，与有源区电连接出现异常，例如连接的 面积过小或者无法与有源区连接。
[0036] 可见，当对W上所形成的可靠性测试结构进行测试时，根据测试的结果即可判断 所述有源区与导电插塞的连接状况，进而可推断于形成阻挡层的过程中是否存在异常。
[0037] 实施例二
[0038] 图2A为本实用新型实施例二的可靠性测试结构的示意图，图2B为本实用新型实施 例二的可靠性测试结构沿AA'方向的剖面图。如图2A和图2B所示，本实施例中，所述可靠性 测试结构包括:衬底、阻挡层220、导电插塞230、导电层240,所述衬底中形成有多个有源区 211W及隔离结构212,所述阻挡层220形成于隔离结构212上，每个有源区211的两端各形成 有一个所述导电插塞230,所述导电层140形成于所述导电插塞230的上方。本实施例中，相 邻的两个有源区211上的四个导电插塞230中，其中位于不同有源区211上的两个导电插塞 230连接于同一导电层240上，使所述有源区211、导电插塞230及导电层240形成串联的链状 结构。
[0039] 本实施例中，所述有源区、导电插塞及导电层为串联的链状结构，当对所述可靠性 测试结构进行电阻测试时，于所述链状结构的首末两端施加电压或电流，然后根据检测出 的对应的电流值或电压值，即可获得该串联的结构的电阻值，依所到的电阻值进而可判断 于所述链状结构中的所述有源区与导电插塞的连接状况，从而可判断于所述有源区上是否 残留有阻挡层。即使用本实用新型提供的可靠性测试结构，可W对阻挡层的形成过程进行 异常监控。
[0040] 所述有源区211可W W任意形状进行排列W形成一线性结构，例如WL型、U形、M型 或W形的线性方式进行排列或W迂回的方式排列成一蛇形结构。本实施例中，每个有源区 211均为条状结构，多个所述有源区W迂回的方式排列成一蛇形结构。具体的，所述有源区 211W不同的迂回间距进行排列，即所述蛇形结构具有多个不同的迂回间距。较佳的，所述 迂回间距可根据最小设计尺寸成倍增长，如图2A所示，本实施例中，所述有源区211W5个不 同的迂回间距进行排列，所述迂回间距分别等于:最小设计尺寸Wl，2倍的最小设计尺寸W2， 3倍的最小设计尺寸W3,4倍的最小设计尺寸W4,及5倍的最小设计尺寸W5。
[0041] 本实施例的可靠性测试结构中，所述有源区211采用不同的迂回间距排列，形成了 密集度不同的排列方式，即后续所形成的阻挡层的宽度也不同。由于在光刻工艺过程中，对 密集区域及疏散区域进行曝光时的聚焦深度不同，造成曝光精确度不同，因此在后续形成 阻挡层的光刻工艺中，密集区域及疏散区域所形成的阻挡层的解析度不同，从而可找出在 当前的曝光条件下，所述阻挡层的宽度的光刻工艺窗口。
[0042]上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限 定，本实用新型领域的普通技术人员根据上述掲示内容做的任何变更、修饰，均属于权利要 求书的保护范围。
【主权项】
1. 一种可靠性测试结构，用于监测阻挡层形成过程中的光刻胶残留情况，其特征在于， 包括:衬底、阻挡层、导电层以及至少两个导电插塞，所述衬底中形成有至少一个有源区和 位于每个所述有源区周边的隔离结构，所述阻挡层形成于所述隔离结构上，每个所述有源 区的两端各形成有至少一个所述导电插塞，所述导电层形成于所述导电插塞的上方，位于 同一有源区两端上导电插塞分别与两个不同的导电层连接，以使所述有源区、导电插塞及 导电层形成串联的结构。2. 如权利要求1所述的可靠性测试结构，其特征在于:所述衬底中形成有一个有源区， 所述有源区的两端上各形成有一个导电插塞。3. 如权利要求1所述的可靠性测试结构，其特征在于:所述衬底中形成有多个有源区， 每个所述有源区的两端上各形成有一个导电插塞，相邻的两个有源区上的四个导电插塞 中，位于不同有源区上的两个导电插塞连接于同一导电层上。4. 如权利要求3所述的可靠性测试结构，其特征在于:多个所述有源区以迂回的方式排 列成一蛇形结构。5. 如权利要求4所述的可靠性测试结构，其特征在于:所述蛇形结构具有多个不同的迂 回间距。6. 如权利要求5所述的可靠性测试结构，其特征在于:所述迂回间距为根据最小设计尺 寸成倍增长。7. 如权利要求3所述的可靠性测试结构，其特征在于:多个所述有源区排列成L形、U形、 Μ型或W形。8. 如权利要求1所述的可靠性测试结构，其特征在于:所述有源区的形状为条形。9. 如权利要求8所述的可靠性测试结构，其特征在于:所述有源区的宽度大于等于最小 设计尺寸。10. 如权利要求1所述的可靠性测试结构，其特征在于:所述导电插塞与所述隔离结构 的间距大于等于最小设计尺寸。
【文档编号】H01L23/544GK205609515SQ201620467514
【公开日】2016年9月28日
【申请日】2016年5月20日
【发明人】夏禹
【申请人】中芯国际集成电路制造（天津）有限公司, 中芯国际集成电路制造(上海)有限公司