体基底I至少包括半导体器件层11以及在所述半导体器件层11中形成的金属互连层12。
[0076]按照所述第一产品的特征尺寸进行收缩的第二产品，所述第二产品位于所述半导体基底I上，且所述第二产品具有位于顶部的第一顶层金属层2 ；
[0077]介质层3，所述介质层3淀积于所述第一顶层金属层2上；
[0078]第一焊盘5，所述第一焊盘5制作于所述介质层3中，所述第一焊盘5为铜金属；
[0079]第二顶层金属层6，所述第二顶层金属层6形成于所述第一焊盘5及介质层3的表面上且用于连接所述第一焊盘5到所述第一产品的第二焊盘8的之间区域，所述第二顶层金属层6为铝金属；且所述铝金属的厚度可以在0.5?2 μ m内选择。
[0080]绝缘层7，所述绝缘层7覆盖于所述第二顶层金属层6以及暴露出的介质层3的表面；
[0081]第二焊盘8，所述第二焊盘8制作于所述绝缘层7中；
[0082]封装体，所述封装体采用所述第一产品的晶圆级封装测试工艺，对准所述第二焊盘8将所述半导体基底I及位于所述半导体基底I上的各部分进行塑封。
[0083]位于所述半导体基底上的各部分分别为所述第二产品、介质层3、第一焊盘5、第二顶层金属层6、绝缘层7和第二焊盘8。
[0084]进一步的，所述特征尺寸收缩的半导体器件的封装结构还包括一抗反射涂层4，所述抗反射涂层4位于所述介质层3和第二顶层金属层6间，且所述第一焊盘5还位于所述抗反射涂层4中，则位于所述半导体基底I上的各部分分别为具有第一顶层金属层2的第二产品、介质层3、抗反射涂层4、第一焊盘5、第二顶层金属层6、绝缘层7和第二焊盘8。
[0085]综上所述，本发明提供一种特征尺寸收缩的半导体器件的封装方法及结构，通过增加所述第一焊盘以及用于连接所述第一焊盘和第二焊盘的第二顶层金属层作为过渡层，将尺寸收缩后的焊盘位置重新转换为原有产品的焊盘位置，使尺寸收缩后的产品完全可以采用原有的封装工艺进行封装，节省了封装调试所用的时间，可大幅缩短产品开发周期。
[0086]此外，由于不需要重新调试工艺，而是采用统一的原有封装工艺，相应减少了新产品开发过程中的不确定因素，可更好的将尺寸缩小后的产品与原有产品进行性能对比。
[0087]另外，本发明通过先在连接孔中填充铜金属再将连接孔中的铜金属抛光使与介质层齐平，这样既可以使铜金属表面平坦，还可以保证后续键合等工艺中不需要另外制作聚合物层就能达到良好的键合质量。并且由于第一焊盘是铜金属，其具有优良的导电性，因此，第二顶层金属层铝层可以制作成较薄的厚度，从而进一步减小器件的整体尺寸。
[0088]所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0089]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种特征尺寸收缩的半导体器件的封装方法，其特征在于，所述特征尺寸收缩的半导体器件的封装方法至少包括步骤: 提供用于制作第一产品的半导体基底，在所述半导体基底上制作按照所述第一产品的特征尺寸进行收缩的第二产品，所述第二产品具有位于顶部的第一顶层金属层； 在所述第一顶层金属层上淀积介质层，并在所述介质层中制作暴露所述第一顶层金属层的连接孔； 在所述连接孔中填充铜金属，并平坦化所述铜金属使铜金属表面与介质层表面齐平，填充的铜金属形成第一焊盘； 在所述第一焊盘以及介质层表面上淀积铝金属形成第二顶层金属层，采用光刻工艺保留用于连接所述第二产品的第一焊盘到所述第一产品的第二焊盘之间区域的第二顶层金属层； 在所述第二顶层金属层以及暴露的介质层表面覆盖绝缘层，并在所述绝缘层中制作暴露所述第二顶层金属层的第二焊盘； 采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘，对包括所述半导体基底及位于所述半导体基底上的各部分进行封装测试。2.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述第二产品的特征尺寸收缩为第一产品特征尺寸的85%?97%。3.根据权利要求2所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述第二产品的特征尺寸收缩为第一产品特征尺寸的95%。4.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述第一焊盘和第二焊盘的特征尺寸为30?100 μ mo5.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述半导体基底至少包括半导体器件层以及在所述半导体器件层中形成的金属互连层。6.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述第一产品为 LDMOS、CMOS、MS、LG、CIS、EEPROM 或 FLASH 中的一种。7.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:在形成所述介质层步骤后，还包括在所述介质层上形成抗反射涂层，在所述介质层和抗反射涂层中制作暴露所述第一顶层金属层的连接孔。8.根据权利要求1所述的特征尺寸收缩的半导体器件的封装方法，其特征在于:所述第二顶层金属层的厚度范围为0.5?2 μ m。9.一种特征尺寸收缩的半导体器件的封装结构，其特征在于，所述特征尺寸收缩的半导体器件的封装结构至少包括: 用于制作第一产品的半导体基底； 按照所述第一产品的特征尺寸收缩的第二产品，所述第二产品位于所述半导体基底上且所述第二产品具有位于顶部的第一顶层金属层； 介质层，淀积于所述第一顶层金属层上； 第一焊盘，制作于所述介质层中，所述第一焊盘为铜金属； 第二顶层金属层，形成于所述第一焊盘及介质层的表面上且用于连接所述第一焊盘到所述第一产品的第二焊盘的之间区域，所述第二顶层金属层为铝金属层； 绝缘层，覆盖于所述第二顶层金属层以及暴露的介质层表面； 第二焊盘，制作于所述绝缘层中； 封装体，采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘将所述半导体基底及位于所述半导体基底上的各部分进行塑封。10.根据权利要求9所述的特征尺寸收缩的半导体器件的封装结构，其特征在于:所述封装结构还包括位于所述介质层和第二顶层金属层间的抗反射涂层，所述第一焊盘还位于所述抗反射涂层中。11.根据权利要求9所述的特征尺寸收缩的半导体器件的封装结构，其特征在于:所述第二顶层金属层的厚度范围为0.5?2 μ m。
【专利摘要】本发明提供一种特征尺寸收缩的半导体器件的封装方法及结构，包括提供用于制作第一产品的半导体基底；在半导体基底上制作按照第一产品的尺寸收缩的第二产品，第二产品具有第一顶层金属层；淀积介质层；在连接孔内形成铜金属并平坦化制作第一焊盘；形成第二顶层金属层铝；覆盖绝缘层，制作第二焊盘；对准第二焊盘进行晶圆级封装测试工艺。本发明通过在第二产品中增加第二焊盘以及连接第一焊盘和第二焊盘的第二顶层金属层作为过渡层，将尺寸收缩后的焊盘位置转换为原有产品的焊盘位置，使之能采用原有的封装工艺进行封装，另外，通过填充铜金属并将铜金属抛光使与介质层齐平，既可以使铜金属表面平坦，还可以保证后续键合工艺中具有良好的键合质量。
【IPC分类】H01L23/485, H01L21/60
【公开号】CN104900542
【申请号】CN201410081016
【发明人】仇峰, 罗学辉, 刘丽丽, 刘孟彬
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月9日
【申请日】2014年3月6日