以大板面工艺制作晶粒凸块结构的方法与流程

本发明涉及一种制作半导体晶粒凸块结构的方法，尤指一种以大板面工艺制作晶粒凸块结构的方法。

背景技术：

晶粒封装主要提供集成电路（ic）保护、散热、电路导通等功能。其中，一种晶圆凸块工艺常应用于覆晶技术（flipchip）中，是先在晶圆阶段时，在晶圆的对外金属焊垫上长出球底金属层（underbumpmetallurgystructure，ubmstructure，或称球下冶金层），并在球底金属层上成长凸块，然后切割晶圆以成为多个独立的半导体晶粒，之后半导体晶粒104便通过凸块与封装基板（packagesubstrate）连接，接着以胶体进行封装。

请参考图1至图6，图1为现有晶圆凸块制造流程的示意图，图2至图6为现有晶圆凸块制造流程的剖面示意图。如图1所示，现有球底金属层工艺是在晶圆阶段进行，首先提供晶圆10。如图2所示，晶圆10具有保护层12与电极垫14。

接着如图3所示，利用涂布机以旋转涂布方式将液态聚酰亚胺层（polyimidelayer，pilayer）15均匀涂布在晶圆10上，通过热盘（hotplate）进行软烤（softbake）定型成膜。其后进行紫外光曝光（uvexposure）工艺，利用光罩将聚酰亚胺层15预定导通孔的位置遮住而未曝到光（导通孔位置在电极垫14上方）。之后进行显影（develop）工艺，利用显影液以喷洒（spray）的方式来进行去除未曝光的区域，再以溅镀方式沉积钛（ti），作为球底金属层16。

然后，再经光阻涂布、曝光、显影工艺，形成图案化光阻18（图4）。其后，在图案化光阻18的导通孔中电镀沉积较厚的铜镀层20（图5）。然后，先剥除图案化光阻18，再蚀刻掉不需要的球底金属层16部分。接着，再经光阻涂布、曝光、显影、金属电镀与光阻剥除工艺（图中未显示），得到所需要的金属凸块22（图6）。

然而，现有在晶圆10上形成球底金属层16及金属凸块22的技术是采用晶圆尺寸加工，产量受到晶圆尺寸的限制，工艺也较为繁复，因此其量产性不佳，产出慢，加工成本高。故如何开发一种得以解决上述现有技术各种缺点的工艺，以提升产品的合格率，并降低制造成本，实为目前亟欲解决的课题。

技术实现要素：

有鉴于此，本发明的主要目的在于提供一种以大板面工艺制作无电电镀（electrolessplating）球底金属层的方法，其可简化工艺、降低制造成本。

为达上述及其它目的，本发明提供一种以大板面工艺制作晶粒凸块结构的方法。首先，提供集合载板与多个半导体晶粒。半导体晶粒具有主动面及相对主动面的背面。半导体晶粒的主动面上具有多个金属电极垫与绝缘保护层，且绝缘保护层暴露出金属电极垫。其后，把半导体晶粒的背面固定于集合载板上。接着，进行无电电镀工艺，以在半导体晶粒的金属电极垫上形成球底金属层。尔后，形成介电层，覆盖于集合载板、半导体晶粒与球底金属层上。之后，在介电层中形成多个导通孔，导通孔暴露出球底金属层。接着，在介电层的导通孔中形成多个金属凸块。

其中，该无电电镀工艺包括一铜无电电镀工艺，各金属电极垫为一铜金属电极垫，该球底金属层为一铜金属层，由下而上的排列顺序分别是各铜金属电极垫、该铜金属层与各金属凸块。

其中，该无电电镀工艺包括一铜无电电镀工艺，各金属电极垫为一铝金属电极垫，该球底金属层为一铜金属层，由下而上的排列顺序分别是各铝金属电极垫、该铜金属层与各金属凸块。

其中，该无电电镀工艺包括一镍无电电镀工艺与一铜无电电镀工艺，各金属电极垫为一铝金属电极垫，该球底金属层包括一镍金属层与一铜金属层，由下而上的排列顺序分别是各铝金属电极垫、该镍金属层、该铜金属层与各金属凸块。

其中，该无电电镀工艺包括一第一黄金无电电镀工艺、一钯无电电镀工艺与一第二黄金无电电镀工艺，各金属电极垫为一铝金属电极垫，该球底金属层包括一第一黄金金属层、一钯金属层与一第二黄金金属层，由下而上的排列顺序分别是各铝金属电极垫、该第一黄金金属层、该钯金属层、该第二黄金金属层与各金属凸块。

其中，该介电层为一封胶材料层，而形成这些导通孔的步骤包括对该封胶材料层进行一镭射钻孔工艺。

其中，该介电层为一光阻层，而形成这些导通孔的步骤包括对该光阻层进行一曝光工艺与一显影工艺。

其中，本发明的以大板面工艺制作晶粒凸块结构的方法还包括在该介电层上形成一图案化干膜，该图案化干膜包括多个干膜开口，以暴露出这些导通孔、该球底金属层与部分的该介电层。

其中，形成这些金属凸块的步骤包括在这些导通孔与这些干膜开口中形成这些金属凸块。

其中，本发明的以大板面工艺制作晶粒凸块结构的方法还包括在这些金属凸块上形成一线路重布层，其中，该线路重布层通过这些金属凸块与该球底金属层而电性连接至这些半导体晶粒的这些金属电极垫上。

因此，本发明的以大板面工艺制作晶粒凸块结构的方法通过便利且高效率的无电电镀工艺在半导体晶粒的金属电极垫上直接形成无电电镀的球底金属层，因而可简化半导体晶粒的电性连接加工工艺且易于实施，减少电镀与图案化等高成本工艺，具有降低制造成本的功效。

附图说明

图1为现有晶圆凸块制造流程的示意图；

图2至图6为现有晶圆凸块制造流程的剖面示意图；

图7绘示的是本发明以大板面工艺制作球底金属层与金属凸块的方法流程示意图；

图8a至图12绘示的是本发明第一实施例以大板面工艺制作球底金属层与金属凸块的示意图，其中，图8b为图8a的俯视示意图，其余为剖面示意图；

图13至图16绘示的是本发明第二实施例至第五实施例制作的球底金属层的剖面示意图；以及

图17至图18绘示的是本发明第六实施例至第七实施例制作的半导体电性连接结构的剖面示意图。

附图标记说明

（现有技术）

10晶圆

12保护层

14电极垫

15聚酰亚胺层

16球底金属层

18图案化光阻

20铜镀层

22金属凸块

（本发明）

30-44步骤

100、200半导体封装结构

102集合载板

103胶膜

104半导体晶粒

104a主动面

104b背面

106金属电极垫

106a铜金属电极垫

106b铝金属电极垫

108绝缘保护层

108c开口

110球底金属层

110a铜金属层

110c镍金属层

110d第一黄金金属层

110e钯金属层

110f第二黄金金属层

120介电层

120c导通孔

130图案化干膜

130c干膜开口

150金属凸块

160线路重布层

170线路重布增层

180外部锡球

202金属板。

具体实施方式

关于本发明的优点与精神可以借由以下发明详述及所附附图得到进一步的了解。本发明较佳实施例的制造及使用详细说明如下。必须了解的是本发明提供了许多可应用的创新概念，在特定的背景技术之下可以做广泛的实施。此特定的实施例仅以特定的方式表示，以制造及使用本发明，但并非限制本发明的范围。

请参阅图7至图12，图7绘示的是本发明以大板面工艺制作球底金属层与金属凸块的方法流程示意图，图8a至图12绘示的是本发明第一实施例以大板面工艺制作无电电镀球底金属层与金属凸块的剖面示意图，而图8b是图8a的俯视示意图。如图7的步骤30、图8a与图8b所示，首先，提供集合载板102与多个半导体晶粒104。

集合载板102可为金属板或绝缘板。金属板可为金属铜材质；绝缘板可为环氧树脂（epoxyresin）、聚乙酰胺（polyimide）、氰脂（cyanateester）、碳纤维（carbonfiber）或混合玻璃纤维与环氧树脂等材质所构成。半导体晶粒104可为主动式或被动式半导体晶粒，先在整片晶圆上完成各种被动组件、主动组件与链接结构的制作后，分割而成的独立晶粒。半导体晶粒104例如是电容硅晶粒、内存晶粒或中央处理器（cpu）晶粒等。半导体晶粒104具有主动面104a及相对于主动面104a的背面104b。半导体晶粒104的主动面104a具有多个金属电极垫106，例如铝金属电极垫或铜金属电极垫。其中，半导体晶粒104的主动面104a上已预先形成绝缘保护层108以覆盖金属电极垫106。绝缘保护层108的材质可选自苯环丁烯（benzo-cyclo-butene，bcb）、聚亚酰胺或其他介电材料。

利用电浆蚀刻（plasmaetching）、反应离子蚀刻（reactiveionetching，rie）或镭射（laser）等方式，以对绝缘保护层108进行开口加工。借此，在绝缘保护层108中形成开口108c。开口108c对应金属电极垫106的位置，以暴露出金属电极垫106。

其后如图7的步骤32、图8a与图8b所示，把半导体晶粒104的背面104b固定于集合载板上102上。例如先在集合载板102的上表面贴附胶膜103，再将半导体晶粒104接置其上。

之后如图7的步骤34与图9所示，进行无电电镀工艺，以在半导体晶粒104的金属电极垫106上形成自对准的球底金属层110，借此在半导体晶粒104上完成电性连接加工工艺。

无电电镀为自催化（auto-catalytic）化学处理技术，其是在待镀物体的被镀金属表面上形成沉积金属层。无电电镀是暴露或浸渍待镀物体于化学溶液中。此化学溶液包括还原剂与沉积金属材料，还原剂可与沉积金属材料和被镀金属的金属离子进行反应，以在被镀金属的暴露部分形成沉积金属层。据此，无电电镀可借自对准方式形成球底金属层110。

球底金属层110是作为金属电极垫106与后续凸块之间的接口，其具备应力低、黏着性佳、抗腐蚀性强以及沾铜锡性好等特性。在本实施例中，球底金属层110以无电电镀方式沉积铜、镍、钯、金或其组合于金属电极垫106上，由于金属电极垫106也为相同或相似性质的金属材质，使无电电镀的球底金属层110可直接形成并强固结合于金属电极垫106上，并且可借由球底金属层110保护其下的金属电极垫106，避免金属电极垫106受到污染。在本发明的其他实施例中，球底金属层110可由铜、铝、镍、钛、锡、钯、钯、上述组合或其他类似元素所制成。

接着如图7的步骤36、步骤38与图10所示，步骤36在半导体晶粒104主动面104a上及集合载板102上形成介电层120，覆盖于集合载板102、半导体晶粒104与球底金属层110上。介电层120可充填于半导体晶粒104之间的集合载板102表面，以增加对半导体晶粒104的保护，将半导体晶粒104更加固定于集合载板102上。

步骤38在介电层120中形成多个导通孔120c。导通孔120c暴露出球底金属层110。通过例如镭射钻孔或曝光显影等工艺以在介电层120的表面形成导通孔120c，借以露出半导体晶粒104上的球底金属层110。

在本实施例中，介电层120可为封胶材料层，例如是环氧树脂封装材料（epoxymoldingcompound，emc，也称为固态封装材料），而形成导通孔120c的步骤包括对封胶材料层进行镭射钻孔工艺。形成封胶材料层的步骤可包括将封装胶置入模具中，加热后通过浇道与浇口，注入已放好半导体晶粒104与集合载板102的模穴，完成压模程序，接着进行烘烤工艺，以固化封胶材料层。

在其他实施例中，介电层120可为光阻层，而形成导通孔120c的步骤包括对光阻层进行曝光工艺与显影工艺。

如图7的步骤40与图11所示，在介电层120上形成图案化干膜130。图案化干膜130包括多个干膜开口130c，以暴露出导通孔120c、球底金属层110与部分的介电层120。

如图7的步骤42、步骤44与图12所示，步骤42在介电层120的导通孔120c与干膜开口130c中形成金属凸块150。具体而言，形成金属凸块150的步骤可包括进行铜金属电镀工艺，以在介电层120与图案化干膜130上形成金属铜层（图未示）。接着，去除图案化干膜130，及蚀刻去除多余金属铜，借此形成金属凸块150。

步骤44在金属凸块150上形成线路重布层（redistributionlayer，rdl）160，其中，线路重布层160通过金属凸块150与球底金属层110而电性连接至半导体晶粒104的金属电极垫106上，使半导体晶粒104得以借此向外作电性延伸。

由于现有技术受到晶圆尺寸的限制，因此量产性不佳。相对地，由于本发明采用大板面工艺，可以把为数众多的半导体晶粒104固定于集合载板102上批量进行生产，因此本发明的批次产量可以是现有技术的倍数，大幅提升工艺效率。

此外，相较于现有技术，本发明使用无电电镀工艺来形成球底金属层110的技术可降低形成金属凸块150所需要的整体制造成本和前置时间。本发明借由无电电镀工艺直接形成自对准球底金属层110，因而不需图案化光阻层来提供此步骤的图案对准。由于本发明利用无电电镀方式在半导体晶粒104的金属电极垫106上直接形成自对准的球底金属层110，因而可简化半导体晶粒104的电性连接加工工艺且易于实施，减少电镀与图案化等高成本工艺，具有降低制造成本的功效。

详细说明球底金属层110的结构，本发明的球底金属层110可由单层金属或多层金属所组成，例如是可增加金属与金属电极垫106结合性的黏附层（adhesionlayer）、避免金属氧化的阻障层（barrierlayer）以及增加铜锡凸块沾附力的润湿层（wettinglayer）。无电电镀工艺可利用例如无电镀镍钯浸金（electrolessnickel-electrolesspalladium-immersiongold，enepig）或无电镀镍浸金（electrolessnickel-immersiongold，enig）等无电电镀工艺组合。请参考图13至图16，图13至图16绘示的是本发明第二实施例至第五实施例制作的球底金属层的剖面示意图。

如图13所示，第二实施例的无电电镀工艺包括铜无电电镀工艺，金属电极垫为铜金属电极垫106a，球底金属层为铜金属层110a，由下而上的排列顺序分别是铜金属电极垫106a、铜金属层110a与金属凸块150。

如图14所示，第三实施例的无电电镀工艺包括铜无电电镀工艺，金属电极垫为铝金属电极垫106b，球底金属层110为铜金属层110a，由下而上的排列顺序分别是铝金属电极垫106b、铜金属层110a与金属凸块150。

如图15所示，第四实施例的无电电镀工艺包括镍无电电镀工艺与铜无电电镀工艺，金属电极垫为铝金属电极垫106b，球底金属层110包括镍金属层110c与铜金属层110a，由下而上的排列顺序分别是铝金属电极垫106b、镍金属层110c、铜金属层110a与金属凸块150。

如图16所示，第五实施例的无电电镀工艺包括第一黄金无电电镀工艺、钯无电电镀工艺与第二黄金无电电镀工艺，金属电极垫为铝金属电极垫106b，球底金属层110包括第一黄金金属层110d、钯金属层110e与第二黄金金属层110f，由下而上的排列顺序分别是铝金属电极垫106b、第一黄金金属层110d、钯金属层110e、第二黄金金属层110f与金属凸块150。

后续，本发明也可依据实际电性设计需要，在介电层120及线路重布层160上进行线路增层工艺，并形成外部锡球，借以形成具由多层线路的半导体封装结构。图17至图18绘示的是本发明第六实施例至第七实施例制作的半导体电性连接结构的剖面示意图。如图17与图18所示，本发明另在介电层120及线路重布层160上进行线路增层工艺，形成线路重布增层170，并形成外部锡球180，以形成扇出式（fan-out）的半导体封装结构100、200。其中，第六实施例去除集合载板102后即为独立的半导体封装结构100，而第七实施例的半导体封装结构200包括以金属板202承载半导体晶粒104。

综上所述，本发明利用无电电镀方式在半导体晶粒的金属电极垫上直接形成自对准的球底金属层，因而可简化半导体晶粒的电性连接加工工艺且易于实施，减少电镀与图案化等高成本工艺，具有降低制造成本的功效。此外，由于本发明采用大板面工艺，因此可大幅提升工艺产量与效率。

以上所述仅为举例性，而并非用于限制本发明的专利保护范围。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括于前述的权利要求书中。