形成鳍式晶体管的方法与流程
本发明实施例涉及一种半导体装置的形成方法，尤其涉及一种鳍式晶体管的形成方法。
背景技术：
集成电路(ic’s)通常具有数量大的元件，特别是晶体管。互补式金氧半场效晶体管(metal-oxide-semiconductorfield-effect-transistor，mosfet)是晶体管的其中一种。互补式金氧半场效晶体管装置通常包括半导体基板的顶部上的栅极结构。栅极结构的两侧被掺杂以形成源极与漏极区域。通道是形成于栅极下方的源极与漏极区域之间。根据施加于栅极的电压偏置，可使电流流过通道或者抑制电流流过通道。
在一些情况下，可将通道形成为类鳍的(fin-like)结构(于此称作“鳍片”)。这样的鳍片突出超过基板的顶表面并垂直于形成于上述基板以及鳍片上的栅极结构。大抵而言，使用上述鳍片作为通道的场效晶体管(field-effect-transistor)称作鳍式场效晶体管(finfield-effect-transistor，finfet)。如前文所述，集成电路通常包括多个晶体管(例如:鳍式场效晶体管)。集成电路的多个鳍式场效晶体管各自可具有各自的临界电压(thresholdvoltage，vth)以使集成电路可于各种应用中被使用。举例而言，一些鳍式场效晶体管可具有相对较高的临界电压，而一些鳍式场效晶体管则可具有相对较低的临界电压。鳍式场效晶体管临界电压可由各种因素定义，其中一个是鳍式场效晶体管的各个鳍通道(finchannel)的掺杂浓度。鳍通道的掺杂浓度通常取决于掺杂鳍通道的离子布植工艺所使用的能量水平(energylevel，通常以kev为单位)。进一步而言，离子布植工艺包括于鳍通道上轰炸被赋予上述特定的能量水平的多个掺质，以将上述掺质布植至鳍通道中。因此，鳍通道可被掺杂有相应的掺杂浓度。然而，在被赋能的掺质轰炸鳍通道时，鳍通道以及对应的栅极介电层(通常形成于鳍通道上)可能会受到损害。举例而言，各种缺陷可形成于鳍通道及/或栅极介电层上，这对于鳍式场效晶体管的整体效能及可靠性(例如:迁移率、开关比(on/offratio)等)有不利的影响。因此，掺杂鳍式场效晶体管的鳍通道的传统技术并非完全令人满意。
技术实现要素：
本发明实施例的目的在于提供一种形成鳍式晶体管的方法以解决上述至少一问题。
本发明实施例包括一种形成鳍式晶体管的方法。上述方法包括形成鳍片于基板上、以氧化层以及保护层至少覆盖上述鳍片的上部。上述保护层形成于上述氧化层之上。上述方法亦包括使用离子布植工艺至少掺杂上述鳍片的上部。上述保护层在上述离子布植工艺的过程中至少防止对于上述鳍片的上部以及上述氧化层的损害。
本发明实施例另包括一种形成鳍式晶体管的方法。上述方法包括形成鳍片于基板上、露出上述鳍片的上部、以氧化层以及保护层覆盖上述鳍片的上部。上述保护层覆盖上述氧化层。上述方法亦包括使用离子布植工艺掺杂上述鳍片的上部。上述保护层于上述离子布植工艺中使上述鳍片的上部免于损害。
本发明实施例又包括一种形成鳍式晶体管的方法。上述方法包括形成第一鳍片以及第二鳍片于基板上。上述第一鳍片与第二鳍片彼此横向分离(laterallyspaced)。上述方法亦包括以氧化层以及保护层覆盖第一鳍片以及第二鳍片各自的上部。上述保护层形成于上述氧化层之上。上述方法亦包括使用第一离子布植工艺以第一型态的掺质掺杂至少第一鳍片的上部，然后使用第二离子布植工艺以第二型态的掺质掺杂至少第二鳍片的上部。于上述第一及第二离子布植工艺中，上述保护层至少保护上述第一鳍片与第二鳍片各自的上部以及氧化层免于损害。
本发明实施例的有益效果在于，保护层在离子布植工艺的过程中至少防止对于鳍片的上部以及氧化层的损害。
附图说明
以下将配合所附附图详述本发明实施例的各层面。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1a及图1b是根据一些实施例绘示出形成半导体装置的方法的实施例的流程图。
图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a以及图13a是根据一些实施例绘示出以图1a-图1b的方法形成的例示性半导体装置于各工艺阶段的立体图。
图2b、图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b以及图13b是根据一些实施例绘示出图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a以及图13a的对应的剖面图。
附图标记如下：
102、104、106、108、110、112、114、116、118、120、122、124～方法的步骤
200～半导体装置
202～基板
204～衬垫层
206～罩幕层
208～光敏层
210～开口
212～鳍片
213～沟槽
214～介电材料
215～鳍片露出的顶表面
218～上鳍片
219～上鳍片的侧壁
220～隔离特征
222～氧化层
223a～氧化层的侧壁
223b～氧化层的顶表面
224～保护层
225～离子布植工艺
226、228～掺质
230～虚设栅极堆叠
232～虚设栅极电极
234～间隔物层
236～源极/漏极特征
237～凹陷
238～凹陷的底表面
239～隔离特征的顶表面
240～介电层
242～导电栅极电极
a-a～剖面线
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征。以下描述具体的元件及其排列以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，也就是说，第一特征与第二特征并非直接接触。此外，本发明实施例可能重复各种示例中的附图标记和/或字母。上述重复是为了达到简明和清楚的目的，而非用来限定所讨论的各种实施例和/或配置之间的关系。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词系为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
本公开实施例提供包括保护层的半导体装置及其形成方法的各种实施例。更具体而言，本公开实施例提供在掺杂类鳍通道的前于鳍式场效晶体管的类鳍通道上形成保护层的方法。在一些实施例中，上述保护层可沿着类鳍通道的侧壁延伸并覆盖类鳍通道的顶表面。因此，根据本公开实施例，由上述方法所形成的半导体装置可免于前文所述的通常发生在通道掺杂工艺中的损害。此外，在一些实施例中，上述保护层更可在后续被用来形成鳍式场效晶体管的导电栅极特征(例如:金属栅极电极)的虚设栅极移除工艺中提供类鳍通道上的另一层保护，于后文将进一步详细说明。
图1是根据本公开的一或多个实施例绘示出形成半导体装置的方法100的流程图。应注意的是，方法100仅是一个例子而不应限定本公开。在一些实施例中，半导体装置至少部分为鳍式场效晶体管。如本公开实施例中所使用的，鳍式场效晶体管指的是任何鳍式(fin-based)、多栅极(multi-gate)晶体管。应注意的是，图1的方法并未产生完整的鳍式场效晶体管。可使用互补式金氧半导体(complementarymetal-oxide-semiconductor，cmos)工艺技术制造完整的鳍式场效晶体管。因此，可理解的是，于图1的方法100之前、之中及之后可提供额外的步骤，且一些其他的步骤于此可能只做简单说明。
在一些实施例中，以步骤102开始方法100，于步骤102中提供半导体基板。方法100继续至步骤104，于步骤104中形成一或多个鳍片延伸超过半导体基板的主要表面。方法100继续至步骤106，于步骤106中沉积介电材料于半导体基板上。方法100继续至步骤108，于步骤108中露出上述一或多个鳍片的各自的顶表面。方法100继续至步骤110，于步骤110中露出每一鳍片的上鳍片。方法100继续至步骤112，于步骤112中形成氧化层于每一露出的上鳍片上。方法100继续至步骤114，于步骤114中形成保护层于覆盖各上鳍片的每一氧化层上。方法100继续至步骤116，于步骤116中进行一或多个离子布植工艺各自掺杂上述一或多个上鳍片。方法100继续至步骤118，于步骤118中形成虚设栅极堆叠于各保护层、氧化层以及上鳍片的中间部分上。方法100继续至步骤120，于步骤120中于虚设栅极堆叠的侧边各自形成源极/漏极特征。方法100继续至步骤122，于步骤122中移除虚设栅极堆叠的至少一部分以露出各保护层的中间部分。方法100继续至步骤124，于步骤124中形成导电栅极特征于每一上鳍片的中间部分上。
在一些实施例中，方法100的步骤可以与如图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a以及图13a中所示的各个制造阶段的半导体装置200的立体图以及如图2b、图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b以及图13b中所示的相应剖面图各自相关联。在一些实施例中，半导体装置200可为鳍式场效晶体管。鳍式场效晶体管200可被包括在微处理器(microprocessor)、存储单元(memorycell)及/或其他集成电路(ic)中。此外，为了更佳地理解本公开实施例的概念而精简了图2a至图13b。举例而言，虽然附图绘示鳍式场效晶体管200，但应理解的是集成电路可包括多个其他装置(包括:电阻器、电容器、传感器、保险丝(fuses)等)。为了简明起见，上述装置未被绘示于图2a至图13b中。
图2a是根据一些实施例的包括基板202的鳍式场效晶体管200于各制造阶段中之一(对应图1a的步骤102)的立体图，而图2b沿着图2a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，基板202是被衬垫层(padlayer)204、罩幕层206以及光敏层(photo-sensitivelayer)208覆盖，上述光敏层被图案化而具有一或多个开口210。光敏层208被图案化以形成鳍式场效晶体管200的鳍片，于后续步骤中将进行说明。
在一些实施例中，基板202包括结晶硅基板(例如:晶圆)。在一些替代的实施例中，基板202可由一些其他适当的元素半导体(例如:钻石或锗)、适当的化合物半导体(例如:砷化镓(galliumarsenide)、碳化硅(siliconcarbide)、砷化铟(indiumarsenide)或磷化铟(indiumphosphide))或者适当的合金半导体(例如:碳化硅锗(silicongermaniumcarbide)、磷化砷镓(galliumarsenicphosphide)或磷化铟镓(galliumindiumphosphide))所形成。此外，基板202可包括磊晶层(epi-layer)，可被施加应变(strained)以增进效能，且/或可包括绝缘层上硅结构(silicon-on-insulator(soi)structure)。
在一些实施例中，衬垫层204可为包括氧化硅(举例而言，可使用热氧化工艺形成)的薄膜。衬垫层204可充当半导体基板202以及罩幕层206之间的粘着层。衬垫层204亦可在蚀刻罩幕层206时充当蚀刻停止层。在一些实施例中，罩幕层206由氮化硅所形成。举例而言，可使用低压化学气相沉积(low-pressurechemicalvapordeposition，lpcvd)或等离子体辅助化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)工艺形成罩幕层206。罩幕层206于后续的微影工艺中被用来作为硬罩幕。形成光敏层208于罩幕层206上，接着图案化光敏层208以形成开口210于光敏层208中。
图3a是根据一些实施例包括一或多个鳍片212的鳍式场效晶体管200于各制造阶段之一(对应图1a的步骤104)的立体图，而图3b沿着图3a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，相邻的鳍片212是被中间沟槽213隔开。应注意的是，虽然图3a及图3b(以及后续的图示)所绘示的实施例中仅绘示出两个鳍片212，可使用具有相应图案的光敏层208(图2a及图2b)形成任何所需数量的鳍片于半导体基板202上。因此，图3a与图3b中的左边以及右边的沟槽213各自可连接于所示的鳍片212之一与另一未绘示于图中的鳍片之间。
在一些实施例中，至少部分地以一些下列工艺形成鳍片212。经由开口210(图2a以及图2b)蚀刻罩幕层206以及衬垫层204以露出下方的半导体基板202。接着经由使用残留的衬垫层204以及罩幕层206(如图3a及图3b中所示)蚀刻露出的半导体基板202以形成沟槽213而露出半导体基板202的主要表面203。夹在沟槽213之间的半导体基板202的部分是成为鳍片212。每一鳍片212从主要表面203向上延伸。沟槽213可为相互平行的狭条(从鳍式场效晶体管200的上方看)，且相对于彼此紧密地间隔。在形成鳍片212之后，移除光敏层208(为了简明起见，未绘示于图3a以及图3b中)。接下来，可进行清洗工艺以移除半导体基板202的原生氧化层。可使用稀释的氢氟酸(dilutedhydrofluoric(dhf)acid)或类似的材料进行上述的清洗步骤。
图4a是根据一些实施例包括形成于基板202、鳍片212、衬垫层204以及罩幕层206上的介电材料214的鳍式场效晶体管200于各制造阶段之一(对应图1a的步骤106)的立体图，而图4b沿着图4a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，形成介电材料214于整个鳍式场效晶体管200上，使得沟槽213全部被介电材料214填满。
在一实施例中，可使用具有如硅烷(silane，sih4)以及氧(o2)的反应前驱物的高密度等离子体化学气相沉积工艺(high-density-plasma(hdp)cvdprocess)沉积介电材料214于基板202上。在另一实施例中，可使用次大气压化学气相沉积工艺(sub-atmosphericcvd(sacvd)process)或高深宽比工艺(highaspect-ratioprocess(harp))形成介电材料214于基板202上，其中此些工艺中所使用的工艺气体可包括四乙氧基硅烷(tetraethylorthosilicate，teos)以及臭氧(ozone，o3)。在又另一实施例中，可使用旋转涂布介电质(spin-on-dielectric(sod))工艺沉积介电材料214于基板202上，例如:氢硅盐酸类(hydrogensilsesquioxane(hsq))、甲基倍半硅氧烷(methylsilsesquioxane(msq))或类似的介电材料。
图5a是根据一些实施例包括鳍片212的露出的顶表面215的鳍式场效晶体管200于各制造阶段之一(对应图1a的步骤108)的立体图，而图5b沿着图5a的剖面线a-a的鳍式场效晶体管200的剖面图。在一些实施例中，经由在介电材料214(图4a以及图4b)上进行研磨工艺(例如:化学机械研磨工艺(chemical-mechanicalpolishingprocess))直到再次露出罩幕层206。接着，移除罩幕层206以及衬垫层204以露出顶表面215。在一些实施例中，当罩幕层206是由氮化硅所形成时，可经由使用热磷酸(phosphoricacid(h3po4))的湿式工艺移除罩幕层206，而当衬垫层204是由氧化硅所形成时，可使用稀释的氢氟酸(hf)移除衬垫层204。在一些替代的实施例中，可在于介电材料214上进行的凹蚀工艺(recessionprocess)之后进行罩幕层206以及衬垫层204的移除工艺，后文将于图6a以及图6b中说明上述凹蚀工艺。
图6a是根据一些实施例包括露出的各鳍片212的上鳍片218的鳍式场效晶体管200于各制造阶段之一(相应图1a的步骤110)的立体图，而图6b沿着图6a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，形成隔离特征220于相邻鳍片212各自的下部之间以露出各自的上鳍片218。在一些实施例中，在露出上鳍片218之后露出了上鳍片218的侧壁219以及对应的顶表面215。
在一些实施例中，可进行至少一蚀刻工艺凹蚀介电材料214(图5a以及图5b)的上部以形成隔离特征220。在一实施例中，上述蚀刻工艺可包括进行湿式蚀刻工艺，例如:将基板202浸渍于氢氟酸(hf)溶液中以凹蚀介电材料214的上部直到露出各个上鳍片218。在另一实施例中，上述蚀刻工艺可包括进行干式蚀刻工艺，例如:使用蚀刻气体三氟甲烷(fluoroform(chf3))及/或三氟化硼(borontrifluoride(bf3))凹蚀介电材料214的上部直到露出各个上鳍片218。
图7a是根据一些实施例的包括覆盖于每一上鳍片218上的氧化层222的鳍式场效晶体管200于各制造阶段之一(相应图1a的步骤112)的立体图，而图7b沿着图7a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，所形成的氧化层222是沿着侧壁219延伸并且覆盖上鳍片218的顶表面215。在一些实施例中，可使用热氧化工艺、原子层沉积工艺(atomiclayerdeposition(ald)process)、化学气相沉积工艺(achemicalvapordeposition(cvd)process)或类似的工艺形成氧化层220。在上鳍片218是由硅所形成的实施例中，氧化层220可包括氧化硅。
图8a是根据一些实施例的包括覆盖于氧化层222上的保护层224的鳍式场效晶体管200于各制造阶段之一(相应图1a的步骤114)的立体图，而图8b沿着图8a的剖面线a-a的鳍式场效晶体管200的剖面图。在一些实施例中，所形成的保护层224是沿着氧化层222的侧壁223a延伸且覆盖氧化层222的顶表面223b。因此，氧化层222以及其所覆盖的上鳍片218于后续的掺杂工艺以及虚设栅极移除工艺中可被保护层224保护，将于图9a-图9b以及图11a-图11b中各自说明上述工艺。
在一些实施例中，保护层224包括介电层，其可选自氮化硅(sin)、氮氧化硅(sion)或上述的组合。在保护层224包括sin的例子中，可使用电镀工艺(electroplatingprocess)、溅镀工艺(sputteringprocess)、化学气相沉积工艺以及原子层沉积工艺的至少一沉积sin至鳍式场效晶体管200上，接着以一或多个图案化工艺使得所形成的sin沿着侧壁229a延伸并位于顶表面223b之上以形成保护层224。在保护层224包括sion的例子中，可先使用电镀工艺、溅镀工艺、化学气相沉积工艺以及原子层沉积工艺的至少一沉积sin至鳍式场效晶体管200上，接着以氧化工艺(例如:氧等离子体氧化工艺(oxygenplasmaoxidationprocess))将sin转换成sion并以一或多个图案化工艺使得所形成的sion沿着侧壁229a延伸并位于顶表面223b之上以形成保护层224。在一些实施例中，部分的氧化层222以及部分的保护层224可共同充当鳍式场效晶体管200的栅极介电层，而部分的上鳍片218可充当鳍式场效晶体管200的导电通道，于后文将对此进一步详细说明。
图9a是根据一些实施例包括掺杂的上鳍片218的鳍式场效晶体管200于各制造阶段之一(相应图1a的步骤116)的立体图，而图9b沿着图9a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，可将多个掺质(例如:226、228等)并入各个未掺杂的上鳍片218的结晶结构中以形成掺杂的上鳍片218，根据本公开一些实施例上述将掺质并入的工艺通常包括离子布植工艺(例如:225)。如前文所述，离子布植工艺225通常包括以离子源将多个掺质激发为相应的离子形式，将所激发的掺质(离子)轰炸至欲掺杂的目标(例如:上鳍片218)上以将掺质布植至上述目标中以及对上述目标进行退火(annealing)以活化所布植的掺质(例如:226、228等)。
在一些实施例中，鳍式场效晶体管200的上鳍片的第一部分可被掺杂有第一型态的掺质，而鳍式场效晶体管200的上鳍片的第二部分可被掺杂有第二型态的掺质，其中上述第一型态以及第二型态彼此不同。举例而言，图9b中的左边的上鳍片218以及右边的上鳍片218可各自被掺杂有p型(例如:228)以及n型掺质(例如:226)。进一步具体而言，上述p型掺质可包括硼、bf2及/或上述的组合，而上述n型掺质可包括磷、砷及/或上述的组合。
在上述右边和左边的上鳍片218各自被掺杂有不同的掺质226以及228的例子中，可以下列工艺的至少一者形成掺杂的上鳍片218:形成第一图案化罩幕层(例如:硬罩幕层)以覆盖左边的上鳍片218、进行第一离子布植工艺以将掺质226布植至右边的上鳍片218中、移除第一图案化罩幕层、形成第二图案化罩幕层(例如:硬罩幕层)以覆盖右边之上鳍片218、进行第二离子布植工艺以将掺质228布植至左边的上鳍片218中、移除第二图案化罩幕层以及对左边及右边的上鳍片218进行退火。因此，掺质226以及228可各自于右边及左边的上鳍片218中沿着y方向(图9a)均匀地或不均匀地分布。为了简明起见，于后续图示中将不会绘示出上鳍片中的掺质226以及228。
如前文所述，部分的上鳍片218可充当鳍式场效晶体管200的导电通道。传统上，在没有保护层224形成于上鳍片218上的情况下，即使有氧化层222形成于上鳍片218上，离子布植工艺中的掺质轰炸通常会对氧化层222以及其下的上鳍片218造成损害(因为所形成的氧化层222实质上较薄)。相较之下，通过形成于氧化层222以及上鳍片218上的保护层224，可有助于最小化掺质轰炸对氧化层222以及其所覆盖的上鳍片218所造成的损害(如果有的话)。因此，可避免前文所述的通常在使用传统方法以形成鳍式场效晶体管时发生的问题。
图10a是根据一些实施例包括沿着x方向延伸以覆盖一或多个上鳍片218并沿着y方向延伸以覆盖上鳍片218、氧化层222以及保护层224各自的中间部分的虚设栅极堆叠230的鳍式场效晶体管200于各制造阶段之一(相应图1a的步骤118)的立体图，而图10b沿着图10a的剖面线a-a的鳍式场效晶体管200的剖面图。如图所示，所形成的虚设栅极堆叠230是覆盖上鳍片218的中间部分，且具有相应的氧化层222、保护层224的中间部分夹置于两者之间。
在一些实施例中，被虚设栅极堆叠230覆盖的上鳍片218的中间部分可充当鳍式场效晶体管200的导电通道(沿着y方向)，而设置于上述导电通道以及虚设栅极堆叠230之间的氧化层222以及保护层224的中间部分可共同充当鳍式场效晶体管200的栅极介电层。在一些替代的实施例中，可以高介电常数介电层(被用来作为鳍式场效晶体管200的栅极介电层)取代氧化层222以及保护层224的中间部分。
虚设栅极堆叠230包括将于后续的移除工艺中被移除的虚设栅极电极232以及沿着虚设栅极电极232的侧壁延伸的间隔物层234。在一些实施例中，虚设栅极电极232可包括多晶硅材料。此外，虚设栅极电极232可为具有均匀或不均匀掺杂浓度的掺杂多晶硅材料。可使用适当的工艺形成虚设栅极电极232，例如:原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺、镀覆工艺或上述的组合。
在一些实施例中，间隔物层234可包括氧化硅(sio)、氮化硅(sin)、氮氧化硅(sion)或其他适当的材料。间隔物层234可包括单层或多层结构。在一些实施例中，可以化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或其他适当的技术沉积间隔物层234的毯覆层(blanketlayer)，并于上述毯覆层上进行异向性蚀刻工艺以沿着栅极电极232的侧壁形成成对的间隔物层234(如图10a所绘示的实施例所示)。
图11a是根据一些实施例包括形成于未被虚设栅极堆叠230覆盖的鳍片212的边部上的源极/漏极特征236的鳍式场效晶体管200于各制造阶段之一(相应图1b的步骤120)的立体图，而图11b沿着图11a的剖面线a-a的鳍式场效晶体管200的剖面图。应注意的是，图11a的剖面线a-a并未横跨虚设栅极堆叠230，而是横跨源极/漏极特征236。在一些实施例中，在形成源极/漏极特征236之前，移除保护层224、氧化层222以及至少部分的上鳍片218各自的边部，因此于图11a中被移除的保护层224、氧化层220以及上鳍片218的边部各自以虚线表示。以下将简要地说明源极/漏极特征236的形成。
在一些实施例中，以一或多个选择性湿式/干式蚀刻工艺各自或同时移除未被栅极堆叠230覆盖的保护层224以及氧化层220的边部，并以一或多个其他的选择性湿式/干式蚀刻工艺移除上鳍片218的边部，以于虚设栅极堆叠230的侧边各自形成凹陷237。在一些实施例中，每一凹陷237具有底表面238。上述凹陷237可被向下延伸而低于隔离特征220的顶表面239，亦即底表面238在垂直方向上低于顶表面239。接着，使用低压化学气相沉积工艺(lpcvd)及/或有机金属化学气相沉积工艺(metal-organicchemicalvapordeposition(mocvd)process)以自鳍片212磊晶成长源极/漏极特征236。
图12a是根据一些实施例的虚设栅极电极232被移除的鳍式场效晶体管200于各制造阶段之一(相应图1b的步骤122)的立体图，而图12b沿着图12a的剖面线a-a的鳍式场效晶体管200的剖面图。为了说明目的，被移除的栅极电极232是以虚线表示。如图所示，在移除虚设栅极电极232之后露出保护层224的中间部分(之前被虚设栅极电极232覆盖)。
在一些实施例中，在移除虚设栅极电极232之前，可形成介电层240于源极/漏极特征236之上以保护所形成的源极/漏极特征236。上述介电层240可包括选自氧化硅、低介电常数介电材料或上述的组合的至少一者的材料。上述低介电常数介电材料可包括氟化硅玻璃(fluorinatedsilicaglass(fsg))、磷硅酸盐玻璃(phosphosilicateglass(psg))、硼磷硅玻璃(borophosphosilicateglass(bpsg))、碳掺杂的氧化硅(sioxcy)、black
此外，在一些实施例中，在移除虚设栅极电极232的时候或之后，间隔物层234可保持完整。在虚设栅极电极232包括多晶硅材料的例子中，可以一或多个选择性干式及/或湿式蚀刻工艺移除(蚀刻)虚设栅极电极232直到露出原先被虚设栅极电极232覆盖的保护层224的中间部分。更具体而言，在一些实施例中，上述湿式蚀刻工艺包括使用稀释的氢氟酸(dhf)及/或胺类衍生物蚀刻剂(aminederivativeetchant，例如:nh4oh、nh3(ch3)oh、氢氧化四甲铵(tetramethylammoniumhydroxide(tmah)等)，而上述干式蚀刻工艺包括使用选自碳化氟(fluorocarbons)、氧、氯、三氯化硼(borontrichloride)、氮(nitrogen)、氩(argon)、氦(helium)或上述组合的反应气体的等离子体。
图13a是根据一些实施例包括一或多个形成于各保护层224的露出部分上(亦即，各中间部分)的导电栅极电极242的鳍式场效晶体管200于各制造阶段之一(相应图1b的步骤124)的立体图，而图13b沿着图13a的剖面线a-a的鳍式场效晶体管200的剖面图。更具体而言，如图13b的剖面图所示，上鳍片218的中间部分被相应的导电栅极电极242覆盖，且相应的氧化层222以及保护层224的中间部分夹置于两者之间，且如图13a的立体图所示，源极/漏极特征236(也就是说，未被虚设栅极堆叠230覆盖的上鳍片218的边部)是各自被介电层240覆盖。虽然所形成的导电栅极电极242为各自覆盖左边及右边的上鳍片218的分开的膜层，应理解的是，所形成的导电栅极电极242可为同时覆盖左边及右边的上鳍片218的单一膜层，且应包括在本公开实施例的范围中。
在一些实施例中，导电栅极电极242可包括金属材料，例如:al、cu、w、ti、ta、tin、tial、tialn、tan、nisi、cosi或上述的组合。在一些替代的实施例中，导电栅极电极242可包括多晶硅材料，其中上述多晶硅材料可掺杂有均匀或不均匀的掺杂浓度。可使用适当的工艺形成导电栅极电极242，例如:原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺、镀覆工艺或上述的组合。
传统形成鳍式场效晶体管的替代栅极工艺(replacementgateprocess)大抵上包括形成虚设多晶栅极于鳍式场效晶体管鳍通道上且栅极介电层形成于两者之间，移除上述虚设多晶栅极以形成一空间，然后使用导电材料(例如:金属材料)填充上述空间以形成金属栅极特征于鳍通道上。可经由一或多个干式/蚀刻蚀刻工艺进行移除上述虚设多晶栅极的步骤，上述蚀刻工艺通常直接损害栅极介电层。然而，本公开的保护层224除了于离子布植工艺(也就是说，图1以及图9a-图9b的步骤116)中保护上鳍片218以及氧化层222之外，其亦于虚设栅极移除工艺(也就是说，图1以及图12a-图12b的步骤122)中于氧化层222上提供另一层的保护。
在一实施例中，一种形成鳍式晶体管的方法包括形成鳍片于基板上、以氧化层以及保护层至少覆盖上述鳍片的上部。上述保护层形成于上述氧化层之上。上述方法亦包括使用离子布植工艺至少掺杂上述鳍片的上部。上述保护层在上述离子布植工艺的过程中至少防止对于上述鳍片的上部以及上述氧化层损害。
在一实施例中，上述方法还包括形成一或多个隔离特征覆盖上述鳍片的下部。
在一实施例中，上述保护层包括选自氮化硅、氮氧化硅及上述组合的介电材料。
在一实施例中，上述离子布植工艺包括将多个掺质轰炸至上述鳍片的上部中。
在一实施例中，上述保护层是被配置来减少轰炸多个掺质的步骤对上述氧化层以及上述鳍片的上部所造成的损害。
在一实施例中，上述方法还包括形成虚设栅极堆叠以覆盖上述保护层、上述氧化层以及上述鳍片各自的中间部分。上述保护层以及上述氧化层的中间部分充当鳍式晶体管的栅极介电层。上述方法亦包括移除未被上述虚设栅极堆叠覆盖的上述保护层以及上述氧化层的边部、凹蚀未被上述虚设栅极堆叠覆盖的上述鳍片的边部以及形成源极/漏极特征于上述鳍片被凹蚀的部分中。
在一实施例中，上述方法还包括以至少一蚀刻工艺移除上述虚设栅极堆叠的至少一部分以露出上述保护层的中间部分以及形成金属栅极电极于所露出保护层的中间部分上。
在一实施例中，上述保护层是被配置来于上述至少一蚀刻工艺中保护上述氧化层。
在另一实施例中，一种形成鳍式晶体管的方法包括形成鳍片于基板上、露出上述鳍片的上部、以氧化层以及保护层覆盖上述鳍片的上部。上述保护层覆盖上述氧化层。上述方法亦包括使用离子布植工艺掺杂上述鳍片的上部。上述保护层于上述离子布植工艺中使上述鳍片的上部免于损害。
在一实施例中，上述方法还包括形成一或多个隔离特征覆盖上述鳍片的下部以露出上述鳍片的上部。
在一实施例中，上述保护层包括选自氮化硅、氮氧化硅及上述组合的介电材料。
在一实施例中，上述离子布植工艺包括将多个掺质轰炸至上述鳍片的上部中。
在一实施例中，上述方法还包括形成虚设栅极堆叠以覆盖上述保护层、上述氧化层以及上述鳍片各自的中间部分。上述保护层以及上述氧化层的中间部分充当鳍式晶体管的栅极介电层。上述方法亦包括移除未被上述虚设栅极堆叠覆盖的上述保护层以及上述氧化层的边部、凹蚀未被上述虚设栅极堆叠覆盖上述鳍片的边部以及形成源极/漏极特征于上述鳍片被凹蚀的部分中。
在一实施例中，上述方法还包括以至少一蚀刻工艺移除上述虚设栅极堆叠的至少一部分以露出上述保护层的中间部分以及形成金属栅极电极于所露出的保护层的中间部分上。
在一实施例中，上述保护层是被配置来于上述至少一蚀刻工艺中保护上述氧化层。
在又一实施例中，一种形成鳍式晶体管的方法包括形成第一鳍片以及第二鳍片于基板上。上述第一鳍片与第二鳍片彼此横向分离(laterallyspaced)。上述方法亦包括以氧化层以及保护层覆盖第一鳍片以及第二鳍片各自的上部。上述保护层形成于上述氧化层之上。上述方法亦包括使用第一离子布植工艺以第一型态的掺质掺杂至少第一鳍片的上部，然后使用第二离子布植工艺以第二型态的掺质掺杂至少第二鳍片的上部。于上述第一及第二离子布植工艺中，上述保护层至少保护上述第一鳍片与第二鳍片各自的上部以及氧化层免于损害。
在一实施例中，上述方法还包括形成一或多个隔离特征覆盖上述第一及第二鳍片的每一者的下部。
在一实施例中，上述方法还包括形成虚设栅极堆叠以覆盖上述保护层、上述氧化层、上述第一鳍片以及第二鳍片各自的中间部分、移除未被上述虚设栅极堆叠覆盖的上述保护层以及上述氧化层的边部、凹蚀未被上述虚设栅极堆叠覆盖的上述第一鳍片以及第二鳍片的边部、形成源极/漏极特征于上述第一鳍片以及第二鳍片被凹蚀的部分中、以至少一蚀刻工艺移除上述虚设栅极堆叠的至少一部分。上述方法亦包括形成第一金属栅极电极于上述第一鳍片上以及第二金属栅极电极于上述第二鳍片上。
在一实施例中，上述保护层是被配置来于上述至少一蚀刻工艺中保护上述氧化层。
在一实施例中，上述保护层包括选自氮化硅、氮氧化硅及上述的组合的介电材料。
上述内容概述许多实施例的特征，因此本领域技术人员可更加理解本发明实施例的各面向。本领域技术人员可能无困难地以本发明实施例为基础，设计或修改其他工艺及结构，以达到与本发明实施例相同的目的及/或得到相同的优点。本领域技术人员也应了解，在不脱离本发明实施例的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明实施例的精神及范围。
- 还没有人留言评论。精彩留言会获得点赞！