芯片的钝化层及形成芯片的钝化层的方法与流程

本发明涉及集成电路制造领域，尤其涉及一种芯片的钝化层及形成芯片的钝化层的方法。

背景技术：

对于高性能高可靠性集成电路来说，其芯片表面的钝化已成为不可缺少的工艺措施之一。钝化层用以器件之间以及布线之间的电气隔离，以及把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，保护器件内部的互联和防止收到机械和化学损伤。

钝化层的种类和结构对于互联线内部形成应力及应力释放快慢影响很大，现有的芯片的钝化层包括氧化层和氮化层，在沉积氧化层和氮化层时，由于金属凸块的存在，氧化层和氮化层覆盖在金属凸块上。在集成电路的制备过程中，如沉积、抛光、光刻等都会有温度的变化，使得金属凸块的侧壁和芯片表面的钝化层相互挤压，内部应力发生变化，从而形成针孔、裂纹或脱落等缺陷，引起芯片内部的形变以及互联导线短路或开路，造成器件失效。

所以，有必要开发出一种芯片的钝化层及形成芯片的钝化层的方法，以解决现有技术中存在的钝化层有针孔或裂纹缺陷的问题。

技术实现要素：

本发明的目的在于提供一种芯片的钝化层及形成芯片的钝化层的方法，可以有效的减少芯片的钝化层的针孔或裂纹。

为了达到上述目的，本发明提供了一种芯片的钝化层，包括：所述钝化层包括第一层、第二层、第三层和第四层，所述第一层、第二层、第三层和第四层依次重叠以包覆所述芯片；

所述芯片上形成有金属凸块；

所述第一层覆盖所述芯片及所述金属凸块；

所述第二层覆盖所述第一层，所述第二层包括平坦部和凸出部，所述凸出部的侧壁与所述金属凸块的侧壁构成一锐角；

所述第三层覆盖所述第二层；

所述第四层覆盖所述第三层；

可选的，所述第一层的材料为二氧化硅或正硅酸乙酯；

可选的，所述第一层的厚度为2000埃-6000埃；

可选的，所述第二层的材料为二氧化硅；

可选的，所述第二层的厚度为2000埃-6000埃；

可选的，所述第三层的材料为四乙基原硅酸盐；

可选的，所述第三层的厚度为2000埃-6000埃；

可选的，所述第四层的材料为氮化硅；

可选的，所述第四层的厚度为3000埃-6000埃；

本发明还提供了一种形成芯片的钝化层的方法，包括：

提供芯片，所述芯片上形成有金属凸块；

在所述芯片上形成第一层，所述第一层覆盖所述芯片及所述金属凸块；

在所述第一层上形成第二层，所述第二层覆盖所述第一层，所述第二层包括平坦部和凸出部，所述凸出部的侧壁与所述金属凸块的侧壁构成一锐角；

在所述第二层上形成第三层；

在所述第三层上形成第四层；

可选的，采用等离子增强化学气相沉积形成所述第一层、第三层和第四层；

可选的，采用高密度电浆化学气相沉积形成所述第二层。

在本发明提供的芯片的钝化层和形成芯片的钝化层的方法中，所述钝化层包括第一层、第二层、第三层和第四层，所述第一层、第二层、第三层和第四层依次重叠以包覆所述芯片；所述芯片上形成有金属凸块；所述第一层覆盖所述芯片及所述金属凸块；所述第二层覆盖所述第一层，所述第二层包括平坦部和凸出部，所述凸出部的侧壁与所述金属凸块的侧壁构成一锐角；所述第三层覆盖所述第二层；所述第四层覆盖所述第三层。所述第一层保护所述金属凸块的侧壁，避免金属凸块侧壁的密集区域出现裂纹；所述第二层覆盖所述芯片，并且所述第二层凸出部的侧壁与金属凸块的侧壁形成斜坡结构，减少了第二层凸出部与平坦部交界处由于挤压产生的应力；再沉积第三层和第四层，形成完整的钝化层结构。所述芯片的钝化层和形成芯片的钝化层的方法有效的减小了钝化层芯片表面和金属凸块侧壁由于挤压产生的应力，减少了钝化层的针孔和裂纹缺陷，提高了芯片的良率和寿命。

附图说明

图1为实施例提供的芯片的钝化层的示意图；

图2为实施例提供的芯片的钝化层的第二层的示意图；

图3为实施例提供的形成芯片的钝化层的方法的流程图；

其中，1-芯片，11-金属凸块，2-钝化层，21-第一层，22-第二层，221-平坦部，222-凸出部，23-第三层，24-第四层。

具体实施方式

下面将结合示意图对本发明提供的芯片的钝化层及形成芯片钝化层的方法的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参阅图1，其为实施例提供的芯片的钝化层的示意图，如图1所示，所述钝化层2包括第一层21、第二层22、第三层23和第四层24，所述第一层21、第二层22、第三层23和第四层24依次重叠以包覆所述芯片1；所述芯片1上形成有金属凸块11；所述第一层21覆盖所述芯片1及所述金属凸块11；所述第二层22覆盖所述第一层21，所述第二层21包括平坦部和凸出部，所述凸出部的侧壁与所述金属凸块11的侧壁构成一锐角；所述第三层23覆盖所述第二层22；所述第四层24覆盖所述第三层23。所述第一层21保护所述金属凸块11的侧壁，避免金属凸块11侧壁的密集区域出现裂纹；所述第二层22覆盖所述第一层21，所述第二层22的凸出部覆盖在所述金属凸块11上，并且所述第二层22的凸出部与金属凸块11的侧壁形成斜坡结构，缓解了金属凸块11侧壁的钝化层与芯片1表面钝化层的挤压；再沉积第三层23和第四层24，形成完整的钝化层结构。所述芯片1的钝化层和形成芯片的钝化层的方法有效的减小了金属凸块侧壁的和芯片表面的钝化层内部由于挤压产生的应力，减少了钝化层的针孔和裂纹缺陷。

所述第一层21覆盖所述芯片1，厚度为2000埃-6000埃，优选的，所述第一层21的厚度为4000埃。芯片1上金属凸块11厚度为2微米-4微米，所述第一层21只简单的覆盖住芯片和部分金属凸块11，没有完全覆盖金属凸块11。所述第一层21保护所述金属凸块11的部分侧壁，避免金属凸块11侧壁的密集区域出现裂纹。所述第一层21优选的采用正硅酸乙酯材料制成。但应该认识到，所述第一层21还可以采用其他的材料，如二氧化硅等。

参阅图2，其为实施例提供的芯片的钝化层的第二层的示意图，如图2所示，所述第二层22包括平坦部221和凸出部222，所述第二层的平坦部221覆盖在所述第一层21的上表面，所述第二层的凸出部222包覆住金属凸块11。所述凸出部222的侧壁与所述金属凸块11的侧壁构成一锐角，即所述凸出部222的侧壁与金属凸块11的侧壁之间形成一斜坡的结构。相较于现有技术的凸出部与金属凸块11的形状相匹配来说，本发明第二层22的凸出部222的侧壁更加平坦，所述凸出部222与所述平坦部221的交界处挤压力减小，内部应力也相应减小，出现针孔和裂纹的几率降低。优选的，所述第二层22的材料为二氧化硅，所述第二层22的厚度在2000埃-6000埃之间，优选的为5500埃。

所述第三层23覆盖所述第二层22的上表面，所述第三层23的厚度为2000埃-6000埃，优选的所述第三层23为6000埃。所述第三层的材料可以为二氧化硅、正硅酸乙酯等材料，不限于此。

所述第四层24覆盖所述第三层23，所述第四层24的厚度为3000埃-6000埃，优选的所述第四层24为3000埃。所述第四层的材料可以为氮化硅、氧化铝、磷硅玻璃等材料，不限于此。

在本发明提供的芯片的钝化层中，优选的，所述第一层21、第二层22、第三层23和第四层24的厚度大致相当，以避免应力作用下钝化层分层或破裂等问题。

同时，本发明还提供了形成芯片的钝化层的方法，参阅图3，其为实施例提供的形成芯片的钝化层的方法的流程图，如图3所示，形成芯片的钝化层的方法包括，s1：提供芯片1，所述芯片1上形成有金属凸块11；s2：在所述芯片1上形成第一层21，所述第一层21覆盖所述芯片1及所述金属凸块11；s3：在所述第一层21上形成第二层22，所述第二层22覆盖所述第一层21，所述第二层22包括平坦部221和凸出部222，所述凸出部222的侧壁与所述金属凸块11的侧壁构成一锐角；s4：在所述第二层22上形成第三层23；s5：在所述第三层23上形成第四层24。按照如上的方法形成芯片的钝化层2，减小了钝化层2出现针孔和裂纹的几率，提高了芯片的良率和使用寿命。

优选的，形成所述第一层21、第三层23和第四层24的方法为等离子增强化学气相沉积，形成良好的、无孔洞的隔离结构，具有更好的隔离效果，并且在平坦处和金属凸块的侧墙处沉积的厚度大致相当，形成所述第二层22的方法为高密度电浆化学气相沉积法，形成第二层22时，对原有的第一层21进行轰击，平坦部会边轰击打薄、边沉积，而金属凸块11的侧壁不容易轰击到、沉积更厚，从而形成斜面。

当然，考虑到芯片制造成本的问题，所述形成所述第一层21、第三层23和第四层24的方法也可以使用其他的方法，例如化学气相沉积或原子层沉积，本发明不作限制。

综上，在本发明实施例提供的芯片的钝化层和形成芯片的钝化层的方法中，包括第一层、第二层、第三层和第四层，所述第一层、第二层、第三层和第四层依次重叠以包覆所述芯片；所述芯片上形成有金属凸块；所述第一层覆盖所述芯片及所述金属凸块；所述第二层覆盖所述第一层，所述第二层包括平坦部和凸出部，所述凸出部的侧壁与所述金属凸块的侧壁构成一锐角；所述第三层覆盖所述第二层；所述第四层覆盖所述第三层。所述第一层保护所述金属凸块的侧壁，避免金属凸块侧壁的密集区域出现裂纹；所述第二层覆盖所述芯片，并且所述第二层凸出部的侧壁与金属凸块的侧壁形成斜坡结构，减少了第二层凸出部与平坦部交界处由于挤压产生的应力；再沉积第三层和第四层，形成完整的钝化层结构。所述芯片的钝化层和形成芯片的钝化层的方法有效的减小了钝化层芯片表面和金属凸块侧壁由于挤压产生的应力，减少了钝化层的针孔和裂纹缺陷，提高了芯片的良率和寿命。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。