静电释放保护架构的制作方法

本发明涉及多芯片组合(mcm)封装的静电释放保护架构，适用于芯片中每颗晶粒的正电源、负电源均需要连接(bonding)在芯片的不同引脚(pin)上。

背景技术：

多芯片组合(mcm，multichipmodule)封装具有更高的性能、更多的功能及更小的体积，因此被越来越多地应用于集成电路当中。传统的静电释放(esd，electrostaticdischarge)架构已经不能满足mcm封装芯片的静电释放要求。这是因为，每个晶粒(die)在封装之前是相互独立的，如果晶粒与晶粒之间不设计静电释放通路的话，在静电释放的人体放电模型(human-bodymodel，hbm)等某些模型下，没有静电释放通路，会导致静电释放失败(esdfail)。

静态esdhbm的测试标准有如下几种：

①vdd-to-gnd(正电源对负电源)的静电放电测试；

②io-to-vdd(输入输出对正电源)的静电放电测试；

③io-to-gnd(输入输出对负电源)的静电放电测试；以及

④io-to-io(输入输出对输入输出)的静电放电测试。

其中，mcm封装的芯片仅有④是与普通封装的能量宣泄通路是一样的，①、②、③均没有直接的esd通路，很容易造成静电释放失败。

因此，亟需一种用于mcm封装的静电释放保护架构。

技术实现要素：

为了解决晶粒与晶粒之间没有静电释放通路的问题，本发明提出静电释放保护架构。

本发明提供了一种静电释放保护架构，其特征在于，静电释放保护架构包括多个晶粒die1…dien，其中n大于等于2；

晶粒die1至晶粒dien-1中的每个晶粒上具有虚拟电源线(virtualpowerline)、正电源线(positivepowerline)、负电源线(negativepowerline)、静电释放电路、与虚拟电源线连接的用于内部键合线(innerbondingwire)的第一焊盘(pad)、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘，其中，每个静电释放电路的一端与虚拟电源线连接，另一端与负电源线连接；

晶粒dien上具有正电源线、负电源线、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘；

其中，相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的第一用于内部键合线的焊盘连接，另一端与后一个晶粒的第二用于内部键合线的焊盘连接。

在一个实施例中，晶粒die1至晶粒dien中的每个晶粒上还具有二极管，所述二极管的两端分别与所述用于连接芯片引脚的第一、第二焊盘连接。

在一个实施例中，晶粒dien可以包括静电释放电路，也可以不包括静电释放电路。

在一个实施例中，当晶粒dien不包括静电释放电路，且单独封装在一个芯片上，则所述用于芯片内部键合线的第二焊盘可以连接在框架(frame)上或者连接在所述芯片的负电源引脚上。

在一个实施例中，所述静电释放保护架构用于多芯片组合封装。

本发明还提供了一种静电释放保护架构，其特征在于，静电释放保护架构包括多个晶粒die1…dien，其中n大于等于2；

晶粒die1至晶粒dien-1中的每个晶粒上具有虚拟电源线、正电源线、负电源线、静电释放电路、与虚拟电源线连接的用于内部键合线的第一焊盘、与正电源线连接的用于内部键合线的第二焊盘、与负电源线连接的用于连接芯片引脚的第一焊盘、与正电源线连接的用于连接芯片引脚的第二焊盘，其中，每个静电释放电路的一端与虚拟电源线连接，另一端与正电源线连接；

晶粒dien上具有正电源线、负电源线、与正电源线连接的用于内部键合线的第二焊盘、与负电源线连接的用于连接芯片引脚的第一焊盘、与正电源线连接的用于连接芯片引脚的第二焊盘；

其中，相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的用于内部键合线的第一焊盘连接，另一端与后一个晶粒的用于内部键合线的第二焊盘连接。

在一个实施例中，晶粒die1至晶粒dien中的每个晶粒上还具有二极管，所述二极管的两端分别与所述用于连接芯片引脚的第一、第二焊盘连接。

在一个实施例中，晶粒dien可以包括静电释放电路，也可以不包括静电释放电路。

在一个实施例中，当晶粒dien不包括静电释放电路，且单独封装在一个芯片上，则所述用于芯片内部键合线的第二焊盘可以连接在所述芯片的正电源引脚上。

在一个实施例中，所述静电释放保护架构用于多芯片组合封装。

附图说明

本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。

图1a示出根据本发明一实施例的静电释放保护架构；

图1b示出根据本发明另一实施例的静电释放保护架构；

图2a示出根据本发明一实施例的正电源对负电源的静电释放宣泄通路；

图2b示出根据本发明另一实施例的正电源对负电源的静电释放宣泄通路；

图3a示出根据本发明一实施例的输入输出对正电源的静电释放宣泄通路；

图3b示出根据本发明另一实施例的输入输出对正电源的静电释放宣泄通路；

图4a示出根据本发明一实施例的输入输出对负电源的静电释放宣泄通路；

图4b示出根据本发明另一实施例的输入输出对负电源的静电释放宣泄通路。

其中，□为用于芯片内部键合线的焊盘；为用于连接芯片引脚的焊盘。

具体实施方式

以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。

多芯片组合(mcm，multichipmodule)封装具有更高的性能、更多的功能及更小的体积，因此被越来越多地应用于集成电路当中。传统的静电释放(esd，electrostaticdischarge)架构已经不能满足mcm封装芯片的静电释放要求。这是因为，每个晶粒(die)在封装之前是相互独立的，如果晶粒与晶粒之间不设计静电释放通路的话，在静电释放的人体放电模型(human-bodymodel，hbm)等某些模型下，没有静电释放通路，会导致静电释放失败(esdfail)。

本发明公开了一种新型的用于mcm封装的静电释放保护架构。该静电释放保护架构额外增加了esdbuffer(即，静电保护电路)，来实现能量在晶粒与晶粒之间的传递，使得芯片静电释放的性能得以提高。

在一个实施例中，esdbuffer(静电保护电路)包括，但不限于，mos、diode、scr、bjt等其中的一个甚至多个所组成的保护电路，一般尺寸较大。

图1a示出根据本发明一实施例的静电释放保护架构。如图1a所示，静电释放保护架构包括多个晶粒(die1…dien)，其中n大于等于2。

晶粒die1至晶粒dien-1中的每个晶粒上具有虚拟电源线、正电源线、负电源线、静电释放电路(esdbuffer)、与虚拟电源线连接的用于内部键合线的第一焊盘、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘。其中，每个静电释放电路的一端与虚拟电源线连接，另一端与负电源线连接。

晶粒dien上具有正电源线、负电源线、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘。

在一个实施例中，如果晶粒dien需要单独封装在一个芯片上，那么可以减少一个静电释放电路esdbuffer的面积，而用于芯片内部键合线的焊盘则可以连接在框架上，或者连接在芯片的负电源引脚上。

相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的用于内部键合线的第一焊盘连接，另一端与后一个晶粒的用于内部键合线的第二焊盘连接。

图1b示出根据本发明另一实施例的静电释放保护架构。如图1b所示，静电释放保护架构包括多个晶粒(die1…dien)，其中n大于等于2。

晶粒die1至晶粒dien-1中的每个晶粒上具有虚拟电源线、正电源线、负电源线、静电释放电路(esdbuffer)、与虚拟电源线连接的用于内部键合线的第一焊盘、与正电源线连接的用于内部键合线的第二焊盘、与负电源线连接的用于连接芯片引脚的第一焊盘、与正电源线连接的用于连接芯片引脚的第二焊盘。其中，每个静电释放电路的一端与虚拟电源线连接，另一端与正电源线连接。

晶粒dien上具有正电源线、负电源线、与正电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘。

在一个实施例中，如果晶粒dien需要单独封装在一个芯片上，那么可以减少一个静电释放电路esdbuffer的面积，而用于芯片内部键合线的焊盘则可以连接在芯片的正电源引脚上。

相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的用于内部键合线的第一焊盘连接，另一端与后一个晶粒的用于内部键合线的第二焊盘连接。

图2a示出根据图1a的实施例的正电源对负电源的静电释放宣泄通路。图2b示出根据图1b的实施例的正电源对负电源的静电释放宣泄通路。图中的箭头示出了相应的宣泄通路。

图3a示出根据图1a的实施例的输入输出对正电源的静电释放宣泄通路。图3b示出根据图1b的实施例的输入输出对正电源的静电释放宣泄通路。图中的箭头示出了相应的宣泄通路。

图4a示出根据图1a的实施例的输入输出对负电源的静电释放宣泄通路。图4b示出根据图1b的实施例的输入输出对负电源的静电释放宣泄通路。图中的箭头示出了相应的宣泄通路。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的电路可以通过硬件设备实现，但是其某些方面也可以通过软件的解决方案得以实现。

同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。