本发明涉及半导体领域，特别涉及一种红外探测器及其制造方法。
背景技术：
微电子机械系统(microelectromechanicalsystems，mems)技术具有微小、智能、可执行、可集成、工艺兼容性好、成本低等诸多优点，故其已广泛应用在包括红外探测技术领域的诸多领域。红外探测器是红外探测技术领域中一种具体的微电子机械系统mems产品，其利用敏感材料探测层如非晶硅或氧化钒吸收红外，从而引起其电阻的变化，据此来实现热成像功能。
由于探测器的制造工艺一般与cmos半导体器件的制造工艺的兼容性比较差，因此，很难实现探测器的大规模生产。但是，微电子机械系统mems产品的市场需求逐渐扩大，cmos-mems的概念逐渐被人提出，即cmos制造工艺与微电子机械系统mems产品制造工艺集成。具体地，红外探测器一般是利用cmos制造工艺制作外围读取及信号处理电路，再mems微桥结构集成于cmos电路上，利用敏感材料探测层(通常为非晶硅或氧化机)吸收红外且将其转化成电信号，电信号通过cmos电路读取和处理后实现热成像功能。
一般，红外探测器的像元尺寸普遍较大，当制造大阵列成像所使用的红外探测器时，其芯片面积往往超过光刻机的一个曝光(shot)面积，因此，需要使用拼接技术来实现上述应用于大阵列成像中的红外探测器的制造工艺。然而，在进行拼接的过程中，拼接边界往往会出现图形畸变等性能问题，成为拼接方案的瓶颈技术。
技术实现要素：
针对现有技术中的缺陷，本发明的目的是提供一种红外探测器及其制造方法。该红外探测器的结构所采用的拼接技术方案，能够满足大阵列成像所使用的红外成像探测器的制造工艺中，很好地解决拼接工艺中拼接边界出现图形畸变等问题，提升产品的性能。
根据本发明的一个方面提供一种红外探测器，所述红外探测器包括：像元阵列区；非像元区，环绕所述像元阵列区；光刻shot间隔区，环绕所述像元阵列区、设置于所述像元阵列区和所述非像元区之间，所述光刻shot间隔区包括：多个电连接区，所述电连接区包括第一金属连接层以及设置于所述第一金属连接层入光侧的第一反射连接层，其中，位于所述电连接区两侧的所述像元阵列区和所述非像元区之间通过所述第一金属连接层和所述第一反射连接层电连接；多个光刻图形放置区，设置于多个所述电连接区之间。
可选地，所述像元阵列区呈矩形，所述红外探测器包括环绕所述像元阵列区设置的八个非像元区、八个所述非像元区与所述像元阵列区之间呈九宫格状排列；所述光刻shot间隔区呈矩形环绕所述像元阵列区，所述光刻shot间隔区包括四个电连接区和四个光刻图形放置区，其中，四个所述电连接区设置于所述光刻shot间隔区的四条侧边，四个所述光刻图形放置区设置于所述光刻shot间隔区的四个角落，位于所述像元阵列区上侧、下侧、左侧和右侧的四个非像元区分别通过四个所述电连接区与所述像元阵列区电连接。
可选地，所述像元阵列区包括多个像元，每个所述像元包括多个不连续的反射层，沿行方向或列方向上两个相邻的所述像元包括至少一对相互对应的所述反射层；所述像元阵列区还包括第二反射连接层，所述第二反射连接层沿行方向或沿列方向电连接一对相互对应的所述反射层。
可选地，所述红外探测器包括驱动模块，所述驱动模块设置于所述像元阵列区的上侧、下侧、左侧或者右侧的任一个所述非像元区中；当所述驱动模块设置于所述像元阵列区的左侧或右侧的一个所述非像元区时，多个所述像元之间均沿行方向通过所述第二反射连接层电连接，且靠近所述驱动模块的所述像元与所述驱动模块之间通过沿行方向延伸的所述第一反射连接层电连接；当所述驱动模块设置于所述像元阵列区的上侧或下侧的一个所述非像元区中时，多个所述像元之间均沿列方向通过所述第二反射连接层电连接，且靠近所述驱动模块的所述像元与所述驱动模块之间通过沿列方向延伸的所述第一反射连接层电连接。
可选地，每个所述像元中的两个不连续的所述反射层之间的间距小于0.3μm。
可选地，所述电连接区包括连接多个所述像元的多个所述第一反射连接层，每个第一反射连接层包括位于所述电连接区内的主体部和分别向两侧的所述像元阵列区和所述非像元区延伸的延伸部，其中，在距离所述电连接区第一距离内的所述延伸部的宽度为所述主体部的宽度的二分之一。
可选地，所述第一距离为10μm。
可选地，所述主体部包括一重叠区域和两侧的非重叠区域，所述重叠区域的厚度为所述非重叠区的厚度的两倍。
可选地，所述重叠区域的长度大于等于30μm。
可选地，相邻的两个所述延伸部之间的间距为所述延伸部宽度的3倍。
可选地，所述电连接区内的两个相邻的所述主体部之间的间距与每个所述主体部的宽度相等。
可选地，所述红外探测器包括呈矩阵排列的多个所述像元阵列区，每个所述像元阵列区的周围包括环绕其设置的八个所述非像元区。
根据本发明的另一个方面，还提供一种红外探测器的制造方法，所述红外探测器的制造方法包括如下步骤：在一衬底上光刻形成像元阵列区；在所述像元阵列区的周围光刻形成多个环绕所述像元阵列区的非像元区；每个所述非像元区和所述像元阵列区之间均形成有光刻shot间隔区，所述光刻shot间隔区的电连接区通过其两侧的所述像元阵列区和所述非像元区的光刻后形成，所述光刻shot间隔区包括多个电连接区和位于多个所述电连接区之间多个光刻图形放置区，其中，所述电连接区包括第一金属连接层以及设置于所述第一金属连接层入光侧的第一反射连接层，位于所述电连接区两侧的所述像元阵列区和所述非像元区之间通过所述第一金属连接层和所述第一反射连接层电连接。
可选地，在所述形成像元阵列区的步骤中形成多个呈矩阵排列的所述像元阵列区；在所述形成非像元区的步骤中，在每个所述像元阵列区的周围均环绕所述像元阵列区形成八个所述非像元区。
可选地，两个相邻的所述像元阵列区之间的非像元区使用同一光刻图案制成；位于四个相邻的像元阵列区之间的两行两列的所述非像元区通过同一个光刻图案制成。
相比于现有技术，本发明实施例提供的红外探测器以及红外探测器的制造方法中，由于红外探测器利用光刻shot间隔区位置(对应现有红外探测器的划片槽位置)的电连接区的第一反射连接层和第一金属连接层来实现像元阵列区与非像元区之间的电连接，因此，能够很好地解决现有技术中拼接工艺造成的拼接边界出现图形畸变等问题。此外，电连接区并不设置其他器件(例如mos管等器件)，避免像元阵列区和非像元区之间出现无法配合对准(套准)等问题而引起红外探测器的电路功能和性能的损失；在电路设计上，整个像元阵列区采用逐行或逐列输出的模式，像元阵列区与周围行选或列选电路的电连接仅通过行一侧或者列一侧来实现，因此，需要进行拼接的电连接线最少，更易于拼接工艺的实施；电连接区内各图形(各个第一反射连接层)的线宽和间距的尺寸设计较大，利用较大的尺寸来减小相互拼接(叠加)的过程中的对准(套准)误差，避免形成的红外探测器因上述问题而引起的短路或者断路等问题，提高红外探测器的稳定性和可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的一个实施例的红外探测器的截面结构示意图；
图2为本发明的一个实施例的红外探测器的制造方法的流程图；
图3为本发明的一个实施例的红外探测器制造过程中在硅基板上形成牺牲层后的截面结构示意图；
图4为本发明的一个实施例的红外探测器制造过程中在牺牲层上形成第一介质层后的截面结构示意图；
图5为本发明的一个实施例的红外探测器制造过程中对牺牲层和第一介质层图形化后的截面结构示意图；以及
图6为本发明的一个实施例的红外探测器制造过程中形成第二金属层后的截面结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
根据本发明的主旨构思，本发明的红外探测器包括：像元阵列区；非像元区，环绕所述像元阵列区；光刻shot间隔区，环绕所述像元阵列区、设置于所述像元阵列区和所述非像元区之间，所述光刻shot间隔区包括：多个电连接区，所述电连接区包括第一金属连接层以及设置于所述第一金属连接层入光侧的第一反射连接层，其中，位于所述电连接区两侧的所述像元阵列区和所述非像元区之间通过所述第一金属连接层和所述第一反射连接层电连接；多个光刻图形放置区，设置于多个所述电连接区之间。
下面结合附图和实施例对本发明的技术内容进行进一步地说明。
请参见图1，其示出了本发明的一个实施例的红外探测器的平面结构示意图。如图1所示，在本发明的实施例中，所述红外探测器包括像元阵列区1、非像元区和光刻shot间隔区3。
具体来说，所述非像元区环绕像元阵列区1。在图1所示的实施例中，像元阵列区1呈矩形，所述红外探测器包括环绕矩形像元阵列区1设置的八个非像元区21、22、23、24、25、26、27和28，八个非像元区21、22、23、24、25、26、27和28与像元阵列区1之间呈九宫格状排列。在本发明的一个实施例中，非像元区22和非像元区24可以用于设置电容、红外读出电路(ctia架构电路)或者需要设置的模数转化(ad)模块、数模转换(da)模块等；非像元区26或者非像元区28可以用于设置驱动模块(用于行列选择和数字处理的电路模块)；非像元区21、23、25和27可以用于设置其他相关的电路处理模块。需要说明的是，各个非像元区中设置的电路器件并不以此为限，其可以根据实际的应用需求进行设置，在此不予赘述。
光刻shot间隔区3环绕像元阵列区1、设置于像元阵列区1和非像元区之间。光刻shot间隔区3包括多个电连接区31和多个光刻图形放置区32。多个光刻图形放置区32设置于多个电连接区31之间。具体来说，在图1所示的实施例中，光刻shot间隔区3呈矩形环绕像元阵列区1。光刻shot间隔区3包括四个电连接区31和四个光刻图形放置区32。其中，四个电连接区31设置于矩形光刻shot间隔区3的四条侧边，用于放置工艺监控图形(pcm)结构以及光刻相关标记。四个光刻图形放置区32设置于光刻shot间隔区3的四个角落，专门用于像元阵列区1和非像元区之间的拼接，如图1所示，位于像元阵列区1上侧、下侧、左侧和右侧的四个非像元区22、26、28和24分别通过设置于光刻shot间隔区3的四条侧边的四个电连接区31与像元阵列区1电连接。
请参见图2，其示出了本发明的一个实施例的红外探测器的截面结构示意图。图2中以图1中位于像元阵列区1左侧的一个非像元区28为例进行说明。具体来说，像元阵列区1的像元11具有两个引出端，两个引出端通过像元11的反射层连接到下方金属层。如图2所示，电连接区31包括第一金属连接层311以及设置于第一金属连接层311入光侧的第一反射连接层312。其中，位于电连接区31两侧的像元阵列区1和非像元区28之间通过第一金属连接层311和第一反射连接层312电连接。类似地，像元阵列区1和非像元区22之间、像元阵列区1和非像元区24之间、像元阵列区1和非像元区26之间同样通过一个电连接区31内的第一金属连接层311和第一反射连接层312电连接。优选地，光刻shot间隔区3的电连接区31内仅仅设置用于互连像元阵列区和非像元区的第一金属连接层311和第一反射连接层312，而不放置其他器件(例如mos管等器件)，以避免像元阵列区和非像元区之间出现无法配合对准(套准)等问题而引起红外探测器的电路功能和性能的损失。需要说明的是，在本发明实施例中，光刻shot间隔区3实际上对应于现有技术中的划片槽位置，但不同于现有技术中划片槽在多个晶圆之间起到分割的作用，而是相当于在一个晶圆中起到其像素阵列区域与非像元区之间的拼接作用。
进一步具体地，像元阵列区1包括多个阵列排布的像元。每个像元包括多个不连续的反射层，沿行方向或列方向上两个相邻的所述像元包括至少一对相互对应的所述反射层。请参见图3，其示出了本发明的一个实施例的红外探测器中像元阵列区的像元结构示意图。具体来说，图3中以两个相邻的像元11和12为例进行说明。如图3所示，像元11包括四个不连续的反射层111、112、113和114；像元12包括四个不连续的反射层121、122、123和124。其中，像元11和12为沿行方向上两个相邻的像元。像元11的反射层114和像元12的反射层123为一对相互对应的反射层。所述像元阵列区还包括第二反射连接层13。在图3所示的实施例中，第二反射连接层13沿行方向电连接像元11的反射层114和像元12的反射层123，以实现像元11和像元12之间的电连接。可选地，像元11的反射层114和像元12的反射层123与第二反射连接层13之间可以同层设置。
需要说明的是，在本发明的另一些实施例中，像元阵列区1的多个像元之间也可以是沿列方向实现电连接。相应地，沿列方向上两个相邻的像元包括至少一对相互对应的反射层，进而，第二反射连接层可以沿列方向电连接两个相邻的像元的一对相互对应的反射层。本发明实施例中，多个像元之间是沿行方向电连接或者列方向电连接取决于驱动模块的设置位置。
具体来说，所述红外探测器包括驱动模块(图中未示出)。所述驱动模块设置于所述像元阵列区的上侧、下侧、左侧或者右侧的任一个非像元区中(即图1中的非像元区22、非像元区24、非像元区26或者非像元区28)。
当驱动模块设置于像元阵列区的左侧或右侧的一个非像元区(即图1中非像元区24或者非像元区28)时，多个沿行方向上的像元之间均通过沿行方向延伸的第二反射连接层电连接，即如图3所示的连接方式。而像元阵列区1中靠近驱动模块的像元与驱动模块之间通过沿行方向延伸的第一反射连接层电连接。结合图1所示，在此实施例中，若驱动模块设置于非像元区28，则像元阵列区1中最左侧的一列像元为最靠近驱动模块的像元。在图3所示的实施例中，像元11位于像元阵列区1的最左侧，即像元11为像元阵列区1中靠近驱动模块的一个像元。如图3所示，像元11通过其反射层111与第一反射连接层312电连接，进而，第一反射连接层312与设置于非像元区28的驱动模块电连接。类似地，像元阵列区1中每行的像元均通过上述图3所示的方式实现像元之间的互连以及与非像元区28的驱动模块之间的电连接。
当驱动模块设置于像元阵列区的上侧或下侧的一个非像元区(即图1中非像元区22或者非像元区26)时，像元阵列区中沿行方向上多个像元之间均通过沿行方向延伸的第二反射连接层电连接。进而，靠近驱动模块的像元与驱动模块之间通过沿列方向延伸的第一反射连接层电连接。结合图1所示，若驱动模块设置于非像元区26，则像元阵列区1中最下方的一行像元为最靠近驱动模块的像元。该行的每个像元均通过多个沿列方向延伸的第一反射连接层实现与驱动模块的电连接，在此不予赘述。
进一步地，在本发明的实施例中，每个像元中多个不连续的反射层可以分别用于实现不同方向(行方向或列方向)的内部(像元之间)或者外部(像元与驱动模块之间)的电连接。优选地，每个像元中的多个不连续的反射层之间的间距小于0.3μm。即以图3中像元11为例，其反射层111和反射层112之间的间距以及反射层111和反射层113之间的间距小于0.3μm，进而，在保证反射效果的同时，由于每个像元的反射层的尺寸较大，因此还能够满足拼接(反射层与驱动模块之间的通过第一反射连接层的拼接)尺寸的要求。
结合上述像元阵列区中各个像元之间的电连接方式以及像元与驱动模块之间的电连接方式可见，本发明实施例中，在电路设计上，整个像元阵列区采用逐行或逐列输出的模式，像元阵列区与周围行选或列选电路的电连接仅通过行一侧或者列一侧来实现，因此，需要进行拼接的电连接线最少，更易于拼接工艺的实施。
进一步地，由于像元阵列区1的每个像元均需要与驱动单元电连接，因此，在本发明实施例中，所述电连接区包括连接多个像元的多个第一反射连接层。请参见图4，其示出了图1中光刻shot间隔区的一个电连接区的结构示意图。其中，图4中以图1中像元阵列区1和非像元区28之间的电连接区为例进行说明，并且为了更清楚地显示电连接区的第一反射连接层的结构，图4中进行示出了沿着列方向上相邻的三个第一反射连接层312、312’、312”。具体来说，每个第一反射连接层包括位于电连接区内的主体部和分别向两侧的所述像元阵列区和所述非像元区延伸的延伸部。如图4所示，第一反射连接层312包括主体部3121和分别向像元阵列区1的一个像元以及非像元区的驱动模块延伸的两个延伸部3122和3123。主体部3121设置于电连接区内，延伸部3122延伸至非像元区28内，延伸部3123延伸至像元区1内。在本发明的一个优选实施例中，在距离电连接区第一距离内的延伸部的宽度为主体部的宽度的二分之一，结合图4所示，在距离电连接区31第一距离d1内，延伸部3122的宽度w1与延伸部3123的宽度w2相等，且延伸部3122的宽度w1和延伸部3123的宽度w2为主体部3121的宽度w3的二分之一。其中，优选地，第一距离d1为10μm；在距离电连接区31第一距离d1内的延伸部3122的宽度w1和延伸部3123的宽度w2与设计规则相同、为1倍的设计规则线宽(1dr)。进一步地，在图4所示的优选实施例中，相邻的两个延伸部之间的间距为延伸部宽度的3倍。电连接区内的两个相邻的主体部之间的间距与每个主体部的宽度相等。如图4所示，第一反射连接层312的延伸部3122与第一反射连接层312’的延伸部3122’之间的间距s1为延伸部3122或延伸部3122’的宽度的3倍，若在距离电连接区31第一距离d1内的延伸部3122的宽度w1为1倍的设计规则线宽(1dr)，则延伸部3122与延伸部3122’之间的间距s1为3倍的设计规则线宽(3dr)。电连接区31内，主体部3121与主体部3121’之间的间距s2与主体部3121的宽度w3或主体部3121’的宽度相等。若在距离电连接区31第一距离d1内的延伸部3122的宽度w1为1倍的设计规则线宽(1dr)，则主体部3121的宽度w3和主体部3121与主体部3121’之间的间距s2为2倍的设计规则线宽(2dr)。进一步类似地，第一反射连接层312与第一反射连接层312”之间的各个宽度间距与上述第一反射连接层312与第一反射连接层312’相同，在此不予赘述。
进一步地，请参见图5，其示出了图4中的一个第一反射连接层的制造过程示意图。具体来说，在图5所示的优选实施例中，主体部3121包括一重叠区域3129和两侧的非重叠区域3128。如图5所示，电连接区31内的第一反射连接层312在实际的制程工艺中是通过像元阵列区的光刻图案和非像元区的光刻图案共同形成的。其中，非像元区的形成的光刻图案可参见图5中最上方的示意图，其形成于电连接区31的左侧以及电连接区31的左半部分；像元阵列区形成的光刻图案可以参见图5中中间的示意图，其形成于电连接区31的右侧以及电连接区31的右半部分。因此，为了使电连接区两侧的光刻图案能够相互连接、形成一个完成的第一反射连接层，因此，两个光刻图案之间在电连接区31内的具有一重叠区域(如图5中虚线所示)，该重叠区域也即为主体部3121的重叠区域3129。由于电连接区31两侧的材料厚度优选地相同，因此，重叠区域的3129厚度为非重叠区3128的厚度的两倍(附图中并未示出厚度关系)。此外，为了保证电连接区31两侧的光刻图案能够实现良好的对接，重叠区域3129的长度l1大于等于30μm。
由上述图4和图5可见，本发明实施例中，通过上述的各个尺寸设计，使电连接区31内各图形(各个第一反射连接层)的线宽和间距的尺寸设计较大，从而保证像元阵列区和非像元区可以在光刻图案对接的过程中，利用较大的尺寸来减小相互拼接(叠加)的过程中的对准(套准)误差，避免形成的红外探测器因上述问题而引起的短路或者断路等问题，提高红外探测器的稳定性和可靠性。
上述图1所示的实施例中，由于该红外探测器利用光刻shot间隔区位置(对应现有红外探测器的划片槽位置)的电连接区的第一反射连接层和第一金属连接层来实现像元阵列区与非像元区之间的电连接，因此，能够很好地解决现有技术中拼接工艺造成的拼接边界出现图形畸变等问题。此外，电连接区并不设置其他器件(例如mos管等器件)，避免像元阵列区和非像元区之间出现无法配合对准(套准)等问题而引起红外探测器的电路功能和性能的损失；在电路设计上，整个像元阵列区采用逐行或逐列输出的模式，像元阵列区与周围行选或列选电路的电连接仅通过行一侧或者列一侧来实现，因此，需要进行拼接的电连接线最少，更易于拼接工艺的实施；电连接区内各图形(各个第一反射连接层)的线宽和间距的尺寸设计较大，利用较大的尺寸来减小相互拼接(叠加)的过程中的对准(套准)误差，避免形成的红外探测器因上述问题而引起的短路或者断路等问题，提高红外探测器的稳定性和可靠性。
图6为本发明的红外探测器的另外一种实施方式，请参见图6，其示出了本发明的另一种红外探测器的平面结构示意图。与上述图1所示实施例不同的是，在此实施例中示出了红外探测器中呈矩阵排列的多个像元阵列区。具体来说，图6所示的红外探测器的中包括了三行三列的像元阵列区、分别为像元阵列区91、92、93、94、95、96、97、98和99。每个像元阵列区的结构与上述图1所示的像元阵列区相同。每个像元阵列区的周围包括环绕其设置的八个非像元区。图6中以像元阵列区91、92、94和95为例。像元阵列区91的周围包括非像元区911、912、913、914、915、916、917和918；像元阵列区92的周围包括非像元区921、922、923、924、925、926、927和928；像元阵列区94的周围包括非像元区941、942、943、944、945、946、947和948；像元阵列区95的周围包括非像元区951、952、953、954、955、956、957和958。考虑到光刻机的光刻尺寸(shotsize)，在本发明实施例中，每个像元阵列区单独使用一个光刻图案(光刻过程中使用一个掩膜)形成。两个相邻的像元阵列区之间的非像元区使用同一光刻图案(光刻过程中使用一个掩膜)形成，例如图6所示，相邻的像元阵列区91和像元阵列区94之间的非像元区916和非像元区942可以使用同一光刻图案形成；类似地，相邻的像元阵列区91和像元阵列区92之间的非像元区914和非像元区928可以使用同一光刻图案形成。位于四个相邻的像元阵列区之间的两行两列的非像元区通过同一个光刻图案(光刻过程中使用一个掩膜)形成，例如图6所示的像元阵列区91、92、94和95之间的非像元区915、927、943以及951可以使用同一光刻图案形成。上述非像元区的形成方式可以简化制程的步骤，加快制程的效率。
进一步地，本发明还提供一种上述图1和图6所示的红外探测器的制造方法。具体来说，本发明实施例中的红外探测器的制造方法包括如下步骤：
在一衬底上光刻形成像元阵列区。其中，光刻是指利用掩膜通过曝光显影的方式进行刻蚀。
形成像元阵列区后，在所述像元阵列区的周围光刻形成多个环绕所述像元阵列区的非像元区。
其中，像元阵列区和其周围非像元区的结构与上述图1至图5所示所示的结构相同，即每个非像元区和像元阵列区之间均形成有光刻shot间隔区。光刻shot间隔区包括多个电连接区和位于多个电连接区之间多个光刻图形放置区。电连接区包括第一金属连接层以及设置于第一金属连接层入光侧的第一反射连接层，位于电连接区两侧的像元阵列区和非像元区之间通过第一金属连接层和第一反射连接层电连接。具体来说，光刻shot间隔区的电连接区通过其两侧的像元阵列区和非像元区的光刻后形成(可参见图5所示)。
进一步地，在本发明的可选实施例中，所使用的光刻机的曝光尺寸可以为33×26μm，以边长为17μm的像元、50μm长度的光刻shot间隔区来计算，可以实现1920×1080的像元阵列的图像，即可以满足1080p的高清信号的图像。若像元尺寸更小，则形成图像的像元阵列可以更大。
进一步地，对于图6所示的红外探测器而言，由于在形成像元阵列区的步骤中形成多个呈矩阵排列的像元阵列区，在形成非像元区的步骤中，在每个像元阵列区的周围均环绕像元阵列区形成八个非像元区。考虑到上述光刻机的曝光尺寸、同时简化的步骤，在本发明实施例中，每个像元阵列区单独使用一个光刻图案(光刻过程中使用一个掩膜)形成。两个相邻的像元阵列区之间的非像元区使用同一光刻图案(光刻过程中使用一个掩膜)形成，例如图6所示，相邻的像元阵列区91和像元阵列区94之间的非像元区916和非像元区942可以使用同一光刻图案形成；类似地，相邻的像元阵列区91和像元阵列区92之间的非像元区914和非像元区928可以使用同一光刻图案形成。位于四个相邻的像元阵列区之间的两行两列的非像元区通过同一个光刻图案(光刻过程中使用一个掩膜)形成，例如图6所示的像元阵列区91、92、94和95之间的非像元区915、927、943以及951可以使用同一光刻图案形成。上述非像元区的形成方式可以简化制程的步骤，加快制程的效率。
上述实施例中该红外探测器的制造方法中在形成上述图1或者图6所示的红外探测器的同时，其非像元区的形成方式可以简化制程的步骤，加快制程的效率。
综上所述，本发明实施例提供的红外探测器以及红外探测器的制造方法中，由于红外探测器利用光刻shot间隔区位置(对应现有红外探测器的划片槽位置)的电连接区的第一反射连接层和第一金属连接层来实现像元阵列区与非像元区之间的电连接，因此，能够很好地解决现有技术中拼接工艺造成的拼接边界出现图形畸变等问题。此外，电连接区并不设置其他器件(例如mos管等器件)，避免像元阵列区和非像元区之间出现无法配合对准(套准)等问题而引起红外探测器的电路功能和性能的损失；在电路设计上，整个像元阵列区采用逐行或逐列输出的模式，像元阵列区与周围行选或列选电路的电连接仅通过行一侧或者列一侧来实现，因此，需要进行拼接的电连接线最少，更易于拼接工艺的实施；电连接区内各图形(各个第一反射连接层)的线宽和间距的尺寸设计较大，利用较大的尺寸来减小相互拼接(叠加)的过程中的对准(套准)误差，避免形成的红外探测器因上述问题而引起的短路或者断路等问题，提高红外探测器的稳定性和可靠性。
虽然本发明已以可选实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此，本发明的保护范围当视权利要求书所界定的范围为准。