封装元件及其制作方法与流程

本发明涉及一种封装元件以及其制作方法，特别是涉及一种使用面板级扇出型封装(fan-outpanellevelpackage,foplp)技术的封装元件以及其制作方法。

背景技术：

在电子元件封装技术中，晶圆级扇出型封装(fan-outwaferlevelpackage，fowlp)技术是将电子元件制作于晶圆上，进行封装与切割。然而，由于现今常见的大尺寸晶圆的直径仅约300毫米(mm)，因此在晶圆上能同时制作封装的电子元件数量有限，为此业界开发出面板级扇出型封装(foplp)技术取代晶圆级封装技术。

于现有面板级扇出型封装技术中，一般会将重布线层(redistributionlayer)制作于硬质载板上，再将电子元件设置于重布线层上，然后才将硬质载板从重布线层上剥离。然而，重布线层的下表面除了导电垫之外还会有重布线层的介电层暴露出，因此在清洗与蚀刻过程中介电层将相对于导电垫容易受到过度蚀刻，造成重布线层中的结构受到破坏，影响整个封装元件的特性。有鉴于此，传统面板级扇出型封装方法仍有待进一步改善。

技术实现要素：

本发明的一实施例提供一种封装元件，包括导电垫、保护区块以及重布线层。保护区块设置于导电垫上。重布线层设置于保护区块上，且导电垫通过保护区块电连接至重布线层。

本发明的实施例还提供一种封装元件的制作方法。首先，于载板上形成离型层。然后，于离型层上形成保护层与导电垫，其中导电垫设置于保护层的一侧上。接着，于保护层与导电垫上形成重布线层。随后，移除离型层与载板，并蚀刻保护层。

本发明提供的封装元件以及其制作方法是在形成离型层与形成重布线层之间进一步形成整面覆盖的保护层，以保护所形成的重布线层免于在清洗制程或蚀刻制程受到损坏，进而使清洗制程可有效地清洁保护层或导电垫的下表面。藉此，可有助于将导电球黏着于导电垫的下表面，以避免因导电球与导电垫的接合不佳所产生的高阻值或因导电球从导电垫脱落所产生的断路，进而提高产品合格率。

附图说明

图1、图2为本发明第一实施例的封装元件的制作方法示意图；

图3～图5为本发明第二实施例的封装元件的制作方法示意图；

图6、图7为本发明第三实施例的封装元件的制作方法示意图；

图8、图9为本发明第四实施例的封装元件的制作方法示意图；

图10为本发明的封装元件应用至电子设备的一实例的示意图。

附图标记说明：100、300、600-封装元件；102-载板；104-离型层；106、306、426b-导电垫；108、308、426a、508-保护层；108a、508a-保护区块；110-重布线层；112a-第一介电层；112b-第二介电层；112c-第三介电层；112v-通孔；114a-第一图案化导电层；114b-第二图案化导电层；114c-第三图案化导电层；1141-导线；1142-接垫；116-接合材料；118-电子元件；118a-芯片接垫；120-封胶层；124-导电球；426-导电层；d1-切割线；z-俯视方向；ea-电子设备。

具体实施方式

为使本领域技术人员能更进一步了解本发明，以下特列举本发明的实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关之元件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的元件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。

另外，当在本说明书中使用术语"包括"和/或"具有"时，其指定了所述特征、区域、步骤、操作和/或元件的存在，但并不排除一个或多个其他特征、区域、步骤、操作、元件和/或其组合的存在或增加。当诸如层或区域的元件被称为在另一元件(或其变型)"上"或延伸到另一元件"上"时，它可以直接在另一元件上或直接延伸到另一元件上，或者两者之间还可以存在插入的元件(非直接)。另一方面，当称一元件"直接在"另一元件(或其变型)上或者"直接"延伸到另一元件"上"时，两者间不存在插入元件。并且，当一元件被称作"耦接"到另一元件(或其变型)时，它可以直接连接到另一元件或通过一或多个元件间接地连接(例如，电性连接)到另一元件。

须知悉的是，以下所举的数个实施例可以在不脱离本发明的精神下，将多个实施例中的特征进行替换、重组、混合以完成其他实施例。

图1到图2所示为本发明第一实施例的封装元件的制作方法示意图，并以剖视方式表示各步骤的元件结构。本发明第一实施例的封装元件的制作方法包括下述步骤。请参考图1，首先提供一载板102，用以承载后续步骤所形成的元件，载板102可例如为硬质载板，例如为玻璃基板，也可为软性载板，例如为聚酰亚胺(polyimide,pi)或聚对苯二甲酸(polyethyleneterephthalate,pet)，并设置于硬质载体上，但不限于此。于本实施例中，载板102在任一方向上的宽度可至少为400毫米，载板102形状的可为一矩形、一方形、一圆形、一多边形或一任一形状(free-shape)，但不限于此。举例而言，载板102可为长度650毫米至2500毫米且宽度为550毫米至2200毫米的玻璃载板，例如：550毫米(长)×650毫米(宽)的载板或600毫米(长)×720毫米(宽)的载板，但不以此为限。然后，于载板102上形成离型层104。离型层104包括具有离型能力的离型材料，用以在完成后续步骤之后将载板102与所形成的元件分离，所述的离型层104按不同基材，可区分为pe离型膜、pet离型膜、opp离型膜、复合离型膜(即基材是有两种或两种以上的材质复合而成的)等，但不限于此。接着，于离型层104上形成至少一个导电垫106。于本实施例中，导电垫106的数量为多个，且导电垫106彼此分隔，以使导电垫106可用于电连接不同的信号，但不限于此。具体来说，形成导电垫106的方式可例如通过在离型层104上全面形成导电层(图未示)，然后对导电层进行微影暨蚀刻等图案化制程。本实施例的导电垫106可例如包括金属材料，例如为铁、铝、铜或复合金属材料，以助于降低信号传递的阻抗。

接着于离型层104与导电垫106上形成保护层108。于本实施例中，保护层108全面覆盖导电垫106与离型层104，且保护层108包括导电材料，例如金属材料或如氧化铟锡等透明导电材料，但不限于此。保护层108与导电垫106可例如由同一材料所形成，但不限于此。为了有助于后续蚀刻保护层108，导电垫106的厚度可大于保护层108的厚度，例如大于保护层108的厚度的10倍。导电垫106的厚度可例如约数万埃(angstrom)到数十万埃，而保护层108的厚度可例如约数埃到数千埃。此外，于其他实施例中，导电垫106与保护层108也可采用蚀刻速率差异大的材料，则导电垫106厚度可等于保护层108厚度，或是依蚀刻速率差异而设计不同的厚度。于一实施例中，导电垫106材料蚀刻速率大于保护层108材料蚀刻速率，导电垫106厚度可大于保护层108厚度。于又一实施例中，若导电垫106材料蚀刻速率小于保护层108材料蚀刻速率，导电垫106厚度可小于保护层108厚度，但不限于此。

然后，于保护层108上形成重布线层110。其中，重布线层110包括至少一层介电层与至少一层图案化导电层。于本实施例中，重布线层110可包括多层介电层与多层图案化导电层，但不限于此。各介电层与各图案化导电层可依序交替堆栈于保护层108上，其中各介电层中可具有多个通孔112v，贯穿于其中，且各图案化导电层可填入其下方的介电层的通孔112v中，以使各介电层上的图案化导电层可与其下方的图案化导电层或导电垫106电连接，因此位于重布线层110上表面的图案化导电层可电连接至位于重布线层110下表面的导电垫106，进而达到线路重布的目的。举例来说，介电层可包括第一介电层112a、第二介电层112b与第三介电层112c，且图案化导电层可包括第一图案化导电层114a、第二图案化导电层114b与第三图案化导电层114c。形成介电层与图案化导电层的方式可包括于保护层108上形成第一介电层112a，然后通过微影暨蚀刻制程于第一介电层112a中形成通孔112v，暴露出对应的导电垫106。接着于第一介电层112a上形成导电层(图未示)，并填入通孔112v。随后，通过另一微影暨蚀刻制程图案化导电层，以形成包括多条导线1141的第一图案化导电层114a。接着以类似形成第一介电层112a与第一图案化导电层114a的制程，依序形成第二介电层112b、第二图案化导电层114b、第三介电层112c与第三图案化导电层114c，其中第二图案化导电层114b可包括多条导线1141，且第三图案化导电层114c可包括多个接垫1142，暴露于重布线层110的上表面。通过第三介电层112c的通孔112v、第二图案化导电层114b的导线1141、第二介电层112b的通孔112v、第一图案化导电层114a的导线1141与第一介电层112a的通孔112v，第三图案化导电层114c的接垫1142可电连接至对应的导电垫106。介电层的材料可包括有机绝缘材料，如塑料、聚酰亚胺、压克力材料或光阻材料，或无机绝缘材料，如氧化硅或氮化硅，但不限于此。在本实施例中，至少一个导电垫106电连接于其中一个接垫1142。此外，本实施例的第三图案化导电层114c的接垫1142上可形成有接合材料116，以助于与后续设置的电子元件接合。接合材料例如包括锡、镍金或镍钯金，但不限于此。

在形成重布线层110之后，本实施例的制作方法可选择性于重布线层110上设置电子元件118，但不限于此。具体来说，电子元件118的至少一芯片接垫118a可与接合材料116接合(例如以共晶接合方式)，进而电连接至对应的接垫1142，使得电子元件118可通过重布线层110电连接至导电垫106。电子元件118可例如为半导体芯片(semiconductorchip)、处理器(processor)、晶粒(die)、集成电路(ic)或其他主/被动元件相关的元件，但不限于此。芯片接垫118a可例如包括锡、镍、金或合金等材料，但不以此为限。并且，本实施例于重布线层110上设置的电子元件118不限为单一个或单一种，而可依产品需要在此步骤中接合一种或多种电子元件118或任意数量的电子元件118。于接合完电子元件118之后，于重布线层110上形成封胶层120。在本实施例中，封胶层120主要设于电子元件118的外侧，大体上没有覆盖电子元件118的上表面，但本发明不以此为限，在变化实施例中，封胶层120也可覆盖电子元件118的上表面。封胶层120例如包括如环氧树脂(epoxyresin)的热固性塑料，但不限于此。

请参考图2，接着移除离型层104与载板102。于本实施例中，离型层104与载板102是自保护层108与导电垫106的下表面分离。移除离型层104的方式可例如包括利用激光照射离型层104，以去除离型层104的黏性，并搭配举离(lift-off)制程，将载板102与离型层104从保护层108与导电垫106的下表面上剥离。去除黏性的激光波长可例如为308纳米(nm)、352纳米或532纳米，但不限于此。于另一实施例中，移除离型层104的方式也可利用机械离型(mechanicalrelease)的方式直接将离型层104自保护层108与导电垫106的下表面分离。需注意的是，本发明可依据产品需求将电子元件118与重布线层110接合，或选择不进行任一步骤，如不设置电子元件118。

在移除离型层104与载板102之后，进行一清洗制程，以清除在移除离型层104与载板102的过程中遗留的碳化物或残留的黏胶。由于保护层108是覆盖于导电垫106的上表面上，也就是导电垫106位于保护层108的下表面，因此保护层108的一部分以及导电垫106会与离型层104相接触，以致于在移除离型层104与载板102之后会有保护层108的一部分的下表面以及导电垫106的下表面被暴露出。本实施例的清洗制程是针对保护层108的此部分的下表面以及导电垫106的下表面进行清洁，以有助于后续的导电垫106与导电球124之间的阻抗测试或导电垫106电连接导电球124。清洗制程可包括电浆清洗制程或湿式蚀刻制程，但不以此为限。值得说明的是，清洗制程可使用不易损坏导电垫106与保护层108的材料，以使在进行清洗制程时，清洗制程不会损坏所暴露出的保护层108与导电垫106。并且，由于保护层108全面覆盖导电垫106与离型层104，因此在清洗制程中，保护层108可保护重布线层110中最下层的第一介电层112a免于受到清洗制程的电浆或清洗液损坏。举例来说，由于第一介电层112a的材料，如有机绝缘材料，不同于导电垫106的金属材料，因此清洗制程对含有有机绝缘材料的第一介电层112a与导电垫106会有明显的蚀刻选择比，也就是说若没有保护层108的情况下，清洗制程蚀刻第一介电层112a的速率会比导电垫106快，以致于为了达到导电垫106的下表面有效的清洁，含有有机绝缘材料第一介电层112a会受到清洗制程的损坏，甚至暴露出第一图案化导电层114a，造成重布线层110不合格。通过本实施例包含有导电材料的保护层108的保护，第一介电层112a可免于清洗制程的破坏，且导电垫106的下表面还可达到有效的清洁，以降低与导电垫106接触的阻值。

在清洗制程之后，进行蚀刻制程，以蚀刻保护层108，并暴露出重布线层110。于本实施例中，保护层108是部分覆盖于多个导电垫106的上表面上且另一部分保护层108设置于多个导电垫106之间，因此蚀刻制程仅会蚀刻并移除设置于多个导电垫106之间的部分保护层108，且保留于导电垫106与重布线层110之间的部分保护层108并形成至少一个保护区块108a。由于本实施例的导电垫106的数量为多个，因此保护区块108a的数量也可为多个，但不限于此。并且，保护区块108a可彼此分隔开，且各保护区块108a在俯视方向z上可覆盖对应的导电垫106。举例而言，当保护层108与导电垫106由同一材料所形成时，导电垫106与保护层108可具有相同的蚀刻选择比，由于保护层108的厚度远小于导电垫106的厚度，因此蚀刻制程可在完全移除设置于多个导电垫106之间的部分保护层108之后仍保留大部分的导电垫106。换句话说，当重布线层110被暴露出时，即可停止蚀刻制程。蚀刻保护层108的蚀刻制程可例如为干式蚀刻制程(dryetchingprocess)或湿式蚀刻制程(wetetchingprocess)。

在移除多个导电垫106之间的部分保护层108之后，可选择性于导电垫106上形成导电球124(solderball)，导电球124一般有五大种类：普通焊锡球(熔点温度范围为180℃～316℃)、低温焊锡球(含铋或铟类，熔点温度为95℃～135℃)、高温焊锡球(熔点为186℃～309℃)、耐疲劳高纯度焊锡球(熔点为178℃和183℃)、无铅焊锡球(成分中的铅含量要小于0.1％)，但不限于此。接着进行切割制程，以形成至少一封装元件100，其中切割制程可例如为激光切割(lasercutting)、轮刀切割(wheelcutting)或冲击切割(punch)制程，但不限于此。切割制程可以根据产品需求而选择切割位置，例如沿着切割线d1切割，使封装元件100可包括至少一个电子元件118，但不以此为限。通过切割制程，封装元件100可具有任意数量的电子元件118或多个电子元件118的堆栈，且不同封装元件100中的电子元件118的数量可以彼此相同或不相同，但不限于此。于一实施例中，在蚀刻制程与形成导电球124之间可选择性进行一检测步骤，以对封装体进行开路测试、短路测试及功能测试。值得说明的是，相较于清洗制程为了避免损坏介电层而降低导电垫106的清洁度的情况，本实施例的清洗制程与蚀刻制程可有效地清洁导电垫106的下表面，因此在检测步骤中因阻值不合格而检测出的缺陷产品可被降低，进而提升产品合格率。此外，通过清洗制程与蚀刻制程清洁导电垫106的下表面，可有助于导电球124黏着于导电垫106的下表面，进而避免因导电球124与导电垫106的接合不佳所产生的高阻值或因导电球124从导电垫106脱落所产生的断路，以提高产品合格率。

于另一实施例中，封装元件可例如为软性电路板。也就是说，封装元件可不包括电子元件，而是以重布线层110作为电路板，意即封装元件的制作方法可省略第一实施例中图1所示于重布线层110上设置电子元件118的步骤，但不限于此。而在形成重布线层110之后，移除离型层104与载板102，并进行清洗制程。随后，蚀刻保护层108，并选择性形成导电球124于导电垫106的下表面上，接着进行切割制程，以形成封装元件。值得说明的是，相较于传统电路板使用印刷制程形成图案化导电层的导线，本实施例的重布线层110由于通过微影暨蚀刻制程可制作出宽度较小以及间距较小的导线，藉此可达到较高密集度的重布线层110。

本发明提供的封装元件及其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，且各实施例之间可以互相混合搭配使用，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。

图3到图5所示为本发明第二实施例的封装元件的制作方法示意图，并以剖视方式表示对应步骤的元件结构。本发明第二实施例的封装元件的制作方法与第一实施例的差异在于，本实施例的保护层308是形成在导电垫306与离型层104之间。具体而言，请参考图3，本实施例形成离型层104于载板102上的步骤与第一实施例相同，因此在此不再赘述。其后，于离型层104上形成保护层308。然后，于保护层308上形成导电层(图未示)，并通过微影暨蚀刻制程来蚀刻导电层，以于保护层308上形成导电垫306。

请参考图4，于形成导电垫306之后，于导电垫306上形成重布线层110。本实施例可进一步于重布线层110上设置电子元件118，以及于重布线层110上形成封胶层120。接着，移除离型层104与载板102，以暴露出保护层308的下表面。然后，对保护层308的下表面进行清洗制程。由于本实施例的保护层308整面覆盖离型层104并位于导电垫306的下表面上，也就是保护层308除了覆盖重布线层110的下表面还覆盖导电垫306的下表面，因此清洗制程仅会针对保护层308的下表面进行清洗，而不会针对两种材料进行清洗。因此，保护层308可包括任何可抵挡清洗制程的材料，例如与第一实施例相同的材料或绝缘材料，但不限于此。于另一实施例中，于形成重布线层110之后，可不需设置电子元件118以及形成封胶层120，而直接进行移除离型层104与载板102。

请参考图5，于清洗制程之后，蚀刻保护层308，以移除整个保护层308，进而暴露出导电垫306。然后，可选择性于导电垫306上形成导电球124，并接着进行切割制程，以形成至少一个的封装元件300。

图6到图7所示为本发明第三实施例的封装元件的制作方法示意图，并以剖视方式表示对应步骤的元件结构。本发明第三实施例的封装元件的制作方法与第二实施例的差异在于，本实施例的保护层426a与导电垫426b是由同一导电层426所形成。具体而言，请参考图6，本实施例形成离型层104于载板102上的步骤与第二实施例相同，因此在此不再赘述。其后，于离型层104上形成导电层426，其中导电层426可具有均匀的厚度，但不限于此。接着，于导电层426上形成光阻图案(图未示)，用以定义导电垫426b的位置。以光阻图案为屏蔽，从导电层426的上表面进行蚀刻制程，以移除未被光阻图案遮蔽的导电层426的一部分，进而形成保护层426a与导电垫426b。接着，移除光阻图案。于本实施例的蚀刻制程中，被光阻图案遮蔽的导电层426的部分的厚度会比未被光阻图案遮蔽的导电层426的部分(经过蚀刻)的厚度厚，换句话说蚀刻制程并未将导电层426蚀穿，而是当蚀刻的深度达到导电层426的一定比例时即可停止。于本实施例中，保护层426a为余留下的导电层426的一部分，导电垫426b为余留下的导电层426的另一部分，且保护层426a位于导电垫426b与离型层104之间，用以保护重布线层110免于在清洗制程或蚀刻制程中受到破坏。由于本实施例的保护层426a与导电垫426b由同一导电层426所形成，因此可由同一材料所形成，例如由金属材料所形成，但不限于此。

请参考图7，于形成保护层426a与导电垫426b之后，本实施例的制作方法可相同于第二实施例，于保护层426a与导电垫426b上形成重布线层110。然后，于重布线层110上设置电子元件118，以及于重布线层110上形成封胶层120。接着，移除离型层104与载板102，以暴露出保护层426a的下表面，并随后对保护层426a的下表面进行清洗制程。然后，进行蚀刻制程，直到暴露出重布线层110以及导电垫426b。之后，可选择性于导电垫426b上形成导电球124，并接着进行切割制程，以形成与第二实施例相同的封装元件300，如图5所示。于另一实施例中，于形成重布线层110之后，可不需设置电子元件118以及形成封胶层120，而直接进行移除离型层104与载板102。

图8到图9所示为本发明第四实施例的封装元件的制作方法示意图，并以剖视方式表示对应步骤的元件结构。本发明第四实施例的封装元件的制作方法与第二实施例的差异在于，本实施例的保护层508包括多个由绝缘材料所形成的保护区块508a，且保护区块508a位于导电垫306与离型层104之间。具体来说，如图8所示，本实施例形成离型层104于载板102上的步骤与第二实施例相同，因此在此不再赘述。其后，于离型层104上形成保护材料层(图未示)。然后，通过微影暨蚀刻制程图案化保护材料层，以形成包括多个保护区块508a的保护层508，并暴露出部分离型层104，其中，保护区块508a可彼此分隔开。然后，于保护区块508a与离型层104上形成导电层(图未示)，并通过微影暨蚀刻制程蚀刻导电层，以于保护区块508a上形成导电垫306。于另一实施例中，于离型层104上形成包括绝缘材料的保护材料层(图未示)与导电层(图未示)，保护材料层设置于导电层与离型层104之间，之后保护材料层与导电层亦可同时用同一道微影暨蚀刻制程图案化形成多个保护区块508a及导电垫306，并曝露出部分离型层104。

如图8所示，于形成导电垫306之后，于导电垫306与离型层104上形成重布线层110，也就是本实施例重布线层110的第一介电层112a可与离型层104相接触。接着，于重布线层110上设置电子元件118，以及于重布线层110上形成封胶层120。

如图9所示，然后移除离型层104与载板102，以暴露出保护区块508a与第一介电层112a的下表面。接着，对保护区块508a与第一介电层112a的下表面进行清洗制程。值得说明的是，保护区块508a与第一介电层112a可由相同的材料所形成或由蚀刻速率接近的不同材料所形成，使得在清洗制程中，蚀刻液对保护区块508a与第一介电层112a不会有明显的蚀刻速率差异，藉此可避免保护区块508a与第一介电层112a中之一者受到过度蚀刻而受损。另外，保护区块508a的材料可包括金属材料如al、mo、ti、w、cu、au、cr等，或为化合物材料如alnd、mon、cro、ito、izo等，或为无机材料如sio、sin等，或为有机材料如polyimide等，但不限于此。而蚀刻方式可为湿蚀刻或干蚀刻，如湿蚀刻的蚀刻液可使用氢氧化钾，而干蚀刻可使用cf4/o2气体电浆蚀刻，但不限于此。于另一实施例中，于形成重布线层110之后，可不需设置电子元件118以及形成封胶层120，而直接进行移除离型层104与载板102。于本实施例中，为使蚀刻液不会遇到导电垫306，保护区块508a在俯视方向z上遮蔽整个导电垫306，因此在移除离型层104之后，导电垫306不会被暴露出。举例来说，保护区块508a的面积可大于或等于导电垫306的面积。

于清洗制程之后，蚀刻保护区块508a与第一介电层112a，以移除保护区块508a与部分第一介电层112a，进而暴露出导电垫306。然后，可选择性于导电垫306上形成导电球124。于另一实施例中，保护区块508a与第一介电层112a可采用蚀刻率差异大的材料，其中保护区块508a的蚀刻率大于第一介电层112a，在蚀刻时可将保护区块508a完全蚀刻，但第一介电层112a则不会过度蚀刻，使导电垫306曝露出来且与第一介电层112a不在同一平面，并于导电垫306上形成导电球，而本实施例将有助于提升导电球与导电垫306的稳固性。后续，并接着进行切割制程，以形成至少一封装元件300，如图5所示。

上述各实施例所制作出的封装元件可进一步应用至电子设备中。也就是说，封装元件可通过固晶接合的方式与电子设备中的任一电路板或元件接合并电连接。图10所示为本发明的封装元件应用至电子设备的一实例的示意图。如图10所示，经由切割制程沿切割线d1所切割出的封装元件600可进一步设置于任一种电子设备ea中，例如设置于移动装置中，但本发明不限于此。并且，本实例的封装元件600可为上述任一实施例的封装元件。

综上所述，本发明提供的封装元件以及其制作方法是在形成离型层与形成重布线层之间进一步形成整面覆盖的保护层，以保护所形成的重布线层免于在清洗制程或蚀刻制程受到损坏，进而使清洗制程可有效地清洁保护层或导电垫的下表面。藉此，可有助于将导电球黏着于导电垫的下表面，以避免因导电球与导电垫的接合不佳所产生的高阻值或因导电球从导电垫脱落所产生的断路，进而提高产品合格率。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。