半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

mos晶体管是现代集成电路中最重要的元件之一。mos晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅极结构一侧半导体衬底内的源区；位于栅极结构另一侧半导体衬底内的漏区。

mos晶体管的工作原理是：通过在栅极结构施加电压，调节栅极结构底部沟道的电流来产生开关信号。

然而，现有技术形成的mos晶体管构成的半导体器件的性能较差。

技术实现要素：

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；对基底表面进行第一表面处理，第一表面处理采用的气体包括含硫气体；进行第一表面处理后，对基底表面进行氧化处理，在基底表面形成氧化物层；在所述氧化物层表面形成栅介质层。

可选的，所述含硫气体包括h2s。

可选的，所述第一表面处理的过程包括：等离子体化所述含硫气体，形成等离子气体；采用所述等离子气体对基底表面进行处理。

可选的，等离子体化所述含硫气体的源射频功率为500瓦～1200瓦。

可选的，所述第一表面处理的过程包括：采用所述含硫气体直接对基底表面进行处理。

可选的，所述第一表面处理的参数还包括：含硫气体的流量为40sccm～120sccm，腔室压强为0.5mtorr～20mtoor，温度为500℃～1050℃，处理时间为60秒～150秒。

可选的，所述氧化处理包括湿法氧化处理。

可选的，所述湿法氧化处理的参数包括：采用的溶液为含臭氧的水溶液，臭氧的浓度为10ppm～100ppm，氧化时间为30秒～120秒。

可选的，所述氧化物层的厚度为8埃～12埃。

可选的，还包括：在形成所述栅介质层之前，对所述氧化物层进行第二表面处理，第二表面处理采用的溶液包括四甲基氢氧化铵溶液。

可选的，所述第二表面处理的参数包括：四甲基氢氧化铵的质量百分比浓度为1％～4％，处理时间为30秒～120秒。

可选的，四甲基氢氧化铵的质量百分比浓度为2.38％。

可选的，所述栅介质层的材料为高k介质材料。

可选的，所述高k介质材料为al2o3或hfo2。

可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述第一表面处理作用于鳍部表面；所述氧化处理作用于鳍部表面；所述栅介质层横跨所述鳍部。

可选的，所述鳍部的材料为单晶硅或者ⅲ-ⅴ族化合物材料。

可选的，所述基底为平面式半导体衬底；所述平面式半导体衬底的材料为单晶硅或者ⅲ-ⅴ族化合物材料。

可选的，还包括：形成栅电极层，所述栅电极层位于栅介质层上。

本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，所述氧化物层作为栅介质层和基底之间的界面层，避免栅介质层和基底直接接触而引起栅介质层和基底之间界面缺陷较高。采用含硫气体处理基底表面，以降低基底表面材料的缺陷。由于含硫气体呈气体状态，这样含硫气体中的硫离子能够渗透至基底表面材料一定的厚度，使得基底表面材料内在一定厚度范围内均存在硫离子，这样基底表面材料内在一定厚度范围内的缺陷较少。氧化物层为氧化在所述一定厚度范围内均存在硫离子的基底表面材料而形成，因此氧化物层的内部缺陷较少，氧化物层的质量较高。栅介质层在质量较高的氧化物层表面形成，因此使得栅介质层的质量较高，缺陷较少，介质常数较高。综上，降低了栅介质层和基底之间的漏电流，提高了半导体器件的性能。

其次，含硫气体中的硫原子和基底表面的悬挂键结合，减少基底表面的悬挂键，减少基底表面缺陷，进一步提高了氧化物层的质量和栅介质层质量，进一步降低了栅介质层和基底之间的漏电流。

进一步，在形成栅介质层之前，对所述氧化物层进行第二表面处理，第二表面处理采用的溶液包括四甲基氢氧化铵溶液。四甲基氢氧化铵溶液与所述氧化物层表面材料作用，使氧化物层表面具有oh键基团。且由于氧化物层内部整个厚度范围内均具有硫离子，因此利于oh键基团的形成，氧化物层表面具有较多的oh键基团。栅介质层在具有oh键基团导电氧化物层表面形成，oh键基团利于提高栅介质层的质量。

附图说明

图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的性能较差。

一种半导体器件的形成方法，包括：提供基底，所述基底的材料为ⅲ-ⅴ族化合物材料；对基底进行表面处理，所述表面处理采用的溶液为(nh4)2s溶液；进行表面处理后，氧化所述基底表面材料，在基底表面形成氧化物层；在所述氧化物层表面形成高k介质层。

所述氧化物层作为高k介质层和基底之间的界面层，避免高k介质层和基底介质接触引起高k介质层和基底之间界面缺陷较多的问题。对基底表面进行表面处理的目的为降低基底表面材料的缺陷，进而提高氧化物层的质量。

然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：

采用(nh4)2s溶液对基底进行表面处理，(nh4)2s溶液中的硫离子仅附着在基底，(nh4)2s溶液中的硫离子难以渗透至基底表面材料的一定厚度中。这样基底表面一定厚度范围内的材料内部的缺陷难以得到减少，导致氧化物层的质量的改善程度较小，氧化物层中还是具有较多的缺陷，氧化物层的质量不能满足工艺的需要。高k介质层在氧化物层表面形成，导致高k介质层的质量也受到氧化物层质量的影响，高k介质层的质量较差，高k介质层中缺陷较多，高k介质层和基底之间的漏电较大，导致半导体器件的性能较差。

在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底；对基底表面进行第一表面处理，第一表面处理采用的气体包括含硫气体；进行第一表面处理后，对基底表面进行氧化处理，在基底表面形成氧化物层；在所述氧化物层表面形成栅介质层。所述方法提高了半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。

参考图1，提供基底100。

本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，相应的，基底100包括半导体衬底101和位于半导体衬底101上的鳍部102。

本实施例中，所述半导体衬底101的材料为单晶硅。所述半导体衬底101还可以是多晶硅或非晶硅。所述半导体衬底101的材料还可以为锗、锗化硅、砷化镓等半导体材料。

本实施例中，所述鳍部102通过图形化所述半导体衬底101而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。

所述鳍部102的材料为单晶硅或者ⅲ-ⅴ族化合物材料。

本实施例中，所述鳍部102的材料为ⅲ-ⅴ族化合物材料，好处包括：ⅲ-ⅴ族化合物材料的导电性较好，优于单晶硅的导电性，使得沟道中载流子迁移率提高。

在其它实施例中，所述半导体器件为平面式的mos晶体管，相应的，基底为平面式的半导体衬底，所述平面式半导体衬底的材料为单晶硅或者ⅲ-ⅴ族化合物材料。

参考图2，对基底100表面进行第一表面处理，第一表面处理采用的气体包括含硫气体。

所述含硫气体包括h2s。

所述第一表面处理作用于鳍部102表面。

第一表面处理的作用包括：采用含硫气体处理基底100表面，以降低基底100表面材料的缺陷；由于含硫气体呈气体状态，这样含硫气体中的硫离子能够渗透至基底100表面材料一定的厚度，使得基底100表面材料内在一定厚度范围内均存在硫离子，这样基底100表面材料内在一定厚度范围内的缺陷较少；其次，含硫气体中的硫原子和基底100表面的悬挂键结合，减少基底100表面的悬挂键，减少基底100表面缺陷，具体的，使鳍部102表面的悬挂键结合硫原子，减少鳍部102表面的悬挂键，进而降低鳍部102表面的表面态。

所述第一表面处理的过程包括：等离子体化所述含硫气体，形成等离子气体；采用所述等离子气体对基底表面进行处理，具体的，采用所述等离子气体对鳍部102表面进行处理。

等离子体化所述含硫气体的源射频功率为500瓦～1200瓦。

在其它实施例中，含硫气体不被等离子体化，所述第一表面处理的过程包括：采用所述含硫气体直接对基底表面进行处理。

所述第一表面处理的参数还包括：含硫气体的流量为40sccm～120sccm，腔室压强为0.5mtorr～20mtoor，温度为500℃～1050℃，处理时间为60秒～150秒。

本实施例中，含硫气体被等离子体化后形成的等离子气体对基底100表面材料处理，硫离子渗透至更深厚度的基底100表面材料内，且基底100表面材料在一定厚度范围内有较多的硫离子，进一步降低基底表面材料在一定厚度范围内的缺陷。

需要说明的是，当基底100材料为ⅲ-ⅴ族化合物材料时，为了有效降低基底100表面材料的缺陷，需要采用含硫物质，本实施例中，采用含硫气体对基底100表面进行第一表面处理。

所述含硫气体还可以对单晶硅材料的基底100进行表面处理，以降低单晶硅材料的基底100表面材料的缺陷。参考图3，进行第一表面处理后，对基底100表面进行氧化处理，在基底100表面形成氧化物层120。

由于基底100表面材料内在一定厚度范围内的缺陷较少，而氧化物层120为氧化基底表面材料而形成，因此氧化物层120的内部缺陷较少，氧化物层120的质量较高。

具体的，所述氧化处理作用于鳍部102表面，氧化处理后，鳍部102表面具有氧化物层120。

所述氧化物层120的厚度为8埃～12埃。所述氧化物层120的厚度选择此范围的意义包括：若所述氧化物层120的厚度过小，导致后续栅介质层和基底100之间漏电改善程度较小；若所述氧化物层120的厚度过大，导致半导体器件的驱动电压过大。

所述氧化处理包括湿法氧化处理。

本实施例中，所述氧化处理为湿法氧化处理，所述湿法氧化处理的参数包括：采用的溶液为含臭氧的水溶液，臭氧的浓度为10ppm～100ppm，氧化时间为30秒～120秒。

在其它实施例中，所述氧化处理为干法氧化处理。

参考图4，在所述氧化物层120表面形成栅介质层130。

所述栅介质层130横跨鳍部102、且覆盖鳍部102的部分顶部表面和部分侧壁表面。

所述栅介质层130的材料为高k介质材料。所述高k介质材料为al2o3或hfo2。

本实施例中，还包括：形成栅电极层140，所述栅电极层140位于栅介质层130上。

栅介质层130在质量较高的氧化物层120表面形成，因此使得栅介质层130的质量较高，缺陷较少，介质常数较高。综上，降低了栅介质层130和基底100之间的漏电流，提高了半导体器件的性能。

在一个实施例中，形成栅介质层和栅电极层后，在栅介质层和栅电极层两侧的基底中分别形成源漏掺杂区，具体的，在栅介质层和栅电极层两侧的鳍部中分别形成源漏掺杂区。

在另一个实施例中，在基底上形成伪栅极结构；在伪栅极结构两侧基底中分别形成源漏掺杂区；在基底和源漏掺杂区上形成介质层，所述介质层覆盖伪栅极结构的侧壁且暴露出伪栅极结构的顶部表面；形成介质层后，去除伪栅极结构，在介质层中形成栅开口，所述栅开口底部暴露出基底表面，具体的，所述栅开口底部暴露出鳍部表面；对栅开口底部的基底表面进行第一表面处理，第一表面处理采用的气体包括含硫气体；进行第一表面处理后，对栅开口底部的基底表面进行氧化处理，在栅开口底部的基底表面形成氧化物层；形成氧化物层后，在栅开口中形成栅介质层和栅电极层，所述栅介质层位于栅开口的侧壁和底部，所述栅电极层位于栅介质层上，且氧化物层位于栅介质层和基底之间。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

本发明另一实施例还提供一种半导体器件的形成方法，本实施例和前一实施例的区别在于：在形成栅介质层之前，对所述氧化物层进行第二表面处理，第二表面处理采用的溶液包括四甲基氢氧化铵溶液。关于本实施例中与前一实施例中相同的内容，不再详述。

四甲基氢氧化铵溶液与所述氧化物层表面材料作用，使氧化物层表面具有oh键基团。且由于氧化物层内部整个厚度范围内均具有硫离子，因此利于oh键基团的形成，氧化物层表面具有较多的oh键基团。栅介质层在具有oh键基团导电氧化物层表面形成，oh键基团利于提高栅介质层的质量。

所述第二表面处理的参数包括：四甲基氢氧化铵的质量百分比浓度为1％～4％，如2.38％，处理时间为30秒～120秒。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。