在合并N阱块中使用分离N阱单元的方法和装置以及对应的器件与流程

本申请要求于2016年6月6日提交的题为“在合并n阱块中使用分离n阱单元的方法和装置(methodsandapparatusforusingsplitn-wellcellsinamergedn-wellblock)”的美国专利申请no.15/174,684的权益，该专利申请通过整体引用明确地并入本文。

本公开总体上涉及半导体设计，并且更具体地涉及电路和布局构造。

背景技术：

集成电路(ic)器件可以包含处理多个电压电平的功能电路。这种器件通常称为多电压电平器件，并且这种功能电路可以称为多电压电路。多电压电路可以包括但不限于常通(aon)缓冲器/反相器、隔离单元、开关、电平移位器、保持寄存器等。因为多电压电路处理多个电压电平，所以多电压电路中的一些单元可以具有分离n型阱(n阱)和用于提供多个电压电平的多个路线。

合并n阱是连续的n阱，其由一个或多个单元的若干晶体管共享。在电路块中的合并n阱的使用可以提供显著的面积节省机会，并且因此可以在高级电路的设计中是流行的。然而，ic还可以包含具有分离n阱单元的多电压电路。可能期望以不会导致面积开销或路由拥塞、从而使得设计可制造的方式在合并n阱电路块中利用分离n阱单元的架构的改进。

技术实现要素：

以下呈现一个或多个方面的简要概述以便提供对这些方面的基本理解。该概述不是对所有预期方面的广泛概述，并且既不旨在标识所有方面的关键或重要要素，也不旨在描绘任何或所有方面的范围。其唯一目的是以简化的形式呈现一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。

合并n阱电路块可以包含大量分离n阱单元。每个分离n阱单元可能需要被路由到aon电压源，从而导致路由拥塞，甚至使得合并n阱电路块的设计难以或不可能制造。

在本公开的一个方面，提供了一种金属氧化物半导体(mos)器件。mos器件可以包括在第一方向上彼此相邻的第一组单元。第一组单元中的每个单元可以包括耦合到第一电压源的n阱。mos器件可以包括在第一方向上彼此相邻并且在与第一方向正交的第二方向上与第一组单元相邻的第二组单元。第二组单元每个可以包括彼此分离的第一n阱、第二n阱和第三n阱。每个第一n阱可以与第一组单元中的相邻单元的n阱连续。第二n阱可以在第一n阱与第三n阱之间。第一n阱和第三n阱可以耦合到第一电压源。第二n阱可以耦合到不同于第一电压源的第二电压源。mos器件可以包括在第二组单元中在第一方向上延伸的互连件。互连件可以向第二组单元中的每个单元的第一n阱提供第一电压源。

在本公开的另一方面，提供了一种用于操作mos器件的方法和装置。该装置可以向在第一方向上彼此相邻的第一组单元提供第一电压。第一组单元中的每个单元可以包括被提供有第一电压的n阱。该装置可以向在第一方向上彼此相邻并且在与第一方向正交的第二方向上与第一组单元相邻的第二组单元提供第一电压和不同于第一电压的第二电压。第二组单元每个可以包括彼此分离的第一n阱、第二n阱和第三n阱。每个第一n阱可以与第一组单元中的相邻单元的n阱连续。第二n阱可以在第一n阱与第三n阱之间。可以为第一n阱和第三n阱提供第一电压。可以为第二n阱提供第二电压。该装置可以在第二组单元中的在第一方向上延伸的互连件中传播第一电压。互连件可以向第二组单元中的每个单元的第一n阱提供第一电压。

为了实现前述和相关目的，一个或多个方面包括在下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个方面的某些说明性特征。然而，这些特征仅指示可以采用各个方面的原理的各种方式中的一些方式，并且该描述旨在包括所有这些方面及其等同物。

附图说明

图1是示出根据本公开的各个方面的示例半导体裸片的图。

图2a是示出双高度分离n阱单元的布局视图的图。

图2b是示出双高度合并n阱单元和单高度合并n阱单元的布局视图的图。

图3是示出在合并n阱电路块中使用分离n阱单元的示例的逻辑视图的图。

图4是示出在合并n阱电路块中混合分离n阱单元的实现示例的图。

图5是示出分离n阱单元的布局视图的图。

图6是示出放置在两个合并n阱单元之间的分离n阱单元的布局视图的图。

图7是示出放置在合并n阱电路块中的多个分离n阱单元的布局视图的图。

图8是示出放置在合并n阱电路块中的多个分离n阱单元的另一布局视图的图。

图9是操作mos器件的方法的流程图。

具体实施方式

以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实践本文中描述的概念的仅有配置。详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，众所周知的结构和部件以框图形式示出，以避免模糊这些概念。

现在将参考各种装置和方法呈现电信系统的若干方面。这些装置和方法将在以下详细描述中描述，并且在附图中通过各种框、部件、电路、过程、算法等(统称为“要素”)来说明。这些要素可以使用电子硬件、计算机软件或其任何组合来实现。将这些要素实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。

举例来说，要素或要素的任何部分或要素的任何组合可以实现为包括一个或多个处理器的“处理系统”。处理器的示例包括微处理器、微控制器、图形处理单元(gpu)、中央处理单元(cpu)、应用处理器、数字信号处理器(dsp)、精简指令集计算(risc)处理器、片上系统(soc)、基带处理器、现场可编程门阵列(fpga)、可编程逻辑器件(pld)、状态机、门控逻辑、分立硬件电路和被配置为执行贯穿本公开所描述的各种功能的其他合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应当广义地解释为指令、指令集、代码、代码段、程序代码、程序、子程序、软件部件、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、函数等，无论是称为软件、固件、中间件、微代码、硬件描述语言还是其他。

因此，在一个或多个示例实施例中，所描述的功能可以用硬件、软件或其任何组合来实现。如果以软件实现，则功能可以存储在计算机可读介质上或作为一个或多个指令或代码编码在计算机可读介质上。计算机可读介质包括计算机存储介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程rom(eeprom)、光盘存储器、磁盘存储器、其他磁存储设备、前述类型的计算机可读介质的组合、或者可以用于以可以由计算机访问的指令或数据结构的形式存储计算机可执行代码的任何其他介质。

图1是示出根据本公开的各种方面的示例半导体裸片100的图。如图1所示，半导体裸片100包括中央处理单元(cpu)102、第一模块104、第二模块106和缓冲器108。在图1中，第一传输线110从cpu102路由到缓冲器108的输入，并且第二传输线112从缓冲器108的输出路由到第二模块106。缓冲器108可以用于增加由cpu102向第二模块106传输的信号的强度，以确保由第二模块106成功接收到信号。

如图1所示，第一传输线110的一部分、缓冲器108和第二传输线112的一部分位于半导体裸片100的其中配置有第一模块104的布局的区域(在图1中用虚线表示)中。第一模块104由第一电压源(例如，“vddx”)供电，并且缓冲器108由可以独立于(和/或不同于)第一电压源的第二电压源(例如，“vdd_ext”)供电。因此，在第一电压源断电(例如，当第一模块104未使用时)以节省半导体裸片100的能量供应期间，第二电压源可以保持接通以继续向缓冲器108供电。这样，在第一电压源断电期间，可以通过缓冲器108来加强从cpu到第二模块106的信号。

图2a是示出双高度分离n阱单元200的布局视图的图。如图2a所示，分离n阱单元200包括三个单独的n阱208、210和212。n阱208和210由间隔220分开，并且n阱210和212由间隔222分开。两个功率轨202沿着单元200的顶部边缘和底部边缘水平地横跨分离n阱单元200延伸。功率轨202可以从第一电压源(例如，vssx)向单元200提供功率。功率轨204水平地横跨分离n阱单元200延伸。功率轨204可以从第二电压源(例如，vddx)向n阱208和212提供功率。第二电压源可以具有比第一电压源更高的电压电平。功率轨206竖直延伸以从第三电压源(例如，vdd_ext)向n阱210提供功率。第三电压源可以具有与第二电压源不同的电压电平。第三电压源可以具有比第一电压源更高的电压电平。

图2b是示出双高度合并n阱单元250和单高度合并n阱单元280的布局视图的图。如图2b所示，双高度合并n阱单元250包括合并n阱258。由于合并n阱258，消除了不同n阱之间的间隔。两个功率轨252沿着单元250的顶部边缘和底部边缘水平地横跨合并n阱单元250延伸。功率轨252可以从第一电压源(例如，vssx，其可以是接地)向单元250提供功率。功率轨254水平地横跨合并n阱单元250延伸。功率轨254可以从第二电压源(例如，vddx)向单元250提供功率。第二电压源可以具有比第一电压源更高的电压电平。功率轨256竖直延伸以从第三电压源(例如，vdd_ext)向合并n阱258提供功率。第三电压源可以具有与第二电压源不同的电压电平。第三电压源可以具有比第一电压源更高的电压电平。

单高度合并n阱单元280包括合并n阱288。由于合并n阱288，消除了不同n阱之间的间隔。功率轨282沿着单元280的底部边缘水平地横跨合并n阱单元280延伸。功率轨282可以从第一电压源(例如，vssx)向单元280提供功率。功率轨284水平地横跨合并n阱单元250延伸。功率轨284可以从第二电压源(例如，vddx)向单元280提供功率。第二电压源可以具有比第一电压源更高的电压电平。功率轨286竖直延伸以从第三电压源(例如，vdd_ext)向合并n阱288提供功率。第三电压源可以具有与第二电压源不同的电压电平。第三电压源可以具有比第一电压源更高的电压电平。与为不同n阱提供不同电压电平(例如，vddx和vdd_ext)的分离n阱单元200相比，双高度合并n阱单元250和单高度合并n阱单元280分别向合并n阱258和288提供单个电压电平(例如，vdd_ext)。

如图2a和2b所示，合并n阱单元(例如，单元250)可以明显小于分离n阱对应物(例如，单元200)。面积缩减通过消除单独的n阱之间的间隔(例如，220和222)来实现。在一种配置中，合并n阱单元可以带来电网节省，因为合并n阱功率管理单元(例如，磁头开关单元)可以具有更多的驱动能力。在一种配置中，合并n阱单元可以允许布局规划优化，因为可以在不会产生大的面积损耗的情况下，通过使用常通缓冲器通过合并n阱块路由信号来避免顶层信道。

图3是示出在合并n阱电路块300中使用分离n阱单元的示例的逻辑视图的图。在该示例中，合并n阱电路块300包括合并n阱隔离单元302、用于第一功率域(例如，vdd_cx)中的信号的合并n阱aon缓冲器304、磁头开关306、常规缓冲器308、具有合并n阱的上升沿触发(ret)触发器310、具有用于第二功率域(例如，vdd_mx)中的信号的分离n阱的分离n阱aon缓冲器312、以及存储器314。

磁头开关306耦合到第一功率域(例如，vdd_cx)并且执行针对第一功率域中的电路的功率门控。磁头开关306输出第一功率域的可切换版本(例如，vdd_cx_sw)。当第一功率域中的电路未被使用时，磁头开关306可以关闭第一功率域的可切换版本以节省功率。第一功率域的aon版本被提供给诸如aon缓冲器304和312等电路以维持它们的连续操作。在一种配置中，第一功率域的aon版本由第一功率域(例如，vdd_cx)提供，而不经过磁头开关306。

在合并n阱电路块300中，合并n阱由诸如常规缓冲器308和ret触发器310等电路共享。在一种配置中，第一功率域的aon版本耦合到合并n阱。在一种配置中，n阱的分接可以使用分接单元将n阱连接到第一功率域的aon版本来完成。

然而，如分离n阱aon缓冲器312等单元可以另外由具有与第一功率域不同的电压电平的第二功率域(例如，vdd_mx)供电，以便将信号路由到存储器314。结果，分离n阱aon缓冲器312可以具有分离的n阱320、322和324，因为合并n阱不能耦合到两个不同的电压电平。在一种配置中，n阱320和324可以耦合到第一功率域的aon版本，并且n阱322可以耦合到第二功率域。在一种配置中，为了将n阱320耦合到第一功率域的aon版本，可以为n阱320添加额外的功率引脚(例如，vddaon)。在这样的配置中，n-阱320短接到vddaon引脚，并且第一功率域(例如，vdd_cx)的aon版本可以被路由到vddaon引脚，使得n阱320耦合到第一功率域的aon版本。因为在合并n阱电路块300中可能存在大量分离n阱单元，并且每个分离n阱单元可能需要被路由到第一功率域的aon版本，所以可能发生路由拥塞，从而难以或不可能制造合并n阱电路块300的设计。

在图3的示例中，在合并n阱电路块300中使用具有分离n阱的aon缓冲器。然而，本领域普通技术人员将认识到，可以在合并n阱电路块300中使用不能在n阱中合并的其他单元(例如，aon反相器、隔离单元、开关、电平移位器、再现寄存器等)。因此，挑战在于将这些分离n阱单元良好地集成在合并n阱电路块中(例如，300)，而不会导致面积损耗，不会引起路由拥塞，并且不会引起闩锁问题。

图4是示出在合并n阱电路块400中混合分离n阱单元的实现示例的图。在该示例中，合并n阱电路块400包括分接单元402、416、合并n阱单元404、408、412、414和分离n阱单元406、410。

分接单元402和416分别位于合并n阱电路块400的左侧和右侧。分接单元402和416中的每个将其n阱连接到第一电压源(例如，vdd_cx)。因为合并n阱单元404与分接单元402相邻，所以合并n阱单元404的n阱邻接分接单元402的n阱以形成合并n阱。类似地，因为合并n阱单元412与合并n阱单元414相邻，而合并n阱单元414与分接单元402相邻，所以合并n阱单元412的n阱邻接合并n阱单元414的n阱，而合并n阱单元414的n阱邻接分接单元416的n阱。因此，单元412、414和416的n阱形成合并n阱。如图4所示，n阱邻接断开，因为分离n阱单元406和410放置在合并n阱单元之间。

合并n阱单元404、408、412和414中的每个在内部分接到第一电压源的默认可切换版本(例如，vdd_cx_sw)。类似地，分离n阱单元406和410中的每个在内部分接到第一电压源的默认可切换版本。分离n阱单元406和410中的每个也在内部分接到第二电压源(例如，vdd_mx)。第二电压源可以具有与第一电压源不同的电压电平。

因为合并n阱单元408在分离n阱单元406和410之间，所以合并n阱单元408与通过分接单元402和406连接到第一电压源的合并n阱分离。结果，合并n阱单元408可能需要将第一电压源路由到其n阱。在合并n阱电路块400中可能存在大量分离n阱单元。因此，可能存在大量合并n阱单元，其需要第一电压源到它们的n阱的单独路线。因此，可能存在由将分离n阱单元集成到合并n阱电路块400中而引起的面积损耗或路由拥塞。

复杂性来自以下事实：某些单元(例如，功率管理单元)不能被制作为合并n阱单元。电平移位器是一种广泛使用的分离n阱单元。另一示例是分离n阱aon缓冲器，其在非默认功率域(例如，vdd_mx)中路由信号。挑战在于将这些分离n阱单元良好地集成在合并n阱电路块(例如，400)中，而不会引起面积损耗，不会引起路由拥塞，并且不会引起闩锁问题。

图5是示出分离n阱单元500的布局视图的图。在一种配置中，分离n阱单元500可以是上面参考图4描述的分离n阱单元406或410。如图5所示，分离n阱单元500包括三个单独的n阱508、510和512。n阱508和510由间隔520分开，并且n阱510和512由间隔522分开。

两个功率轨502沿着单元500的顶部边缘和底部边缘横跨分离n阱单元500水平地延伸。功率轨502可以从第一电压源(例如，vssx)向单元500提供功率。功率轨504横跨分离n阱单元500水平地延伸。功率轨504可以从第二电压源(例如，vddx)向单元500提供功率。第二电压源可以具有比第一电压源更高的电压电平。在一种配置中，第二电压源可以是上面参考图3和4描述的aon电压源(例如，vdd_cx)的默认可切换版本(例如，vdd_cx_sw)。功率轨506竖直延伸以从第三电压源(例如，vdd_ext)向n阱510提供功率。第三电压源可以具有与第二电压源不同的电压电平。第三电压源可以具有比第一电压源更高的电压电平。在一种配置中，第三电压源可以是上面参考图3和4描述的非默认电压源(例如，vdd_mx)。

如图5所示，n阱508具有功率引脚524。因此，代替n阱508通过功率轨504在内部分接到第二电压源(例如，vddx)，n阱508可以通过功率引脚524分接到aon电压源(例如，vdd_cx)。在一种配置中，aon电压源可以是第二电压源的aon版本。类似地，n阱512具有功率引脚526。因此，代替n阱512通过功率轨504在内部分接到第二电压源，n阱512可以通过功率引脚526分接到aon电压源。

图6是示出放置在两个合并n阱单元630和634之间的分离n阱单元632的布局视图的图600。在一种配置中，分离n阱单元632可以是上面描述的分离n阱单元406、410或500。如图6所示，分离n阱单元632包括三个单独的n阱608、610和612。合并n阱单元630和634分别包括n阱614和618。合并n阱单元630的n阱614与分离n阱单元632的n阱608连续。合并n阱单元634的n阱618与分离n阱单元632的n阱612连续。

功率轨602横跨单元630、632和634水平地延伸。功率轨602可以从第一电压源(例如，vssx)向单元630、632、634提供功率。功率轨604横跨单元630、632和634水平地并且与功率轨602并行地延伸。功率轨604可以从第二电压源(例如，vddx)向单元630、632和634提供功率。第二电压源可以具有比第一电压源更高的电压电平。在一种配置中，第二电压源可以是上面参考图3和4描述的aon电压源(例如，vdd_cx)的默认可切换版本(例如，vdd_cx_sw)。n阱610可以具有耦合到第三电压源(例如，vdd_ext)的功率引脚640。第三电压源可以具有与第二电压源不同的电压电平。第三电压源可以具有比第一电压源更高的电压电平。在一种配置中，第三电压源可以是上面参考图3和4描述的非默认电压源(例如，vdd_mx)。

如图6所示，n阱608具有功率引脚624。因此，代替n阱608通过功率轨604在内部分接到第二电压源(例如，vddx)，n阱608可以通过功率引脚624分接到aon电压源(例如，vdd_cx)。在一种配置中，aon电压源可以是第二电压源的aon版本。类似地，n阱612具有功率引脚626。因此，代替n阱612通过功率轨604在内部分接到第二电压源，n阱612可以通过功率引脚626分接到aon电压源。在一种配置中，功率引脚624和626可以分别是上面参考图5所述的功率引脚524和526。

在一种配置中，互连件620可以连接功率引脚624和626。互连件620可以是金属2(m2)层互连件。互连件620可以从n阱608向n阱612传播功率，反之亦然。结果，如果n阱608耦合到aon电压源，例如，通过将aon电压源路由到功率引脚624或者通过n阱614，则n阱612可以能够通过互连件620耦合到aon电压源。类似地，如果n阱612耦合到aon电压源，例如，通过将aon电压源路由到功率引脚626或者通过n阱618，则n阱608可以能够通过互连件620耦合到aon电压源。

在合并n阱电路块中可能存在大量分离n阱单元。如果这些分离n阱单元中的每个的功率引脚(例如，624或626)分接到aon电压源，则可能导致显著的功率路由拥塞，并且甚至不可能制造该设计。在一种配置中，本公开中公开的合并n阱电路块中的分离n阱单元的布置/结构确保功率路由拥塞最小化，分离n阱单元可以安全地与常规合并n阱单元邻接，并且闩锁问题得到解决。

图7是示出放置在合并n阱电路块700中的多个分离n阱单元704的布局视图的图。在一种配置中，每个分离n阱单元704可以是上述分离n阱单元406、410、500或632。如图7所示，分离n阱单元704在第一方向(例如，图7中的竖直方向)上彼此相邻。每个分离n阱单元704包括三个单独的n阱712、714和716。分离n阱单元704放置在第一组合并n阱单元702与第二组合并n阱单元706之间。因此，分离n阱单元704在与第一方向正交的第二方向(例如，图7中的水平方向)上与第一组合并n阱单元702和第二组合并n阱单元706相邻。合并n阱单元702的每个n阱710与与合并n阱单元702相邻的分离n阱单元704的n阱712连续。每个合并n阱单元706包括n阱718。合并n阱单元706的每个n阱718与与合并n阱单元706相邻的分离n阱单元704的n阱716连续。

每个n阱712可以具有可以耦合到aon电压源(例如，vdd_cx)的功率引脚724。类似地，每个n阱716可以具有可以耦合到aon电压源的功率引脚726。在一种配置中，功率引脚724可以是上面在图5和6中描述的功率引脚524或624，并且功率引脚726可以是上面在图5和6中描述的功率引脚526或626。

在一种配置中，分离n阱单元704可以在第一方向上对准，其中每个分离n阱单元704的功率引脚724在第一方向上对准。在这样的配置中，互连件720可以在第一方向上横跨合并n阱电路块700延伸，并且将所有功率引脚724短接。在一种配置中，互连件720可以是金属3(m3)层互连件。在一种配置中，互连件720可以以更大的间隔(例如，每n个单元，n>1)在m3层与金属8(m8)层之间分接到aon电压源，因为电流要求对于该路径并不重要。

在一种配置中，互连件722可以在第二方向上横跨分离n阱单元704延伸，并且连接功率引脚724和726。互连件722可以是m2层互连件。在一种配置中，互连件722可以是上面参考图6描述的互连件620。互连件722可以从n阱712到n阱716传播功率，反之亦然。结果，如果n阱712耦合到aon电压源，例如，通过互连件720，则n阱716可以能够通过互连件722耦合到aon电压源。类似地，如果n阱716耦合到aon电压源，例如，通过将aon电压源路由到功率引脚726或者通过n阱718，则n阱712可以能够通过互连件722耦合到aon电压源。

图8是示出放置在合并n阱电路块800中的多个分离n阱单元的另一布局视图的示图。如图8所示，合并n阱电路块800包括多行单元。在一种配置中，合并n阱电路块800可以包括第一组行820和第二组行822。第一组行820可以在第一方向(例如，图8中的竖直方向)上彼此相邻。第二组行822可以在第一方向上彼此相邻。在一种配置中，合并n阱电路块800的每一行(例如，行802、804或814)可以包括在与第一方向正交的第二方向(例如，图8中的水平方向)上彼此相邻的合并n阱单元702、分离n阱单元704和合并n阱单元706(未示出)，如上面参考图7所述。在一种配置中，每一行可以具有不同的长度。例如，行802具有与行804不同的长度。

一行中的分离n阱可以具有可以耦合到aon电压源(例如，vdd_cx)的功率引脚(未示出)。在一种配置中，功率引脚可以是上述功率引脚524、624、724、526、626或726。在一种配置中，第一组行820中的每行中的分离n阱单元可以在第一方向上对准，其中每个分离n阱单元的功率引脚在第一方向上对准。在这样的配置中，互连件812可以在第一方向上横跨第一组行820延伸，并且将所有功率引脚短接。在一种配置中，互连件812可以是m3层互连件。在一种配置中，互连件812可以以更大的间隔(例如，每n个单元，n>1)在m3层与m8层之间分接到aon电压源，因为电流要求对于该路径并不重要。类似地，第二组行822中的每行中的分离n阱单元可以在第一方向上对准，其中每个分离n阱单元的功率引脚在第一方向上对准。在这样的配置中，互连件814可以在第一方向上横跨第二组行822延伸，并且将所有功率引脚短接。在一种配置中，互连件814可以是m3层互连件。在一种配置中，互连件814可以以更大的间隔(例如，每n个单元，n>1)在m3层与m8层之间分接到aon电压源，因为电流要求对于该路径并不重要。

在一种配置中，上面在图1至8中描述的合并n阱电路块是mos器件。mos器件可以包括在第一方向(例如，图7和8中的竖直方向)上彼此相邻的第一组单元(例如，合并n阱单元702)。第一组单元中的每个单元可以包括耦合到第一电压源(例如，aon电压源vdd_cx)的n阱(例如，710)。

mos器件可以包括在第一方向(例如，图7和8中的竖直方向)上彼此相邻并且在与第一方向正交的第二方向(例如，图7和图8中的水平方向)上与第一组单元(702)相邻的第二组单元(例如，分离n阱单元704)。第二组单元(704)每个可以包括彼此分离的第一n阱(例如，712)、第二n阱(例如，714)和第三n阱(例如，716)。每个第一n阱(712)可以与第一组单元(702)中的相邻单元的n阱(例如，710)连续。第二n阱(714)可以在第一n阱(712)与第三n阱(716)之间。第一n阱(712)和第三n阱(716)可以耦合到第一电压源。第二n阱可以耦合到与第一电压源不同的第二电压源(例如，非默认电压源vdd_mx)。

mos器件可以包括在第二组单元(704)中在第一方向(例如，图7和8中的竖直方向)上延伸的互连件(例如，720)。互连件(720)可以向第二组单元(704)中的每个单元的第一n阱(712)提供第一电压源。

在一种配置中，第一n阱(712)与第二组单元(704)中的每个单元的第一侧相邻，并且第三n阱(716)与第二组单元(704)中的每个单元的第二侧相邻。第二侧与第一侧相对。在一种配置中，第二组单元(704)在第一侧在第一方向(例如，图7和8中的竖直方向)上对准。在一种配置中，互连件(720)在与第一侧相邻的第一n阱(712)之上在第一方向(例如，图7和8中的竖直方向)上延伸。

在一种配置中，第一组单元(702)中的每个单元包括在n阱(710)的区域内的多个p型mos(pmos)晶体管。多个pmos晶体管的子集可以由可切换电压源(例如，可切换电压源vdd_cx_sw)供电。在一种配置中，互连件(720)可以在m3层上并且是m3层互连件。

在一种配置中，mos器件还可以包括在第二组单元(704)中的每个单元中在第二方向(例如，图7和8中的水平方向)上延伸的第二互连件(例如，722)。第二互连件(722)可以将第一电压源从第二组单元(704)中的每个单元中的第一n阱(712)耦合到第三n阱(716)。

在一种配置中，mos器件还可以包括在第一方向(例如，图7和8中的竖直方向)上彼此相邻的第三组单元(例如，合并n阱单元706)。第三组单元(706)可以在第二方向(例如，图7和8中的水平方向)上与第二组单元(704)相邻。第三组单元(706)中的每个可以包括与第二组单元(704)中的相邻单元的第三n阱(例如，716)连续的n阱(例如，718)。第三组单元(706)中的每个n阱(718)可以通过第二组单元(704)的对应的相邻单元的第三n阱(716)耦合到第一电压源。在一种配置中，第一组单元(702)、第二组单元(704)和第三组单元(706)的每个单元中的晶体管可以是鳍式场效应晶体管(finfet)。

图9是操作mos器件的方法的流程图900。该方法可以由mos器件(例如，上面参考图1至图8描述的合并n阱电路块)执行。在902处，器件向在第一方向(例如，图7中的竖直方向)上彼此相邻的第一组单元(例如，合并n阱单元702)提供第一电压(例如，来自vdd_cx的aon电压)。第一组单元中的每个单元包括被提供有第一电压的n阱(例如，710)。

在904处，器件向在第一方向上彼此相邻并且在与第一方向正交的第二方向(例如，图7中的水平方向)上与第一组单元相邻的第二组单元(例如，分离n阱单元704)提供第一电压和与第一电压不同的第二电压(例如，来自vdd_mx的非默认电压)。第二组单元每个包括彼此分离的第一n阱(例如，712)、第二n阱(例如，714)和第三n阱(例如，716)。每个第一n阱与第一组单元中的相邻单元的n阱(例如，710)连续。第二n阱可以在第一n阱与第三n阱之间。可以为第一n阱和第三n阱提供第一电压。可以为第二n阱提供第二电压。

在一种配置中，第一组单元中的每个单元可以包括在n阱的区域内的若干pmos晶体管(例如，710)。pmos晶体管的子集可以由可切换电压源(例如，vdd_cx_sw)供电。

在906处，器件可以在第二组单元中的在第一方向上延伸的互连件(例如，互连件720)中传播第一电压。互连件可以向第二组单元中的每个单元的第一n阱提供第一电压(例如，来自vdd_cx的aon电压)。

在一种配置中，第一n阱可以与第二组单元中的每个单元的第一侧相邻，并且第三n阱可以与第二组单元中的每个单元的第二侧相邻。第二侧可以与第一侧相对。在一种配置中，第二组单元可以在第一侧在第一方向上对准。在一种配置中，互连件可以在第一方向上在与第一侧相邻的第一n阱之上延伸。在一种配置中，互连件可以在m3层上并且是m3层互连件。

在908处，器件可以可选地在第二组单元中的每个单元中的在第二方向上延伸的第二互连件(例如，互连件722)中传播第一电压。第二互连件可以将第一电压从在第二组单元的每个单元中的第一n阱(例如，712)传播到第三n阱(例如，716)。

在910处，器件可以可选地向在第一方向上彼此相邻的第三组单元(例如，合并n阱单元706)提供第一电压。第三组单元可以在第二方向上与第二组单元相邻。第三组单元中的每个单元可以包括与第二组单元中的相邻单元的第三n阱(例如，716)连续的n阱(例如，718)。可以通过第二组单元中的对应的相邻单元的第三n阱向第三组单元的每个n阱提供第一电压(例如，vdd_cx的aon电压)。

在一种配置中，第一、第二和第三组单元中的每个单元中的晶体管可以是鳍式场效应晶体管(finfet)。finfet也可以称为多栅极场效应晶体管(fet)(mugfet)、三栅极fet或多栅极fet。当mugfet的两个栅极连接在一起时，这种器件可以被称为栅极短接的finfet或栅极连接的finfet。

在一种配置中，上面参考图1至图8描述的合并n阱电路块可以是用于操作mos器件的装置。

在一种配置中，该装置包括用于向在第一方向上彼此相邻的第一组单元提供第一电压的部件。第一组单元中的每个单元包括被提供有第一电压的n阱。在一种配置中，用于向在第一方向上彼此相邻的第一组单元提供第一电压的部件可以执行上面参考图9的902所描述的操作。在一种配置中，用于向在第一方向上彼此相邻的第一组单元提供第一电压的部件可以是合并n阱单元702、功率引脚724或726、或者互连件720或722。

在一种配置中，该装置包括用于向在第一方向上彼此相邻并且在与第一方向正交的第二方向上与第一组单元相邻的第二组单元提供第一电压和不同于第一电压的第二电压的部件。第二组单元每个可以包括彼此分离的第一n阱、第二n阱和第三n阱。每个第一n阱可以与第一组单元中的相邻单元的n阱连续。第二n阱可以在第一n阱与第三n阱之间。可以为第一n阱和第三n阱提供第一电压。可以为第二n阱提供第二电压。在一种配置中，用于向在第一方向上彼此相邻并且在与第一方向正交的第二方向上与第一组单元相邻的第二组单元提供第一电压和不同于第一电压的第二电压的部件可以执行上面参考图9的904所描述的操作。在一种配置中，用于向在第一方向上彼此相邻并且在与第一方向正交的第二方向上与第一组单元相邻的第二组单元提供第一电压和不同于第一电压的第二电压的部件可以是分离n阱单元704、功率引脚640、功率引脚724或726、或者互连件720或722。

在一种配置中，该装置可以包括用于在第二组单元中的在第一方向上延伸的互连件中传播第一电压的部件。互连件可以向第二组单元中的每个单元的第一n阱提供第一电压。在一种配置中，用于在第二组单元中的在第一方向上延伸的互连件中传播第一电压的部件可以执行上面参考图9的906所描述的操作。在一种配置中，用于在第二组单元中的在第一方向上延伸的互连件中传播第一电压的部件可以是互连件720。

在一种配置中，该装置可以包括用于在第二组单元中的每个单元中的在第二方向上延伸的第二互连件中传播第一电压的部件。第二互连件可以将第一电压从第二组单元的每个单元中的第一n阱传播到第三n阱。在一种配置中，用于在第二组单元中的每个单元中的在第二方向上延伸的第二互连件中传播第一电压的部件可以执行上面参考图9的908所描述的操作。在一种配置中，用于在第二组单元中的每个单元中的在第二方向上延伸的第二互连件中传播第一电压的部件可以是互连件722。

在一种配置中，该装置可以包括用于向在第一方向上彼此相邻的第三组单元提供第一电压的部件。第三组单元可以在第二方向上与第二组单元相邻。第三组单元中的每个单元可以包括与第二组单元中的相邻单元的第三n阱连续的n阱。可以通过第二组单元中的对应的相邻单元的第三n阱向第三组单元的每个n阱提供第一电压。在一种配置中，用于向在第一方向上彼此相邻的第三组单元提供第一电压的部件可以执行上面参考图9的910所描述的操作。在一种配置中，用于向在第一方向上彼此相邻的第三组单元提供第一电压的部件可以是合并n阱单元706、功率引脚724或726、或者互连件720或722。

如上文中参考图1至图9所述，提供了使用分离n阱单元的示例性合并n阱电路块。合并n阱电路块可以具有在第一方向(例如，图7和8中的竖直方向)上对准的一组分离n阱单元，其中每个分离n阱单元的功率引脚对准。该组分离n阱单元的对准的功率引脚可以短接到在第一方向上延伸的第一互连件，并且aon电压源可以通过互连件提供给该组分离n阱单元。第二互连件可以横跨每个分离n阱单元延伸以连接分离n阱单元的两侧的两个功率引脚，以从一个合并n阱向另一合并n阱提供aon电压源。合并n阱电路块中的分离n阱单元的这种布置/结构确保功率路由拥塞最小化，分离n阱单元可以安全地与常规合并n阱单元邻接，并且闩锁问题得到解决。

应当理解，所公开的过程/流程图中的框的特定顺序或层次是示例性方法的说明。基于设计偏好，可以理解，可以重新排列过程/流程图中的框的特定顺序或层次。此外，可以组合或省略一些框。所附方法权利要求以样本顺序呈现各种框的要素，并不表示限于所呈现的特定顺序或层次。

提供先前的描述是为了使得所属领域的技术人员能够实践本文中描述的各种方面。对于本领域技术人员来说，对这些方面的各种修改是很清楚的，并且本文中定义的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文中所示的方面，而是与符合语言权利要求的全部范围相一致，其中除非具体如此陈述，否则对单数要素的引用并不旨在表示“一个且仅一个”，而是“一个或多个”。“示例性”一词在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为比其他方面优选或有利。除非另外特别说明，否则术语“一些”是指一个或多个。诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”和“a、b、c或其任何组合”等组合包括a、b和/或c的任何组合，并且可以包括多个a、多个b或多个c。具体地，诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”和“a、b、c或其任何组合”等组合可以是仅a、仅b、仅c、a和b、a和c、b和c、或a和b和c，其中任何这样的组合可以包含a、b或c中的一个或多个成员。本领域普通技术人员已知的或者后来知道的在本公开中描述的各个方面的要素的所有结构和功能等同物通过引用明确地并入本文，并且旨在由权利要求书涵盖。此外，本文中公开的内容都不旨在献给公众，无论在权利要求中是否明确地限定了这样的公开内容。单词“模块”、“机构”、“要素”、“设备”等可能不能代替单词“部件”。因此，任何权利要求的要素都不应当被解释为部件加功能，除非使用短语“用于……的部件”明确地叙述了要素。