堆叠基底电感器的制作方法

所公开的主题的领域总体上涉及器件和制造器件的方法。特别地，所公开的主题的领域涉及堆叠基底电感器以及包含堆叠基底电感器的器件封装件。

背景技术：

在用于射频(rf)应用和功率应用等的器件中，使用电感器。电感器可以帮助最小化功率波动，并且从而提高诸如芯片组电源中的稳定性。通常希望将电感器集成在诸如电源管理集成电路(pmic)等器件封装件中。图1a示出了常规的pmic100a。如图所示，常规的pmic100a包括插入器基底110，插入器基底110上安装有管芯基底120。而且，管芯130和表面安装器件(smd)功率电感器140设置在管芯基底120内。图1b示出了另一种常规的pmic100b。图1a和1b之间的差异在于，在图1a中，smd功率电感器140安装在插入器基底110上，而在图1a中，smd功率电感器140被提供为独立的器件。

但是在两种常规器件中，都提供单独的smd功率电感器140。具有单独的电感器可以降低集成密度，降低灵活性，增加总占用面积并且增加成本，等等。而且，当单独的smd功率电感器140安装在插入器基底110上(诸如在图1a中)时，器件封装件100a的总高度增加。

技术实现要素：

本“发明内容”标识一些示例方面的特征，而不是对所公开的主题的排他性或详尽描述。本“发明内容”中是否包括或省略特征或方面并不旨在表示这样的特征的相对重要性。附加的特征和方面被描述，并且在阅读以下详细描述以及查看形成其一部分的附图时对于本领域技术人员将是清楚的。

公开了一种示例性堆叠基底电感器。示例性堆叠基底电感器可以包括第一基底、堆叠在第一基底上的第二基底、在第一基底内的第一电感器、以及在第二基底内的第二电感器。堆叠基底电感器还可以包括在第一基底和/或第二基底内的电感器互连件。电感器互连件可以将第一电感器与第二电感器电耦合。第一电感器的芯区域可以称为第一芯区域，并且第二电感器的芯区域可以称为第二芯区域。第一芯区域的至少一部分可以与第二芯区域的至少一部分重叠。

公开了一种示例性器件封装件。示例器件封装件可以包括第一基底、堆叠在第一基底上的第二基底、在第一基底内的第一电感器、在第二基底内的管芯、以及也在第二基底内的第二电感器。器件封装件还可以包括在第一基底和/或第二基底内的电感器互连件。电感器互连件可以将第一电感器与第二电感器电耦合。第一电感器的芯区域可以称为第一芯区域，并且第二电感器的芯区域可以称为第二芯区域。第一芯区域的至少一部分可以与第二芯区域的至少一部分重叠。

公开了一种制造器件封装件的示例性方法。该方法可以包括提供第一基底，在第一基底内提供第一电感器，在第一基底上堆叠第二基底，以及在第二基底内提供管芯和第二电感器。该方法还可以包括在第一基底和/或第二基底内提供电感器互连件以便将第一电感器与第二电感器电耦合。第一电感器的芯区域可以称为第一芯区域，并且第二电感器的芯区域可以称为第二芯区域。在该方法中，第一电感器和第二电感器可以被提供为使得第一芯区域的至少一部分与第二芯区域的至少一部分重叠。

附图说明

附图被呈现以帮助描述所公开的主题的一个或多个方面的示例，并且附图被提供以仅用于说明示例而非限制示例。

图1a和1b示出了常规器件封装件的示例；

图2示出了具有堆叠基底电感器的示例器件封装件的侧视图；

图3示出了集成有磁芯的示例器件封装件的侧视图；

图4示出了示例堆叠基底电感器的透视图；

图5示出了具有堆叠基底电感器的示例器件封装件的俯视图；

图6示出了具有堆叠基底电感器的另一示例器件封装件的俯视图；

图7示出了具有堆叠基底电感器的又一示例器件封装件的俯视图；

图8a-8f示出了制造具有堆叠基底电感器的器件封装件的不同阶段的示例；

图9示出了制造具有堆叠基底电感器的器件封装件的示例方法的流程图；

图10示出了在堆叠基底电感器中提供磁芯的示例过程的流程图；以及

图11示出了其中集成有堆叠基底电感器的器件的示例。

具体实施方式

在涉及所公开的主题的特定示例的以下描述和相关附图中提供了主题的各方面。可以在不脱离所公开的主题的范围的情况下设计替代物。另外，将不详细描述或者将省略公知的元件以免模糊相关细节。

本文中使用词语“示例性”来表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例不必被解释为比其他实施例优选或有利。同样，术语“实施例”不要求所公开的主题的所有实施例包括所讨论的特征、优点或操作模式。

本文中使用的术语仅用于描述特定示例的目的，而不是限制性的。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，术语“包括”、“包含”、“含有”和/或“具有”当在本文中使用时指定所述特征、整体、过程、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、过程、操作、元件、部件和/或它们的组的存在或添加。

此外，在要由例如计算设备的元件执行的动作序列方面来描述很多示例。将认识到，本文中描述的各种动作可以由特定电路(例如，专用集成电路(asic))、由一个或多个处理器执行的程序指令或两者的组合来执行。另外，本文中描述的这些动作序列可以被认为完全包含在其中存储有相应的计算机指令集合的任何形式的计算机可读存储介质中，这些计算机指令在执行时将引起相关的处理器执行本文所述的功能。因此，各个方面可以以多种不同的形式来实施，所有这些形式都被认为是在所要求保护的主题的范围内。另外，对于本文中描述的每个示例，任何这样的示例的相应形式可以在本文中被描述为例如“被配置为执行所描述的动作的逻辑”。

如上所述，在常规的器件封装件中，提供单独的smd功率电感器，其降低了集成密度，降低了灵活性，增加了总占用面积，并且通常增加了成本。而且，当单独的smd功率电感器安装在插入器基底上时，器件封装件的总高度增加。

然而，在一方面，提出了提供一种堆叠基底电感器。图2示出了具有堆叠基底电感器的器件封装件200的示例的侧视图。器件封装件200可以包括第一基底210、堆叠在第一基底210上的第二基底220。插入器基底可以是第一基底210的示例，并且管芯基底可以是第二基底220的示例。器件封装件200还可以包括在第二基底220内的管芯230。管芯230可以通过管芯凸块235耦合到诸如形成在第一基底210(未示出)内的再分布层(rdl)等电路。在倒装芯片(fc)组件中，管芯凸块235可以是倒装芯片凸块。

器件封装件200还可以包括在第一基底210内的第一电感器240和在第二基底220内的第二电感器250。第一电感器240和第二电感器250可以分别被视为用于提供第一电感的装置的示例和用于提供第二电感的装置。电感器互连件265可以将第一电感器240与第二电感器250电耦合。电感器互连件265可以被视为用于提供用于电耦合第一电感器240和第二电感器250的互连件的装置的示例。电感器互连件265可以形成在第一基底210内和/或形成在第二基底220内。例如，在倒装芯片组件中，电感器互连件265也可以是倒装芯片凸块。第一电感器240和第二电感器250可以竖直堆叠。当堆叠的第一电感器240和第二电感器250例如通过电感器互连件265彼此电耦合时，第一电感器240和第二电感器250一起可以形成单个堆叠基底电感器。

在一个实施例中，第一电感器240的芯区域(即，中央区域)可以与第二电感器250的芯区域至少部分对准。在一方面，对准可以如下描述。为简单起见，第一电感器240和第二电感器250的芯区域将分别称为第一芯区域和第二芯区域。当第一芯区域的至少一部分与第二芯区域的至少一部分重叠时，可以说第一芯区域和第二芯区域至少部分对准。对准越大，堆叠基底电感器就会产生更佳的电感。

在图2中，第一电感器240被示出为包括两个电感回路242、244。为简单起见，电感回路242、244将分别称为第一基底第一电感回路242和第一基底第二电感回路244。虽然示出了两个第一基底电感回路242、244，但是第一基底电感回路的数目可以是任何数目，即，第一电感器240可以包括一个或多个电感回路。第一基底电感回路242、244中的每个可以被视为第一回路电感的示例。在这种情况下，用于提供第一电感的装置可以被视为包括用于提供一个或多个第一回路电感的装置。

在一方面，当存在多个(即，两个或更多个)第一基底电感回路242、244时，第一基底电感回路242、244可以形成在不同的层级处。换言之，可以是第一基底电感回路242、244中的任一个都不在任何给定层级处外接第一基底电感回路242、244中的另一个。例如，图2示出了第一基底第一电感回路242和第一基底第二电感回路244处于不同的层级处，即，处于不同的高度。因此，第一基底电感回路242、244中的任一个都不能在给定层级处外接另一个。

此外，当存在多个第一基底电感回路242、244时(例如，当用于提供第一电感的装置包括用于提供多个第一回路电感的装置时)，在每对相邻的第一基底电感回路242、244之间，相应的第一基底回路互连件245可以电耦合相邻的第一基底电感回路242、244。例如，图2示出了第一基底第一电感回路242和第一基底第二电感回路244可以通过第一基底回路互连件245电耦合。每个第一基底回路互连件245可以被视为用于提供用于电耦合相邻的第一回路电感对的互连的装置的示例。在一方面，第一基底回路互连件245可以是导电过孔。

类似地，第二电感器250可以包括任何数目(即，一个或多个)第二基底电感回路252、254。为简单起见，这些可以称为第二基底第一电感回路252和第二基底第二电感回路254。注意，第二基底电感回路252、254的数目可以与第一基底电感回路242、244的数目无关，即它们可以相同或不同。第二基底电感回路252、254中的每个可以被视为第二回路电感的示例。在这种情况下，用于提供第二电感的装置可以被视为包括用于提供一个或多个第二回路电感的装置。

当存在多个第二基底电感回路252、254时，它们可以处于不同的层级处，使得第二基底电感回路252、254中的任一个都不在任何给定层级处外接第二基底电感回路252、254中的另一个。此外，当存在多个第二基底电感回路252、254时(例如，当用于提供第二电感的装置包括用于提供多个第二回路电感的装置时)，在每对相邻的第二基底电感回路252、254之间，相应的第二基底回路互连件255可以电耦合相邻的第二基底电感回路252、254。第二基底回路互连件255中的每个可以被视为用于提供用于电耦合相邻的第一回路电感对的互连的装置的示例。在一方面，第二基底回路互连件255可以是导电过孔。

图2的器件封装件200的一个优点(可以有几个优点)在于，可以使器件封装件200的高度变短。如上所述，在图1a中，在插入器基底110上提供单独的smd功率电感器140增加了常规封装件100a的总高度。这是因为，smd功率电感器140的高度可以显著大于管芯130。

但是如图2所示，可以减小器件封装件200的总高度。例如，堆叠基底电感器的高度可以等于或低于管芯230的高度。也就是说，第二电感器250的高度可以小于或基本上等于管芯230的高度。当堆叠基底电感器的一部分在第一基底210(例如，第一电感器240)中提供时，可以减小器件封装件200的整体高度，同时仍然提供高电感。例如，器件封装件200的堆叠基底电感器可以提供与常规smd功率电感器140相比类似或甚至更大的电感。

可选地，磁芯370可以并入器件封装件200中，如图3所示。为了尽量减少混乱，第一电感器240和第二电感器250的轮廓被包括在图中，但是没有在图中包括第一电感器240和第二电感器250的基底电感回路242、244、252、254。图3示出了磁芯370可以占据第一芯区域和第二芯区域。但这只是一个特定的示例实现，而不是限制。当存在磁芯370时，它可以占据第一芯区域的任何部分和/或第二芯区域的任何部分。当磁芯370如图所示穿过第一基底210和第二基底220两者占据第一芯区域和第二芯区域的部分时，磁芯370也可以称为“贯穿封装件的”芯。

在一方面，第一电感器240和/或第二电感器250可以基本上以螺旋形来成环。例如，第一基底电感回路242、244中的任何一个或全部和/或第二基底电感回路252、254中的任何一个或全部可以基本上以螺旋形来成环。这在图4中示出，图4示出了示例堆叠基底电感器的透视图。为简单起见并且尽量减少混乱，没有包括第一基底210和第二基底220以及管芯230。图4还示出了在第一芯区域和第二芯区域中的可选磁芯370。

螺旋只是堆叠基底电感器的很多任意形状之一。第一电感器240和/或第二电感器250可以以各种形状成环。例如，图5示出了具有堆叠基底电感器的器件封装件200的另一示例的俯视图，该堆叠基底电感器包括第一电感器240和第二电感器250。为了简单和尽量减少混乱，仅示出了第一电感器240和第二电感器250的环形状。如图所示，第一电感器240和/或第二电感器250可以基本上以矩形成环。换言之，第一基底电感回路242、244和/或第二基底电感回路252、254可以具有基本上矩形形状。器件封装件200还可以包括可选的磁芯370，磁芯370也可以是基本上矩形的。这说明，当提供磁芯370时，它可以根据第一电感器240和/或第二电感器250的回路形状来成形。

另外，如上所述，在一方面，第一芯区域和第二芯区域可以至少部分重叠。图5示出了该方面的示例。从顶部看，可以看出，第一芯区域(第一电感器240内部的区域)与第二芯区域(第二电感器250内部的区域)完全重叠。同样，这是一个示例实现。第一区域与第二区域之间的重叠可以是部分的。

回到电感器环形状的讨论，上面提到，第一电感器240和/或第二电感器250可以以任意形状成环。例如，图6示出了具有“l”形电感回路的另一器件封装件200的俯视图。也就是说，第一基底电感回路242、244和/或第二基底电感回路252、254可以基本上以“l”形状成环。同样，器件封装件200还可以包括可选的磁芯370，并且磁芯370可以根据第一基底电感回路242、244和/或第二基底电感回路252、254的回路形状来成形。

这种任意地成形第一电感器240和/或第二电感器250的能力的有利之处在于，第一电感器240和第二电感器250中的一个或两个可以成形为至少在某种程度上符合管芯230的形状和位置。例如，“l”形状允许第一电感器240和第二电感器250定位为与管芯230的第一侧面632和第二侧面634的周缘相邻。这允许器件封装件200的堆叠基底电感器的被定位为比常规封装件100a、100b的独立smd功率电感器140更大程度地靠近管芯230。结果，相对于常规封装件100a、100b，可以减小器件封装件200的占用面积。在一方面，第一侧面632和第二侧面634可以是管芯230的任何两个连续侧面，其间具有拐角(即，角度不等于180°)。

在图2-6中，堆叠基底电感器被示出为包括在第一基底中的一个电感器(例如，第一电感器240)和在第二基底中的一个电感器(例如，第二电感器250)。然而，每个基底中的电感器的数目可以是任何数目。例如，图7示出了器件封装件的另一示例的俯视图。在第一基底210中，第一基底电感回路242、244可以以“l”形状成环，基本上类似于图6的封装件。以这种方式，第一电感器240可以定位为与管芯230的第一侧面632和第二侧面634的周缘相邻。

在第二基底220中，第二电感器250可以定位为与管芯230的第一侧面632的周缘相邻，类似于图5。但是如图7所示，器件封装件200还可以包括在第二基底220中并且被定位为与管芯230的第二侧面634的周缘相邻的第三电感器780。虽然第二电感器250和第三电感器780被示出为基本上以矩形形状成环，但是形状可以是任意的。器件封装件200还可以包括一个或多个可选的磁芯370，并且每个磁芯370在被提供时可以根据第二电感器250的环形状和/或第三电感器780的环形状来成形。

在一个实施例中，第三电感器780的芯区域可以至少部分与第一芯区域重叠。也就是说，第三芯区域的至少一部分可以与第一芯区域的至少一部分重叠。然而，第二芯区域和第三芯区域本身可以或可以不相互重叠。在图7中，它们被示出为不重叠。

第三电感器780可以电耦合到第一电感器240，例如，通过另一电感器互连件(未示出)。也就是说，第二电感器250和第三电感器780可以电耦合，使得它们彼此电并联并且与第一电感器240电串联。备选地，第三电感器780可以电耦合到第二电感器250。使得第一电感器240、第二电感器250和第三电感器780电串联。

虽然未示出，但是第三电感器780可以与第二电感器250共享共同特点。例如，第三电感器780可以包括一个或多个电感回路。当第三电感器780包括多个电感回路时，回路互连件(例如，导电过孔)可以电耦合第三电感器780的每对相邻电感回路。另外，当存在多个电感回路时，第三电感器780的每个电感回路可以处于不同的层级处，使得第三电感器780的电感回路中没有一个外接第三电感器780的另一电感回路。此外，第三电感器780的高度可以小于或基本上等于管芯230的高度。

图8a-8f示出了制造具有堆叠基底电感器的器件封装件的一些处理阶段。图8a示出了其中提供第一基底210(例如，插入器基底)的阶段。图8b示出了其中在第一基底210中提供第一电感器240的阶段。例如，可以选择性地蚀刻第一基底210并且用导电材料填充第一基底210，以形成一个或多个第一基底电感回路242、244。当提供多于一个第一基底电感回路242、244时，它们可以与第一基底回路互连件245耦合。

图8c示出了其中在第一基底210上提供电感器互连件265并且将其耦合到第一电感器240的阶段。也可以在第一基底210上提供管芯凸块235。在一方面，电感器互连件265和/或管芯凸块235可以形成为倒装芯片凸块。虽然未示出，但是也可以提供用于诸如第三电感器780等其他电感器的电感器互连件。

图8d示出了其中在第一基底210上放置第二电感器250并且将其与电感器互连件265对准、以使得第一电感器240和第二电感器250耦合的阶段。也可以在第一基底210上放置管芯230并且将其与管芯凸块235对准。可以根据需要执行回流和底部填充工艺，以确保适当的电耦合并且提供机械支撑。尽管未示出，但是这也可以是其中提供其他电感器(诸如第三电感器780)的阶段。

图8e示出了其中提供第二基底220的阶段。例如，可以在第一基底210上形成模具，以便包封管芯230和第二电感器250。如果存在其他电感器(诸如第三电感器780)，则也可以包封这些其他电感器。然后可以将模具平面化到期望高度以形成第二基底220。

制造过程可以在图8e所示的阶段完成。但是如上所述，可选地，可以提供磁芯370。该可选阶段在图8f中示出。再次，为了尽量减少混乱，包括第一电感器240和第二电感器250的轮廓，但是没有包括它们各自的电感回路。磁芯370可以通过选择性地蚀刻第一芯区域和第二芯区域并且用磁芯材料填充蚀刻区域来形成。

图9示出了制造具有堆叠基底电感器的器件封装件的示例方法900的流程图。应当注意，并非图9的所示出的所有框都需要执行，即，一些框可以是可选的。而且，图9中的框的附图标记也不应当被视为要求框应当按特定顺序执行。

在框910中，可以提供第一基底210。图8a说明了该框。在框920中，可以在第一基底210中提供第一电感器240。图8b说明了该框。在框930中，可以在第一基底210上堆叠第二基底220。在框940中，可以提供电感器互连件265。在框950中，可以在第二基底220中提供第二电感器250。与形成电感器互连件265一起，可以在框960中提供管芯凸块235。然后，在框970中，可以在第二基底220中提供管芯230。图8c-8e说明了框930-970。

可选地，在框980中，可以提供磁芯370。图8f说明了该框。图10示出了提供磁芯370的示例过程的流程图。在框1010中，可以打开第一基底210和第二基底220中的电感器的芯区域。例如，可以选择性地蚀刻与第一芯区域和第二芯区域相对应的第一基底210和第二基底220的区域。然后，在框1020中，可以用磁芯材料填充打开的区域。

再次参考图9，应当注意，也可以在框940和950中提供用于第二基底220中的其他电感器和诸如第三电感器780等电感器的电感器互连件。此外，如果需要，也可以在框980中在第三芯区域中提供磁芯370。

图11示出了可以集成有任何上述器件封装件200的各种电子设备。例如，移动电话设备1102、膝上型计算机设备1104和固定位置终端设备1106可以包括如本文所述的器件封装件1100。例如，器件封装件1100可以是集成电路、管芯、集成器件、集成电路器件、器件封装件、半导体器件、堆叠封装件器件等中的任何一种。图11所示的设备1102、1104、1106仅是示例性的。其他电子设备也可以以半导体器件600为特征，包括但不限于包括以下各项的一组设备(电子设备)：移动设备、手持个人通信系统(pcs)单元、诸如个人数字助理等便携式数据单元、启用全球定位系统(gps)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、通信设备、智能手机、平板计算机、计算机、可穿戴设备、服务器、路由器、在机动车辆(例如，自动驾驶车辆)中实现的电子设备、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。

所属领域的技术人员将了解，信息和信号可以使用各种不同科技和技术中的任一种来表示。例如，贯穿以上描述可以引用的数据、指令、命令、信息、信号、比特、符号和芯片可以用电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。

此外，所属领域的技术人员将了解，结合本文中公开的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在其功能方面对各种说明性的部件、块、模块、电路和步骤进行了总体描述。这样的功能性实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实现决策不应当被解释为导致脱离所公开的主题的范围。

结合本文中公开的实施例而描述的方法、序列和/或算法可以直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可以驻留在ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动磁盘、cd-rom或本领域中已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。

因此，所公开的主题的实施例可以包括实施用于制造器件封装件的方法的计算机可读介质。因此，本公开的范围不限于所示出的示例，并且用于执行本文中描述的功能的任何装置都被包括在本发明的范围内。

尽管前面的公开内容示出了说明性实施例，但是应当注意，在不脱离由所附权利要求限定的范围的情况下，可以在本文中进行各种改变和修改。根据本文中描述的实施例和方面的方法权利要求的功能、步骤和/或动作不需要以任何特定顺序执行。此外，尽管可以以单数形式描述或要求保护本公开的元件，但是除非明确说明限于单数，否则可以预期复数形式。