具有增强的广角性能的图像传感器的制作方法

本专利申请要求以下美国临时专利申请的权益，这些专利申请的公开内容以引用方式并入本文：

·2016年10月20日提交的美国临时专利申请62/410,792；

·2016年10月20日提交的美国临时专利申请62/410,793；

·2016年10月20日提交的美国临时专利申请62/410,797；

·2016年10月21日提交的美国临时专利申请62/411,497；

·2016年10月21日提交的美国临时专利申请62/411,517；

·2016年10月21日提交的美国临时申请62/411,519；以及

·2016年10月21日提交的美国临时专利申请62/411,522。

本发明整体涉及图像感测设备，并且具体地涉及用于增强基于膜的图像传感器的性能的电路和方法。

背景技术：

在基于膜的图像传感器中，基于硅的开关阵列覆盖有光敏膜，诸如包含量子点分散体的膜(本文中称为“量子膜”)。开关阵列可以类似于本领域已知的互补金属氧化物夹层(cmos)图像传感器中使用的开关阵列，通过合适的电极耦合到膜，以便读出由于入射光而累积在膜的每个像素中的光电荷。

技术实现要素：

下文描述的本发明的实施方案提供了增强的图像传感器设计和用于操作具有增强性能的图像传感器的方法。

因此，根据本发明的实施方案，提供了一种成像装置，该成像装置包括光敏介质和像素电路阵列，该像素电路阵列以规则网格布置在半导体基板上并限定该装置的相应像素。像素电极分别连接到阵列中的像素电路，并且耦合以从光敏介质的相应区域到像素电路读出光电荷。阵列的外围区域中的像素电极相对于规则网格在远离阵列中心的相应方向上在空间上偏移。

在公开的实施方案中，光敏介质包括量子膜。

在一些实施方案中，阵列的外围区域中的像素电极在相对于阵列中心的像素电极的相应方向上被放大。

通常，该装置包括物镜光学器件，其被配置为在光敏介质上形成物体的图像，并且外围区域中的像素电极在空间上偏移由物镜光学器件的主光线角度确定的位移。

在公开的实施方案中，该装置包括在光敏介质上形成的微透镜，其中与阵列的外围区域中的像素相关联的微透镜相对于规则网格在朝向阵列中心的相应方向上在空间上偏移。

根据本发明的实施方案，还提供了一种用于制作图像传感器的方法。该方法包括在半导体基板上的规则网格中形成像素电路阵列，从而限定图像传感器的相应像素。像素电极分别连接到阵列中的像素电路，其中阵列的外围区域中的像素电极相对于规则网格在远离阵列中心的相应方向上在空间上偏移。像素电极被耦合以从光敏介质的相应区域到像素电路读出光电荷。

结合附图，从下文中对本发明的实施方案的详细描述将更全面地理解本发明，在附图中：

附图说明

图1是根据本发明的实施方案操作的相机模块的示意性侧视图；

图2是根据本发明的实施方案的示例图像传感器的示意性顶视图；

图3a至图3c是根据本发明的实施方案的图像传感器的示例像素的示意性侧剖视图；

图4a和图4b是示意性地示出根据本发明的实施方案的图像传感器中的像素电路的电路图；

图5是根据本发明的实施方案的具有选择性读出能力的图像传感器的示意顶视图；

图6和图7是时序图，其示意性地示出根据本发明的实施方案的由图像传感器中的行逻辑施加的定时信号；

图8是示出根据本发明的实施方案的用于控制图像传感器中的行逻辑的指针流的表格；

图9是彩色图像感测阵列的示意性顶视图，示出根据本发明的实施方案的用于校正串扰的方法；

图10和图11是图像传感器中两个像素的感测节点处的电压的曲线图，示出根据本发明的实施方案的复位锁定信号的用途和效果；

图12是图像传感器的一部分的示意性剖视图，示出根据本发明的实施方案形成的光学黑区域；

图13是根据本发明的实施方案的双图像传感器组件的示意性剖视图；

图14是根据本发明的另一个实施方案的具有双感测区域的成像模块的示意性剖视图；

图15是根据本发明的另外的实施方案的具有双图像感测区域的图像传感器芯片的示意性顶视图；

图16是根据本发明的实施方案的图像传感器的一部分的示意性剖视图，示出了自动聚焦像素的示例实现方式；

图17是根据本发明的另一个实施方案的包括自动聚焦像素的图像传感器的一部分的示意性顶视图；

图18是根据本发明的又一个实施方案的包括自动聚焦像素的图像传感器的一部分的示意性顶视图；

图19是根据本发明的实施方案的图像传感器的一部分的示意性剖视图，示出了自动聚焦像素的替代实现方式；

图20a是根据本发明的实施方案的图像传感器的示意性剖视图，该图像传感器具有对高主光线角度的增强的接受度；

图20b是图20a的图像传感器的示意性顶视图；

图21是根据本发明的另一个实施方案的图像传感器的一部分的示意性顶视图，该图像传感器具有对高主光线角度的增强的接受度；以及

图22是根据本发明的又一个实施方案的图像传感器的一部分的示意性剖视图，该图像传感器具有对高主光线角度的增强的接受度。

具体实施方式

系统概述

本文描述的图像传感器可以用在任何合适的成像设备内，诸如相机、光谱仪、光传感器等。图1示出了可以利用图像传感器102的相机模块100的一个示例，图像传感器102可以以如下所述的任何方式进行配置。相机模块100可以包括透镜系统104，其可以将入射光引导并聚焦到图像传感器102上。虽然在图1中描绘为单个元件，但是应当理解，透镜系统104实际上可以包括多个透镜元件，其中的一些或全部可以相对于彼此固定(例如，经由透镜镜筒等)。相机模块102可以可选地被配置为移动镜头系统104和/或图像传感器102以执行自动聚焦和/或光学图像稳定。

相机模块可以另外包括可以沿光路放置的一个或多个可选的滤光器，诸如滤光器106。滤光器106可以反射或以其他方式阻挡某些波长的光，并且可以基于滤光器的有效性基本上防止这些波长的光到达图像传感器102。作为示例，当图像传感器被配置为测量可见光时，滤光器106可以包括红外截止滤光器。虽然在图1中示出为定位在图像传感器102和透镜系统104之间，但是滤光器106可以定位成覆盖透镜系统104(相对于入射光)或者可以定位在透镜系统104的透镜之间。

图2示出了如本文所述的示例性图像传感器200的顶视图。图像传感器200可以包括成像区域，其包括像素阵列202，像素阵列202可以包括可以用于将入射光转换成电信号的第一多个像素212。在一些情况下，像素阵列202可以包括模糊区域210，该模糊区域210包括相对于入射光(例如，被光阻挡层覆盖)模糊的至少一个像素(例如，第二多个像素)。仍然可以从这些像素中的一些或全部读出电信号，但是由于理想地没有光到达这些像素，因此从这些像素测量的电流可以表示与图像传感器的一个或多个部件相关联的暗电流。图像传感器200(或相关联的处理电路)可以在图像捕获和/或处理期间补偿暗电流水平。

图像传感器200可以另外包括行电路204和列电路206，它们可以共同用于将各种信号(例如，偏置电压、复位信号)传送到各个像素以及从各个像素读出信号。例如，行电路204可以被配置为同时控制给定行中的多个像素，而列电路206可以将像素电信号传送到其他电路以进行处理。因此，图像传感器200可以包括控制电路208，其可以控制行电路204和列电路206，以及执行图像传感器200的输入/输出操作(例如，并行或串行io操作)。控制电路可以包括模拟电路(例如，提供偏置和参考电平的电路)和数字电路(例如，图像增强电路、用于临时存储像素值线的线缓冲器、控制全局装置操作和/或帧格式的寄存器组)的组合。

图3a是示例像素300的示意性横截面侧视图，示例像素300可以用在本文描述的图像传感器中(诸如以上关于图2描述的图像传感器200的像素阵列202)。像素300可以包括像素电路层302和覆盖像素电路层302的光敏材料层304。像素电路层302包括用于将控制信号施加到光敏材料层304和从光敏材料层304读出收集的电荷的像素电路。

光敏材料层304可以被配置为吸收光子并响应于光子吸收而生成一个或多个电子-空穴对。在一些情况下，光敏材料层304可包括由量子点形成的一个或多个膜，诸如美国专利号7,923,801中所描述的那些，该专利全文以引用方式并入本文。可以调谐光敏材料层304的材料以改变光敏材料层304的吸收分布，由此图像传感器可以被配置为根据需要吸收某些波长(或波长范围)的光。应当理解，虽然已经论述并且通常示出为单层，但是光敏材料层304可以由多个子层制成。例如，光敏材料层可包括不同光敏材料层的多个不同子层。

除此之外或另选地，光敏材料层304可以包括执行附加功能的一个或多个子层，诸如在光敏材料层304和像素电路层302之间提供化学稳定性、粘附性或其他界面性质，或者用于促进跨光敏材料层304的电荷转移。应当理解，光敏材料层304的子层可以可选地被图案化，使得像素电路的不同部分可以与光敏材料层304的不同材料接合。出于在本申请中论述的目的，光敏材料层304将被论述为单层，但是应当理解，可以基于图像传感器的所需的组成和性能来选择单层或多个不同的子层。

就这里描述的图像传感器包括多个像素而言，在一些情况下，光敏材料层304的一部分可以横向地跨越图像传感器的多个像素。除此之外或另选地，光敏材料层304可以被图案化，使得光敏材料层304的不同区段可以覆盖不同的像素(诸如，其中每个像素具有其自己的光敏材料层304的单独区段的实施方案)。如上所述，光敏材料层304可以在与像素电路层302不同的平面中，诸如相对于其上的入射光在读出电路上方或下方。也就是说，光可以在不经过读出电路所在的平面(通常平行于光敏材料层的表面)的情况下接触光敏材料层304。

在一些情况下，可能希望光敏材料层304包含一种或多种直接带隙半导体材料，而像素电路层302包含间接带隙半导体。直接带隙材料的示例包括砷化铟和砷化镓等。如果导带中的空穴和电子的动量与价带中的空穴和电子的动量相同，则材料的带隙是直接的。否则，带隙是间接的带隙。在其中像素电路层302包括间接带隙半导体并且光敏材料层304包括直接带隙半导体的实施方案中，光敏材料层304可以促进光吸收和/或减少像素到像素的串扰，而像素电路层302可以在减少残留电荷捕获的同时促进电荷的储存。

像素电路层302中的像素电路通常包括至少两个电极，用于向光敏材料层304的至少一部分施加偏置。在一些情况下，这些电极可以包括在光敏材料层304的公共侧上的横向间隔开的电极。在其他变型中，两个电极位于光敏材料层304的相对侧上。在这些变型中，像素300可包括定位在光敏材料层304上的顶部电极306。在包括顶部电极的实施方案中，图像传感器定位在成像设备内，使得来临的光在到达光敏材料层304之前经过顶部电极306。因此，可希望顶部电极306由导电材料形成，该导电材料对图像传感器被配置为检测的光的波长是透明的。例如，顶部电极306可包含透明导电氧化物。在一些情况下，电极306可以跨越图像传感器的多个像素。除此之外或另选地，电极306可选地可以被图案化成单独的电极，使得不同的像素具有不同的顶部电极。例如，可以存在对图像传感器的每个像素进行寻址的单个顶部电极，每个像素一个顶部电极，或者多个顶部电极，其中至少一个顶部电极对多个像素进行寻址。

在一些情况下，像素300可另外包括覆盖光敏材料层304的一个或多个滤光器308。在一些情况下，一个或多个滤光器对于像素阵列可以是共同的，这可以等同于将图1的滤光器106移动到图像传感器102中。除此之外或另选地，滤光器308中的一个或多个可用于在像素阵列的不同像素或像素区域之间提供不同的滤光。例如，滤光器308可以是滤色器阵列的一部分，诸如拜耳滤光器，cmy滤光器等。

另外，在一些变型中，像素300可以包括覆盖像素的至少一部分的微透镜。微透镜可以帮助将光聚焦到光敏材料层304上。

图3b是像素301的变型的示意性横截面侧视图，其详细示出了像素电路层302的一部分。与图3a中描述的那些共同的部件标有与图3a中相同的标号。像素电路层302可包括半导体基板层312和/或一个或多个金属层(本文中统称为金属叠堆314)，其共同执行图像传感器的偏置、读出和复位操作。半导体基板层312可以包含半导体材料或材料的组合，诸如硅、锗、铟、砷、铝、硼、镓、氮、磷、其掺杂形式。在一个或多个实施方案中，半导体层312包含间接带隙半导体(例如，硅、锗、铝-锑化物等)。在其中像素电路包括金属叠堆314的情况下，金属层可以被图案化以形成触点、通孔或其他导电通路，其可以通过电介质诸如sio2绝缘。应当理解，可以使用传统的互补金属氧化物半导体(cmos)工艺形成金属叠堆314和相关联的互连电路。

如图3b所示，金属叠堆314可以包括像素电极316，其与第二电极(例如，横向间隔电极或顶部电极306)一起可以在图像传感器的一个或多个操作期间向光敏层提供偏置。金属层可以另外在金属叠堆314和半导体基板层312之间形成通孔，以在它们之间提供连接。

为了便于在像素内收集和转移电荷，例如，可以在半导体基板层312中或上形成一个或多个晶体管、二极管和光电二极管，并且适当地与金属叠堆314的部分连接，以产生光敏像素与用于从像素收集和读出电荷的电路。像素电路层302可以有助于维持储存的电荷，诸如从光敏层收集的那些。例如，半导体基板层312可以包括感测节点318，其可以用于临时储存从光敏层收集的电荷。金属叠堆314可包括第一互连电路，其提供从像素电极316到感测节点318的路径。虽然图3b中示出金属叠堆314在像素电极316和感测节点318之间提供直接通路而没有中间电路，但是应当理解，在其他情况下(诸如在下面参考图4b描述的电路中)，一个或多个更多中间电路元件可以定位在像素电极316和感测节点318之间。

图3c示出了像素303的另一种变形，其类似于图3b的像素301(其中来自图3b的共同部件标有相同的标号)，除了像素303包括多个单独的光敏层，该光敏层可以各自提供电信号。如图3c所示，像素303可包括第一光敏层304a和覆盖第一光敏层304a的第二光敏层304b。绝缘层324可以将第一光敏层304a与第二光敏层304b分离，使得每个光敏层可以独立地偏置。因此，像素303可以包括多个电极，以向第一光敏层304a和第二光敏层304b中的每个提供相应的偏置。例如，在图3c所示的变型中，像素303可包括连接到第一光敏层304a的第一电极316、连接到第二光敏层304b的第二电极322，以及一个或多个公共电极(示为两个电极306a和306b，尽管这些电极可以组合成单个电极)，该公共电极在像素303的周边的至少一部分周围连接到第一光敏层和第二光敏层。

为了到达第二光敏层304b，第二电极322的至少一部分可以经过第一光敏层304a和绝缘层324的一部分。第二电极322的该部分可以是绝缘的，以使第二电极与第一光敏层304a绝缘。可以经由第一电极316和公共电极将第一偏置施加到第一光敏层304a，并且可以经由第二电极322和公共电极将第二偏置施加到第二光敏层304b。虽然在图3c中示出为共享一个或多个公共电极，但是第一光敏层和第二光敏层不需要共享任何电极。例如，第一光敏层和第二光敏层(和对应的电极)可以以任何合适的方式配置，诸如在美国专利申请公布2016/0155882中描述的那些，该专利申请全文以引用方式并入本文。

每个光敏层可以以这样的方式连接到像素电路，使得光敏层可以被独立地偏置、读出和/或复位。具有不同的光敏层可以允许像素独立地读出不同波长(或波长带)和/或读出具有不同灵敏度水平的信息。例如，第一光敏层304a可以连接到第一感测节点318，而第二光敏层304b可以连接到第二感测节点320，在一些情况下第一感测节点318和第二感测节点320可以单独读出以提供代表分别通过第一光敏层和第二光敏层收集的光的单独电信号。

图4a和图4b示出了可用于偏置、读出和复位各个像素的示例像素电路。虽然图4a示出了三晶体管(3t)实施方案并且图4b示出了四晶体管(4t)实施方案，但是应当理解，这些仅仅是示例性电路，并且可以使用任何合适的像素电路来执行这些操作。例如，在美国专利申请公布2017/0264836、2017/0208273和2016/0037114中描述了合适的像素电路实施方案，这些专利申请中的每个的内容全文以引用方式并入本文。

转到图4a，像素电路可以被配置为施加第一偏置电位vbiast，其可以施加到光敏层400(例如，经由第一电极诸如顶部电极，如上所述)。光敏层400还可以连接到感测节点402(例如，经由像素电极，诸如如上所述)。感测节点402可以经由复位开关404(其由复位信号reset控制)连接到第二偏置电位vbiasb。复位开关404可用于在图像传感器的操作期间在各点处复位感测节点402。除了在图4b中像素电路包括定位在光敏层400和感测节点之间的转换开关410之外，图4b的像素电路与图4a的像素电路相同。转换开关可用于促进光敏层400和像素输出之间的电荷转移。

感测节点402可以另外连接到源极跟随器开关406的输入，其可以用于测量感测节点402中的变化。源极跟随器开关406可以使其漏极连接到电压源vsupply，并且其源极与选择开关408(由选择信号select控制)的漏极连接到公共节点。选择开关408的源极继而连接到输出总线column。当选择开关408接通时，由跟随器开关406检测到的感测节点402中的变化将经由选择开关408传递到总线以进行另外处理。

本文描述的图像传感器可以被配置为使用滚动快门或全局快门技术读出图像。例如，为了使用图4a的像素电路执行滚动快门读出，可以执行第一复位以在集成之前复位感测节点。可以打开复位开关404以将感测节点402复位到第二电位vbiasb。闭合复位开关404可以启动集成时段，在集成时段期间可以采取一个或多个测量来测量感测节点402的电位(其可以随着光敏层吸收光而变化)。第二复位可能会结束集成。第二复位和后续帧的第一复位之间的时段可以取决于帧读出速率。

类似地，图4a的像素电路可以调整第一电位vbiast以实现全局快门操作。在这些情况下，第一电位vbiast可以在集成期间以第一电平驱动，并且在集成之外以第二电平驱动。可以选择第一电位vbiast的第二电平，使得光敏材料中生成的电荷不被像素电极收集。可以使用第一复位来在集成开始时将像素电极和感测节点复位为第二电位vbiasb。在集成(其可以跨多行图像传感器同时发生)期间，感测节点电位可以基于光敏层400吸收的光量而改变。在集成之后，第一电位vbiast可以返回到第二电平，并且可以读出感测节点上的电荷。第二复位可以再次将感测节点复位为第二电位，并且可以读出感测节点的第二读数。例如，可以在相关双采样(cds)操作中使用多个读数。

由于选择性读出而减轻伪影

图5是根据本发明的实施方案的具有选择性读出能力的图像传感器500的示意性顶视图。图像传感器500包括光敏介质，诸如量子膜，以及半导体基板上的像素电路阵列，如前面的图中所示。这些像素电路限定以行和列的矩阵布置的像素502的阵列。在该图和其他图中，行跨阵列水平延伸，而列垂直延伸，但“行”和“列”的这种指定是任意的，并且仅用于解释的简单和清楚。像素电路将控制信号施加到光敏介质的相应区域并从光敏介质的相应区域读出光电荷。为此目的，行逻辑504将控制信号施加到每行中的像素，以便复位并从光敏介质读出光电荷，如上所示和所述。

图像传感器500能够选择性地读出，这意味着在给定图像帧期间读出包括多个行的某些行或窗口，而剩余行被裁剪或跳过。为此目的，控制电路(例如，图2中的控制电路208)对行逻辑504进行编程以选择像素电路的第一组行(称为有效行)，以从给定图像帧中的光敏介质的相应区域读出光电荷。同时，在给定图像帧期间，由第二组剩余的行(称为跳过的和裁剪的行)中的像素电路在给定图像帧期间不读出累积的光电荷，其与第一组不相交。(术语“不相交”在此上下文中根据其传统的数学含义使用，以指示第一组和第二组没有共同的行。)例如，第一组行可以限定包括属于第一组的阵列的多个行的裁剪窗口，而第二组中的多个连续行在裁剪窗口之外。除此之外或另选地，第一组和第二组中的至少一些行在像素矩阵中顺序地交织。

尽管图5示出了具有单个跳过行的单个读取行的交替模式(一个此种模式在行m中开始并且另一个在行p中开始)，但是其他交替模式也是可能的。例如，在彩色图像传感器中，行逻辑504可以被编程为读取交替的行对(两个读取行，接着是两个跳过行，等等)。作为另一示例，不是以1:2的比率对行进行二次采样，而是如图5所示，可以以较低分辨率对行进行二次采样，其中对于读出的每一行，跳过两行、三行或更多行。

在本领域中已知的图像传感器中，读出的所有行都经过相同的复位过程。然而，如果传感器被编程为二次采样(即，在读出时跳过行)，或者如果它被编程为仅读出裁剪区域，则跳过或裁剪的行不会经历此常规复位过程。在此类情况下，光敏介质的像素随后可以表现出它们的暗电流或响应或该两者的差异，这取决于它们先前是否被包括常规复位的有效行读取，或者先前是由被跳过并因此不会复位的行读取。当传感器从二次采样切换到常规模式，或从裁剪切换到全帧时，这种差异可能然后不合需要地出现在图像中。

为了避免这种伪像，本实施方案中的行逻辑504被编程为控制像素电路，使得在任何给定帧中，有效行和跳过行两者中的所有像素电路将复位信号施加到它们的相应光敏介质区域。有效行中的像素电路施加这些复位信号和采样信号两者，以便读出给定帧中的累积光电荷。然而，在跳过的行中，只需要施加复位信号。

更具体地，在示例实施方案中，行逻辑504具有以下特性：

1.行逻辑504以与有效行相同的方式复位像素阵列的每一行(包括跳过的和裁剪的行)。

2.跳过的和裁剪的行的这种额外复位可以非常快，因为这些行中的像素未被采样(即，这些行不被读出)，并因此不需要来自这些行的信号的稳定以进行准确的数字化。使用快速复位可以减小对行时间的影响，并因此提高可达到的帧速率。

3.二次采样模式中跳过行的复位可以与相邻有效行的复位和读出同步，这意味着在相邻行开始读取阶段之前复位未使用的行。

4.可以在不同的时间(帧速率允许)或与有效行的读出并行地复位顶部和底部裁剪行。

5.只要有效行的数量大于跳过的和裁剪的行的数量，就可以复位跳过的和裁剪的行而不会显著影响图像传感器500的帧速率。否则，当存在比有效行数量更多的跳过的和裁剪的行时，复位跳过的和裁剪的行的需要可能导致帧速率降低。

图6和图7是时序图，其示意性地示出由行逻辑504施加的可能的定时信号，包括在两种不同操作模式中的跳过和裁剪复位：

图6示出了串行复位模式，其中在任何给定时间最多复位一行。在集成复位信号之后，通过将复位信号施加到有效行，在时间上顺序地添加跳过和裁剪复位。这些顺序复位将略微增加行时间(从而降低帧速率)。然而，由于从不读出跳过的和裁剪的行中的像素，因此可以在相对于有效行中的复位的非常短持续时间的这些行中执行像素复位，如上所述。因此，对行时间的影响将是最小的，如图6所示。

图7示出了并行复位模式，其中在有效行和跳过的和裁剪的行两者中同时施加复位的中的一些或全部。在此配置中，跳过和裁剪复位不会添加行时间，使得帧速率不会提高。然而，在这种情况下，行逻辑504中的复位电路应该具有足够的驱动能力以能够同时复位更大数量的行，例如在与图7所示的示例仅复位三个有效行所需的时间量相同的时间量中复位五个行。

返回参考图5所示的示例，图像传感器500根据以下读出格式进行编程：

a.裁剪出从l至m-1、从o至p-1以及从q至r的行。

b.读出行m,m+2,…o-2,p,p+2,…q-2。行m,m+2,…o-2可以是暗读取行，包含光学黑像素，其在每帧中被读出并用于暗水平校准)。

c.跳过行m+1,m+3,…o-1和p+1,…q-1。

上述读取、跳过和裁剪区域是可编程的，并且可以由控制电路208逐帧修改。例如，可以通过设置适当的行地址指针或标志来执行编程，该行地址指针或标志指示行逻辑504关于哪些行将被读出以及哪些行将被跳过或被裁剪。

图8是示出根据本发明的实施方案的用于控制行逻辑504的指针流的表格。表格中的每列都示出在给定行时间的读取、跳过和裁剪指针的地址。在每个行时间，指针从表格中的一列前进到下一列。因此，在第一行时间期间，读取指针地址为m，跳过指针地址为m+1，并且裁剪指针地址为l。在下一行时间，指针地址分别前进到m+2、m+3和l+1，等等。行逻辑504根据在每个行时间的指针位置施加行复位和读出信号。当指针完成遍历其类型的所有行时，它保持在对应的停放地址，直到下一帧开始。表格中的最后一列表示垂直消隐期。

通过图示的方式示出和描述了上述方案，并且行逻辑504可以另选地以其他方式设计和编程，其仍然提供未读行的期望复位。裁剪和跳过区域的数量可以编程为包括暗、有效或任何其他类型的行。

除此之外或另选地，跳过和裁剪指针的数量可以大于每个中的一个并且也可以是可编程的。因此，例如，如果读取行的数量小于未使用的裁剪行的数量，并且帧速率是一个问题，则可以增加裁剪指针的数量，使得所有未使用的裁剪行将在读取指针完成遍历所有读取行时被复位。作为另一示例，如果二次采样比率大于1:2，则可以增加跳过指针的数量以匹配要针对每个有效行复位的跳过行的附加数量。因此，对于1:3二次采样，可存在两个跳过指针。当仅使用裁剪或仅使用二次采样(行跳过)时，可以仅启用裁剪指针或仅启用跳过指针，但不能同时启用两者。

指针的移动方向可以是从底部到顶部(垂直翻转模式)，而不是从顶部到底部，如图8所示。另选地，指针可以从顶部和底部开始并会合到阵列的中间。

作为另一种选择，复位脉冲的持续时间可以在不同的行和区域之间变化。该变化可用于补偿区域之间的响应变化，包括由于材料变化或在图像传感器上使用不同类型的光敏材料引起的响应变化。对于高动态范围(hdr)图像传感器，脉冲持续时间可以在对应于不同集成时间的行之间变化，以便在从二次采样hdr模式切换到非hdr模式时补偿这些行类型的响应中的任何差异。

减轻相邻像素之间的串扰

在基于膜的图像传感器中，存在将光敏介质与每个像素中的像素电路连接的金属层的叠堆，例如，如上面图3b和图3c所示。这些金属叠堆可能对相邻像素中的金属叠堆之间以及金属叠堆和像素读出线之间的电串扰敏感。这种电串扰取决于金属层的大小和几何形状，以及光强度。它可能导致不希望的现象，诸如偏色、颜色散列以及传感器阵列的不同列之间的增益不匹配。

在本发明的一些实施方案中，图像传感器中或与图像传感器相关联的控制电路，诸如图2所示的控制电路208，基于一个或多个邻近像素的信号电平对每个像素施加校正，以便抵消这种串扰的影响。换句话说，由于控制电路从图像传感器中的像素电路接收信号(对应于从光敏介质的相应区域读出的光电荷)，并将信号转换成相应的像素输出值，它校正了来自光敏介质的邻近区域的光电荷的串扰。该校正通常在数字化来自图像传感器的信号之后逐行数字地施加，但是它也可以另选地在数字或模拟电路中在处理流水线中的其他点处施加。

图9是彩色图像感测阵列900的示意性顶视图，示出了根据本发明的实施方案的用于校正串扰的目前方法。在该示例中，滤色器阵列覆盖阵列900的光敏介质(诸如量子膜，如前图所示)，并且在光敏介质的对应区域中限定不同颜色的像素902。在本实施方案中，控制电路针对来自不同颜色的邻近像素的串扰为每个给定颜色校正相应像素输出值。

因此，在图示示例中：

-偶数列的偶数行中的像素表示为gbi。

-奇数列的偶数行中的像素表示为bi。

-奇数列的奇数行中的像素表示为ri。

-偶数列的奇数行中的像素表示为gri。

这里，i是整数。此外，如图所示：

-b0、gb0、r0和gr0是要校正串扰的像素。

-gb1、gb2、b1、b2、r1、r2、gr1和gr2是上述像素的左右邻近像素，即，在从阵列900读出相应行中的前后像素902。

-b0’、gb0’、r0’和gr0’是校正后的新像素输出值

控制电路通过将来自阵列900的输出值中的每个减少与沿阵列900的行从先前像素、后续像素或两者读出的光电荷成比例的量来校正串扰。为此目的，控制电路可以存储加权系数表。然后，控制电路通过将从前一个和/或后一个像素接收的信号乘以加权系数来减小每个像素的输出值，以给出加权校正，并从每个像素信号中减去相应的加权校正。加权系数可以具有固定值，或者它们可以另选地根据从前面和/或后面的像素接收的信号而变化，以便补偿非线性效应。

参考图9和以上列出的像素定义，校正的像素输出值如下计算：

b0’＝e·b0–b1·gb1–b2·gb2

gb0’＝e·gb0–a1·b1–a2·b2

gr0’＝o·gr0–d1·r1–d2·r2

r0’＝o·r0–c1·gr1–c2·gr2

通常，系数a1、a2、b1、b2、c1、c2、d1和d2是范围[0,1]中的浮点数，且o和e是范围[1，+infinity]中的浮点数(尽管在实践中，o和e通常限于范围[1,2])。

另选地，可以施加单侧串扰校正，其中每个像素被认为仅受其先前像素或后续像素的影响。在这种情况下，可以仅使用左邻近像素(即，b2＝a2＝d2＝c2＝0)或仅使用右邻近像素(即，b1＝a1＝d1＝c1＝0)。另选地，串扰校正可以是成对的，使得每个像素对中的左像素用于校正右像素，并且该对的右像素用于校正左像素(在这种情况下b1＝a2＝d1＝c2＝0)。

通常，上述校正在硬件逻辑中实现。单侧方法(特别是使用成对校正)具有较低功耗和门数的优点。本发明人已经发现，系数可以使用系数的整数部分的两位值和小数部分的八位值以足够的精度表示。为了更进一步节约逻辑，系数o和e可以固定在值1，并且剩余系数的整数部分可以固定为0。

上述校正既适用于彩色和单色传感器两者，也适用于可见光和红外传感器两者，但通常具有不同的系数值。

可以使用分段线性查找表来处理非线性串扰，以模拟依赖于强度的系数。在这种情况下，控制电路将读出并使用与相邻像素的感测信号电平对应的最接近系数。通过控制电路重新编程系数值，此种查找表可以是自校准的。另选地，用于不同强度设置的串扰系数可以在存储器中为每个图像传感器预编程，例如使用一次性可编程(otp)存储器。

减轻相邻行之间的串扰

在诸如上述那些的基于膜的图像传感器中，在像素阵列的相邻行的感测节点之间存在电容耦合。当以滚动快门模式操作时，像素电路在阵列的行上以滚动顺序将控制信号施加到光敏介质的相应区域(诸如量子膜)并从其读出光电荷。换句话说，虽然同一行中的像素具有相同的定时，但是施加到每个连续的邻近行中的像素的复位和读出信号相对于前一行移位一个行时间(δtrow)，通常约为10μs。

给定行j中的每个像素在将脉冲积分复位信号(rst2)施加到行中像素的感测节点时开始的时间将光电荷积聚，并然后在施加再次复位像素(rst1)的读出信号时读出积聚电荷。通常在行j的rst2和rst1之间的集成间隙期间施加下一行j+1的集成复位脉冲rst2。行j+1中的rst2可导致行j+1中像素的感测节点上的电压急剧跳跃多达若干伏，其在行j的集成间隙期间电容性地耦合到行j中的邻近像素的感测节点中。该串扰可能导致邻近像素的读出电压的显著偏差，特别是当使用短的集成时间时。

本实施方案通过修改行控制逻辑(例如，图2中的行电路204或图5中的行逻辑504)来解决该串扰问题，以使得能够在每个图像帧中施加附加锁定信号(rst3)：在集成复位信号rst2之前，将rst3锁定信号施加到栅极404(图4a/b)，以将光敏介质设置并保持在基线电压至少一个行时间。(此锁定信号在阵列的前一行中的集成复位信号之前或当前与该集成复位信号一起施加。)然后，复位信号rst2跟随锁定信号，并将光敏介质从基线电压释放，从而启动像素电路对光电荷的积聚。读出信号rst1跟随复位信号，并且切换已经从阵列积聚的光电荷。

图10是图像传感器中两个像素的感测节点处的电压(vsn)的曲线图，示出了根据本发明的实施方案的复位锁定信号的使用和效果。一行中给定像素的感测节点处的电压由上部曲线1002示出，而阵列中下一行中的邻近像素的感测节点处的电压由下部曲线1004示出。假设图像传感器是电子累积传感器，使得感测节点上的电压在复位后下降。复位和读出信号(rst2和rst1)在曲线1004中恰好比曲线1002中晚一个行时间出现。为了说明锁定信号rst3的效果，该锁定信号仅在曲线1004中示出，尽管通常锁定信号可以施加到所有行。

在图示的示例中，像素电路在短集成时间下操作(即，rst2和rst1之间的时间跨度与从rst1到下一个rst2的时间相比较小)，并且下部像素以比上部像素快得多的速率累积光电荷(例如，由于来自明亮物体的入射光子的较高速率)。因此，下部像素在复位时经历大的电压摆动，导致曲线1002中的串扰伪像1006。如果在曲线1002中的rst2和rst1之间的集成时间期间发生这种伪像，则将导致从上部像素读出的信号中的实质变化。

然而，在本实施方案中，锁定信号rst3在上部像素的复位信号rst2之前，并因此在上部像素的集成时间开始之前被施加到下部像素。锁定信号rst3和施加到下部像素的复位信号rst2之间的时间跨度δt足以确保在上部像素处的集成时间开始之前将发生串扰伪像1006，使得通过将复位信号rst2施加到上部像素将串扰基本上归零。

图11是示出根据本发明的另一个实施方案的复位锁定信号在空穴累积图像传感器中的使用和效果的曲线图。除了电压变化的方向反转之外，空穴累积传感器中的复位锁定信号rst3的操作和效果类似于图10的电子累积传感器。在图11中，当前像素的感测节点处的电压由上部曲线1102示出，而阵列中下一行中的邻近像素的感测节点处的电压由下部曲线1104示出，具有串扰伪像1106。

可以采用实现复位锁定信号的各种方式。例如，指针系统可以以上面参考图8描述的方式用于控制行逻辑504。然后，用于图像传感器的行时间将包括由对应的读取指针限定的读取阶段、一个或多个复位阶段，该复位阶段具有对应的复位指针，以及在为该行进行集成复位之前将每行保持在复位的一个或多个附加复位锁定指针，如上所述。刚好在行的集成复位之前禁用锁定复位。特定行可以保持在复位中的行时间数是可编程的，使得基于锁的串扰减轻可以在两个或更多个相邻行上延伸。然而，为了避免亮光滞后，感测节点处的电压应保持在基线不超过所需的最小持续时间，这意味着在大多数情况下像素应锁定的最佳行时间数为2。

为了防止图像传感器输出的图像中的静态带，期望所有行的电路活动相同。为此目的，锁定指针可以在阵列的垂直消隐行中以与有效行中相同的方式运行。在上面描述的行逻辑的基于指针的实现方式中，锁定指针可以在垂直消隐期间穿过停放行(通常包括两个或更多个此类行)。

每行中的行逻辑接收每个集成复位指针的一个锁定指针。因此，可以为给定帧中的每行限定多个集成周期。每个集成周期由对应的锁定信号启动，然后是复位信号，其中选择定时以避免在集成周期中的每一个中与前一行或多行串扰。锁定和复位信号的定时还可以适应于其中图像传感器的像素被二次采样(跳过像素或像素行)或合并在一起的配置。

在一些实施方案中，执行所谓的“硬/软复位”操作可能是有利的，其中像素首先被刷新到显著低于电源(vdda)的电压，之后复位晶体管进入亚阈值状态，以便实现更低的ktc噪声。在这种情况下，锁定像素经历一系列“硬/软”复位(并行模式中每行一个或串行模式中每行三个)，并且首先解锁像素并然后执行与由读取指针执行的常规像素复位类似的常规像素复位可能是有利的。

其他实施方案适用于利用反馈电路的像素噪声降低方案，该反馈电路在复位期间直接驱动像素以便抑制噪声波动。为了促进这些类型的噪声消除技术，只有当前像素被读出到列总线(其由反馈电路用作输入)，并且锁定行操作是在锁定行与列总线断开的情况下执行的(即，选择晶体管截止，例如，如图4a/b所示)。

光学黑色像素的有效实现方式

如前面参考图2所述，图像传感器200包括光学黑区域，称为模糊区域210，其中像素212不接收光。在本领域中已知的图像传感器中，光学不透明层诸如有机黑色层沉积在这些像素上以便阻挡入射光。控制电路208在暗电流补偿和固定模式噪声的校正中使用来自这些像素的信号。

图12是根据本发明的实施方案的图像传感器1200的一部分的示意性剖视图，其示出了此种光学黑色区域的更有效的实现方式。图像传感器1200包括半导体基板和像素电路阵列，该像素电路阵列以矩阵形式布置在半导体基板上并限定相应的像素，如前面的图所示。在图12中，金属层mx中的像素电路1202和1204分别限定光感测像素和黑色像素。像素电路1202和1204通过通孔1210连接到形成在金属层my中的相应像素电极1208。像素电极1208接触在像素电极上形成的光敏膜1206，诸如量子膜。在光敏膜1206上形成至少部分透明的公共电极1207。

控制电路1212经由中间触点1216和不透明金属化层1214向公共电极1207施加偏置，该不透明金属化层1214与公共电极进行欧姆接触。不透明金属化层1214形成在金属层mz中并且在图像传感器1200的像素上的光敏膜1206上延伸，该像素被指定为黑色像素，诸如由图12中的像素电路1204限定的像素。因此，不透明金属化层1214实现将电偏置施加到公共电极1207并光学阻挡光到达黑色像素的双重目的。层1214的这种双重使用减少了制作图像传感器1200所需的过程步骤的数量。缓冲层1218覆盖公共电极1207的一部分(如图所示)，或者可以在公共电极的整个表面上延伸。

由于响应于在公共电极1207上施加偏置而由像素电极1208累积的光电荷，因此控制电路1212接收来自像素电路1202、1204、…的信号，并且将接收的信号转换为相应的像素输出值。作为参考，控制电路使用从黑色像素接收的信号校正输出值的黑电平，在该黑色像素上形成不透明金属化层1214。标记为mz的该相同的不透明金属化层可以另外被图案化以用于其他目的，诸如产生连接到控制电路1212的更厚的接触垫1220。

公共基板上的双图像传感器

在针对认证、增强现实和虚拟现实的成像应用中，通常期望在可见光和红外光谱区域两者中同时捕获相同场景的图像。用于辨别和识别目的的某些图像特征在红外光谱中被更好地捕获，并然后这些特征可以与可见光谱中的图像组合以供人类观看和记录。当使用相同的视场和像素计数捕获可见光和红外图像两者时，也可以组合这两个图像以产生深度信息。以这种方式，特定于某些波长的特征提取可以与深度和颜色信息组合。尽管组合可见光和红外感测的成像方案在本领域中是已知的，但是它们往往受到实际限制和高成本的影响，这限制了此类方案在商业应用中的采用。

本发明的一些实施方案解决了使用基于光敏膜的图像传感器(诸如量子膜传感器)的独特性质的双可见光/红外相机解决方案的需求。在此类解决方案中，量子膜沉积在半导体晶片诸如硅晶片上，具有限定像素的合适电路，例如，在沉积膜之前通过cmos工艺制造。由于量子膜可以被调谐为对可见光或红外光谱敏感，因此可以在同一晶片上的两个像素电路阵列上图案化两种不同类型的量子膜，其中量子膜下方的所有事物都是相同的。另选地，可以在两个像素电路阵列上形成同一类型的量子膜，其中添加合适的滤光层以选择将入射在量子膜中的每个上的波长。在任一种情况下，具有不同波长范围的两个阵列，例如一个对可见光敏感而另一个对红外光敏感，可以彼此紧邻地制造，具有相同的间距和电路行为，并且阵列之间具有精确控制的间隔。

图13是根据本发明的实施方案的这种双图像传感器组件1300的示意性剖视图。半导体基板诸如硅晶片1302包括多个感测区域——在本示例中包括两个此类感测区域1306和1308。感测区域可以在几何上对应于晶片1302上的不同相邻管芯，因为它们被图案化为具有像素电路1312的相同阵列，并且它们被分开预定距离，该预定距离对应于相邻模具之间通常留空(未图案化)的“街道”1310。然而，在目前情况下，感测区域1306和1308将不会被切割分开，而是被保持在一起作为同一芯片的部分。像素电路1312在感测区域1306和1308中限定相应的像素矩阵。

形成在晶片1302上的膜层1304包括分别在感测区域1306和1308中的像素电路1312的阵列上的光敏膜1314和1316。可以在膜1314和1316之间的层1304中形成具有与街道1310大致相同的宽度的间隔物1318。在图示的示例中，膜1314和1316包含不同的相应材料，其分别对不同光谱带中的入射辐射敏感，例如图中标记的可见光和红外波段。膜1314响应于在相应光谱带中入射的辐射将光电荷输出到像素电路1312，并且感测区域1306和1308因此输出可以在时间和空间上相互配准的可见光和红外图像信号。

另选地，膜1314和1316可包括相同的膜，其具有在可见光和红外光谱带两者上延伸的光谱响应。在这种情况下，具有合适通带的一个或多个滤光器可以覆盖或以其他方式叠加在膜层1304的前面，以便区分膜的光谱响应。(下文中参考图14描述这种布置。)另外另选地或额外地，此类滤光器可以与波长选择量子膜组合使用。此外，尽管为了具体和清楚起见，本示例具体涉及组合可见光和红外感测的成像组件，但是这些实施方案的原理可以扩展到可见光、红外和/或紫外范围内的光谱带的任何合适组合，其在同一芯片上具有两个、三个或更多像素阵列，每个像素阵列都有自己的光谱带。

另外另选地，膜1314和1316以及感测区域1306和1308可以被配置为感测相同的波段，可能具有不同的灵敏度水平。

感测区域1306和1308之间的间隔可以根据其中要使用组件1300的应用的特定要求来设定。例如，可以通过将出现在可见光和红外图像中的物体的位置相关来选择间隔以实现立体成像。假设组件1300安装在具有瞳孔直径为0.6mm且f数为2的透镜的微型相机模块中，则模块的近似角分辨率在940nm处将为0.1°。为了匹配该角分辨率，例如，位于5m处的物体的感测区域1306和1308之间的对应视差距离是9.1mm。

另选地，与组件1300相关联的光学器件可以将不同的相应视场成像到感测区域1306和1308上。例如，视场可以部分地重叠，其中感测区域1306被配置用于广角成像，并且感测区域1308被配置用于远摄操作。

尽管感测区域1306和1308中的像素电路1312具有相同的几何形状，但是它们可以以不同的方式操作。例如，可见感测区域1306可以以滚动快门模式操作，而红外感测区域1308以全局快门模式操作。该操作模式可以方便地与结构化红外光组合使用，该结构化红外光可以与全局快门定时同步脉冲，以便减少组件的功耗，以及减少环境背景对结构光图像的影响。全局快门红外感测区域可以感测结构化光图案以提供深度信息，而可见光感测区域提供二维图像信息。另选地，红外感测区域可以以滚动快门模式操作，而可见光感测区域以全局快门模式操作，具有或不具有在适当波长的结构光。

图14是根据本发明的另一个实施方案的具有双感测区域1306、1308的成像模块1400的示意性剖视图。感测区域1306和1308具有与上述感测区域类似的设计和配置。然而，在本实施方案中，两个感测区域上的光敏膜包括相同的膜1402，其中添加合适的滤光器，如下所述。在膜1402上形成与像素电路1312的阵列配准的微透镜1404的阵列。成像光学器件1406将场景的相应图像聚焦到感测区域1306和1308上的膜1402上。另选地，可以使用单个成像镜头(简单或复合的)将图像聚焦到两个感测区域上。

当在两个感测区域上形成相同的膜1402时，具有可见光通带的滤光器1408可以插入感测区域1306的光路中，其中具有红外通带的另一个滤光器1410插入感测区域1308的光路中。另选地或另外地，滤光器层1412和1414可以沉积在感测区域1306和/或1308上的膜1402上。例如，滤光器层1412可以包括与感测区域1306中的像素配准的滤色器阵列(cfa)，诸如拜耳滤光器阵列。在这种情况下，滤光器1408可以被配置为阻挡红外辐射，并且滤光器层1414可以由透明间隔物代替。另选地，模块1400可以仅包括滤光器层1412和1414，而无需添加滤光器1408和1410。

图15是根据本发明的另外的实施方案的具有双图像感测阵列1502和1504的图像传感器芯片1500的示意性顶视图。如上所述，感测阵列1502和1504被配置为分别感测两个不同光谱带中的光，诸如可见光带和红外带。然而，在该实施方案中，控制电路形成在半导体基板上并与两个感测阵列1502和1504中的像素电路连通。因此，在这种情况下，阵列之间没有如前述实施方案中的空白的“街道”。以这种方式共享控制电路可用于减少芯片面积和成本，以及促进阵列1502和1504之间的紧密同步和集成。

阵列1502和1504是行对齐的，并因此在两个阵列的每行中共享公共行解码器和驱动器电路1506，它们是读出电路的定时引擎的核心。另一方面，列解码器和模拟/数字转换电路1508包括用于两个感测阵列的单独组件。逻辑和输出接口1510执行更高级别的片上处理并将输出接口驱动到其他设备，因此从阵列1502和1504两者输出图像数据。也在阵列1502和1504之间共享的其他电路1512可以包括功能诸如定时引擎和对每个单独阵列的操作模式的控制，例如使得能够在一个阵列中使用滚动快门而在另一个阵列中运行全局快门。

在另一个实施方案中(图中未示出)，感测阵列1502和1504是列对齐的，而不是行对齐的。在这种情况下，感测阵列逐列共享公共列解码器和模拟/数字转换电路1508，而行解码器和驱动器电路1506单独耦合到两个阵列中的每个的行。在其他方面，阵列1502和1504之间的资源共享类似于图15所示的资源共享。

图15的配置支持阵列1502和1504之间的其他种类的资源共享。例如，可以在阵列中的一个中的像素中的一个或多个上的光敏膜上形成不透明层，以产生模糊区域210(如图2所示)。芯片1500上的控制电路，诸如逻辑和输出接口1510，使用来自阵列中的一个中的模糊区域中的像素的信号来校正阵列1502和1504两者中的像素输出值的黑色电平。

作为另一个示例，行解码器和驱动器电路1506可以驱动阵列1502和1504上的公共电极，以向阵列上的光敏膜施加偏置，从而能够由于累积的光电荷而读出信号。对应于顶部电极306(图3所示)的这些公共电极至少部分透明并且形成在两个阵列上的光敏膜上。在一些实施方案中，行解码器和驱动器电路1506将阵列1502和1504两者的公共电极偏置在公共电位。另选地，行解码器和驱动器电路1506将公共电极偏置在不同的相应电位。

用于基于相位差的自动聚焦的像素设计

相机系统在许多应用中使用自动聚焦(af)以确保在距相机不同距离处的相关场景部分被获取为对焦图像平面。一些自动聚焦系统使用由相机的图像传感器输出的图像信息来估计图像传感器与相机镜头的最佳距离。然后，机载机电部件将镜头位置驱动到距图像传感器的最佳距离。

为了改善自动聚焦性能，基于由图像感测阵列中的特殊像素(其被分成两个子像素)输出的信号，一些相机使用双像素自动聚焦，并且尤其是基于相位差的自动聚焦。例如，可以通过在某些像素上制造金属屏蔽件来产生这些特殊像素，使得模糊每个此种像素的感测区域的一半。相位差自动聚焦逻辑比较分割的子像素的输出，以便估计图像是否处于聚焦，并因此提供反馈，以便驱动镜头快速会聚到图像在其聚焦的位置。

本发明的一些实施方案提供了另选类型的自动聚焦像素，其特别适用于图像传感器，其中光敏介质诸如量子膜覆盖像素电路阵列，该像素电路阵列以规则网格布置在半导体基板上。像素电路将控制信号施加到光敏介质的相应区域并从光敏介质的相应区域读出光电荷，因此限定阵列中的像素。术语“规则网格”用于表示由像素电路限定的阵列中的像素的中心在水平和垂直方向上以相等的间隙隔开。在典型的阵列中，网格被布置成使得阵列中的像素有效地为正方形或矩形。另选地，像素可以布置在另一种网格上，诸如六边形网格。

本实施方案中的自动聚焦像素与阵列中的剩余像素的不同之处在于，自动聚焦像素的像素电路包括导电部件，诸如像素电极或像素电极下的另一金属层，其在相对于规则网格的不同方向上在空间上偏移。空间偏移不仅可以表示导电部件的偏移，还可以表示导电部件在偏移方向上的扩大。在任一种情况下，由于这些相同的导电部件出现在阵列中的所有像素中(尽管通常在常规位置而非偏移位置)，因此可以将自动聚焦像素制造为阵列的一部分而无需任何额外的过程步骤。

物镜光学器件，诸如透镜104(图1)，将物体的图像聚焦到图像传感器的光敏介质上。控制电路，诸如电路208(图2)或片外电路(未示出)，从像素电路读出光电荷，并比较从成对的自动聚焦像素输出的光电荷，在该自动聚焦像素中导电部件在不同的方向上偏移。控制电路基于该比较调整物镜光学器件的焦点设置。

图16是图像传感器1600的一部分的示意性剖视图，示出了根据本发明的实施方案的自动聚焦像素的示例实现方式。图像传感器1600包括半导体基板1602，诸如硅晶片，其被光敏介质1604诸如量子膜覆盖。像素电路1606(诸如像素电路层302(图3a至图3c)中的电路)的阵列在基板1602上以规则网格形成。像素电路1606包括像素电极1616，像素电极1616布置在规则网格上并且通过通孔1618连接到其他电路部件，因此使像素电路能够将控制信号施加到光敏介质1604的相应区域并从光敏介质1604的相应区域读出光电荷。在该示例中，图像传感器1600的像素由镶嵌滤光器1612和相应的微透镜1614覆盖。

与由像素电路1606限定的成像像素的规则网格相反，像素电路1608和1610限定一对自动聚焦像素：在图中左侧的自动聚焦像素中，像素电极1616向右移位，而图中右侧自动聚焦像素中的像素电极向左移位。假设像素的宽度和高度为1.1μm，并且电极1616的宽度和高度为0.35μm，则将自动聚焦像素的像素电路1608和1610中的电极移位0.1μm将使这些像素对从像素的一侧进入的光的灵敏度相对于另一侧提高到1.5至2倍。这种灵敏度差异足以使控制电路在比较图16所示的一对自动聚焦像素的输出时检测不平衡，并因此相应地校正透镜的焦点设置。

图17是根据本发明的另一个实施方案的包括自动聚焦像素1704的图像传感器1700的一部分的示意性顶视图。如在前面的实施方案中一样，像素1702限定规则网格，其中像素电极1616在这些像素内居中。然而，在自动聚焦像素1704中，像素电极1616相对于像素1702的网格在相反方向上移位。控制电路可以以上述方式使用来自自动聚焦像素1704的信号。

图18是根据本发明的又一个实施方案的包括自动聚焦像素1804的图像传感器1800的一部分的示意性顶视图。在这种情况下，再次，像素1802限定规则网格，其中像素电极1616在这些像素内居中。然而，在自动聚焦像素1804中，像素电极1806都相对于像素1802的网格在相反方向上移位，并且相对于剩余像素电极被放大。像素电极1806的区域的这种放大与移位一起，可以将这些像素对从像素的一侧进入的光的灵敏度相对于另一侧提高到2至3倍。

图19是图像传感器1900的一部分的示意性剖视图，示出了根据本发明的实施方案的自动聚焦像素的另选实现方式。图像传感器1900的大多数元件与图像传感器1600的那些元件类似，如上面参考图16所述，并因此用相同的附图标记进行标记。然而，图19示出了像素电路1902的规则网格内的附加金属层1906。金属层1906不仅可以用作像素电路内的导电部件，还可以将已经经过光敏介质1604的光反射回光敏介质中，因此增强对应像素的灵敏度。

在由像素电路1904限定的自动聚焦像素中，金属层1906被不对称地放大，因此在这些像素中相对于阵列中的剩余像素产生偏移。该偏移的效果由图19中的箭头示出，其表示以相对大的角度入射在自动聚焦像素上的入射光线。自动聚焦像素中的每个中的金属层1906将在像素一侧上而不是在另一侧上的成角度的光线反射回介质1604中，因此优先地增强对应像素对来自不同方向的入射光的灵敏度。

尽管在前述示例中的每个中仅示出了单对自动聚焦像素，但是在典型使用中，可以形成多个这种像素对，由于像素电极或其他金属层的偏移，每对中具有相反的空间相位。使用多个自动聚焦像素对确保有足够数量的自动聚焦样本，以便基于图像的选定区域(其可由用户选择或由自动聚焦控制器自动选择)检测最佳焦距。还可能希望在自动聚焦像素的分布中包括某些不规则性，以便避免否则可能遇到的混叠效应。

当选择图像传感器的给定区域用于聚焦时，自动聚焦控制器分析两组子图像：一个子图像包括优先对从一个方向(例如，从左侧)到达的光敏感的自动聚焦像素，并且另一个子图像包括优先对来自另一个方向(例如，从右侧)的光敏感的像素。在离焦图像区域中，来自场景的空间频率信息将被不同地(以不同的相位)映射到“左”子图像和“右”子图像上。自动聚焦控制器使用此差异作为确定镜头到成像器距离所需的变化的基础。当基于“左”子图像和“右”子图像的图像同相时，控制器认为感兴趣区域中的图像处于焦点，子图像之间具有最大相关性。

为了在图像的各区域上精确地找到正确的焦距，期望图像传感器包括大量自动聚焦像素。同时，希望这些像素在不用于自动聚焦测量时继续提供图像信息。本实施方案的一个优点是自动聚焦像素将以与图像感测阵列中的剩余像素类似的方式继续响应入射光强度，尽管由于像素电路的金属部件的位置和/或大小的差异可能略微修改像素灵敏度。由于阵列中自动聚焦像素的位置是已知的，因此可以例如通过在线图像信号处理器(isp)校正它们的信号输出，以校正灵敏度的差异。可选地或另外地，当彩色镶嵌膜覆盖图像传感器时，isp可以从相同颜色的其他接近像素内插自动聚焦像素的值。

尽管上面呈现的示例中的一个涉及特定大小的像素，但是本实施方案的原理也可以应用于产生更大或更小大小的自动聚焦像素。还可以调整自动聚焦像素的特性和布局，以适合要在将光聚焦到所论述的图像传感器中使用的特定透镜的像差和主光线角度特性。换句话说，可以以特定于每个像素相对于感测阵列中心的位置的方式来选择导电部件的移位和/或放大。

具有增强的高主光线角度接受度的图像传感器

在包含具有透镜组件的图像传感器的相机模块中，通常希望整个模块的z方向高度(即，垂直于图像平面的尺寸)保持尽可能低，同时保持具有所需焦距和焦距比数的宽视场。随着透镜组件变短，图像传感器边缘处的入射光的主光线角度变得更高，即，更远离图像平面的法线。这种高的主光线角度导致阵列边缘处的灵敏度损失。

为了减少传统的基于硅的图像传感器中的这些损失，滤色器阵列(cfa)的微透镜和元件可以向内朝向阵列的中心移位，随着距中心的距离增加，偏移径向增加。作为移位的结果，在更高角度下的更多光在阵列的边缘处被收集。

在包括覆盖在像素电路阵列上的光敏介质诸如量子膜的图像传感器中，像素电极用作由在光敏介质中吸收的光子生成的光电荷的收集器。本实施方案利用该特征通过相对于阵列的中心径向向外移动像素电极来提高像素对高主光线角度的光的灵敏度。该特征可以单独应用或与上述微透镜移位组合使用。

图20a和图20b示意性地示出了根据本发明的实施方案的图像传感器2000的一部分，其具有对高主光线角度的增强的接受度。图20a是剖视图，而图20b是顶视图。图像传感器2000包括覆盖在像素电路阵列上的光敏介质2004，像素电路阵列以规则网格布置在半导体基板2002诸如硅晶片上，并限定图像传感器的相应像素2006。每个像素具有在滤色器阵列中的对应滤光器元件2008和微透镜2010，微透镜2010将入射光聚焦到像素上。

像素电极2012从光敏介质2004的相应区域读出光电荷到阵列的每个像素2006中的像素电路。为了适应阵列的外围区域中增加的主光线角度，像素电极2012相对于规则的像素网格在远离阵列中心的相应方向上在空间上偏移。在包括物镜光学器件诸如透镜系统104(图1)(其在光敏介质2004上形成物体的图像)的相机模块中，阵列的外围区域中的像素电极的空间偏移可以根据通过物镜光学器件聚焦到光敏介质上的光的主光线角度进行设置，以便最小化外围区域中的灵敏度损失。

像素电极2012的移位可以根据距阵列中心的径向距离和来自阵列中心的方向逐像素递增地施加。另选地，为了便于图像传感器2000的设计和制作，可以将移位分批施加于不同的像素组，使得在每组的所有像素中施加相同的像素电极移位。

图21是根据本发明的另一个实施方案的图像传感器2100的一部分的示意性顶视图，该图像传感器2100具有对高主光线角度的增强的接受度。在这种情况下，传感器2100的像素阵列的外围区域中的像素2106中的像素电极2112相对于阵列中心中的像素电极在适当的径向方向上被放大。该放大也可用于抵消由于高主光线角度导致的图像传感器2100的外围区域的灵敏度损失。它可以独立于上述移位或与上述移位一起施加。

图22是根据本发明的又一个实施方案的图像传感器2200的一部分的示意性剖视图，该图像传感器2200具有对高主光线角度的增强的接受度。如在图20a/b的实施方案中，图像传感器2200包括覆盖在像素电路阵列上的光敏介质2204，该像素电路阵列限定图像传感器的相应像素2006。每个像素具有对应的滤光器元件2208和微透镜2210，微透镜2210将入射光聚焦到像素上。然而，在这种情况下，微透镜2210相对于规则网格在朝向像素阵列中心的相应方向上在空间上偏移，而像素电极2212移位离开中心。这种布置增强了像素电极由于以高角度入射的光，诸如图22所示的光线2214而捕获光电荷的能力。

发明人已经发现后一种布置，组合微透镜在一个方向上的偏移和像素电极在另一个方向上的偏移，对于在较大的主光线角度下实现可接受的图像传感器灵敏度特别有效(相比可仅使用微透镜的移位来适应)。如在上述美国临时专利申请62/411,522中描述的具体示例所证明的，微透镜偏移与电极偏移的组合可以用于具有非常低的z方向高度和大像素阵列尺寸两者的相机，以适应在光线的边缘处在40°和甚至更高的范围内的主范围角度。

尽管上述实施方案主要涉及基于膜的图像传感器，但是在使用其他种类的光敏介质的其他类型的图像传感器中，这些实施方案的原理可以类似地应用，加以必要的变更。此外，尽管上面单独描述了图像传感器的各种特征，但是这些特征中的一些或全部可以在单个图像感测装置中一起实现。

因此，应当理解，上述实施方案以举例的方式进行引用，并且本发明并不限于上文具体示出并描述的内容。相反，本发明的范围包括上文所述的各种特征，以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式的组合和子组合。