实施方式涉及垂直存储器件。
背景技术：
用作在vnand闪速存储器件的单元区域中的包括地选择线(gsl)的晶体管的沟道的半导体图案可以通过选择性外延生长(seg)工艺形成。需要开发形成在vnand闪速存储器件的外围电路区域中用作源极/漏极层的外延层的方法。
技术实现要素：
根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括栅极结构、第二栅电极、第三栅电极和第四栅电极、第一外延层、沟道和第二外延层。栅极结构可以形成在衬底的外围电路区域上，并且可以包括第一栅电极。衬底可以包括单元区域和外围电路区域。第二栅电极、第三栅电极和第四栅电极可以在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处。第一外延层可以在衬底的单元区域上延伸穿过第二栅电极。沟道可以在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极。第二外延层可以形成在衬底的外围电路区域的邻近于栅极结构的部分上。
根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括栅极结构、源极/漏极层、第二栅电极、第三栅电极和第四栅电极、下沟道和上沟道。栅极结构可以形成在衬底的外围电路区域上，并且可以包括第一栅电极。衬底可以包括单元区域和外围电路区域。源极/漏极层可以形成在衬底的外围电路区域的邻近于栅极结构的部分上。第二栅电极、第三栅电极和第四栅电极可以在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处。下沟道可以在衬底的单元区域上延伸穿过第二栅电极。上沟道可以在下沟道上在垂直方向上延伸穿过第三栅电极和第四栅电极。下沟道和源极/漏极层可以包括基本相同的材料。
根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括：衬底，其包括单元区域和外围电路区域；栅极结构，其在衬底的外围电路区域上，栅极结构包括第一栅电极；在衬底的单元区域上的第二栅电极、第三栅电极和第四栅电极，第二栅电极至第四栅电极沿着基本上垂直于衬底的上表面的垂直方向彼此间隔开；第一外延层，其在衬底的单元区域上延伸穿过第二栅电极；在第一外延层上的沟道，沟道在垂直方向上延伸穿过第三栅电极和第四栅电极；以及在衬底的外围电路区域上的第二外延层，第二外延层邻近于栅极结构并且由与第一外延层基本上相同的材料组成。
附图说明
通过参照附图详细描述示例性实施方式，特征对本领域普通技术人员将变得明显，附图中：
图1至图10示出制造根据示例实施方式的垂直存储器件的方法中的阶段的剖视图；以及
图11至图14示出制造根据示例实施方式的垂直存储器件的方法中的阶段的剖视图。
具体实施方式
图1至图10是示出制造根据示例实施方式的垂直存储器件的方法的阶段的剖视图。图8是图7中的区域x的放大剖视图。
在下文中，基本上平行于衬底的上表面且彼此交叉的两个方向可以分别被称为第一方向和第二方向，基本上垂直于衬底的上表面的方向可以被称为第三方向。在示例实施方式中，第一方向和第二方向可以基本上彼此垂直。
参照图1，第一栅极结构和栅极间隔物150可以形成在衬底100的第二区域ii上。衬底100可以包括第一区域i和第二区域ii。
例如，衬底100可以包括硅、锗、硅-锗、或例如gap、gaas、gasb等的iii-v化合物。在一些实施方式中，衬底100可以是绝缘体上硅(soi)衬底或绝缘体上锗(goi)衬底。在示例实施方式中，衬底100的第一区域i和第二区域ii可以分别用作垂直存储器件的单元区域和外围电路区域。
第一栅极结构可以通过在衬底100上顺序地形成栅极绝缘层、多晶硅层、金属层和栅极掩模层，随后图案化所述层而在衬底100上形成。因此，第一栅极结构可以包括顺序地堆叠在衬底100上的栅极绝缘图案110、第一多晶硅图案120、第一金属图案130和第一栅极掩模140。第一多晶硅图案120和第一金属图案130可以限定第一栅电极122。
栅极间隔物150可以通过在衬底100上形成栅极间隔物层以覆盖第一栅极结构并且各向异性地蚀刻栅极间隔物层而形成。因此，栅极间隔物150可以形成在第一栅极结构的侧壁上。
栅极绝缘图案110可以由例如硅氧化物的氧化物形成，第一多晶硅图案120可以由掺杂有p型或n型杂质的多晶硅形成，第一金属图案130可以由例如钨、钽、钛等的金属形成，第一栅极掩模140可以由例如硅氧化物的氧化物形成。栅极间隔物150可以由例如硅氧化物的氧化物形成，因此可以与第一栅极掩模140和/或栅极绝缘图案110合并。
参照图2，第一绝缘层和蚀刻停止层可以顺序地形成在衬底100上以覆盖第一栅极结构。接着，第一绝缘层和蚀刻停止层可以被图案化以形成顺序地堆叠在衬底100的第一区域i上的第一绝缘图案162和第一牺牲图案172、以及顺序地堆叠在衬底100的第二区域ii上的第二绝缘图案164和蚀刻停止图案174。在示例实施方式中，第一绝缘图案162和第一牺牲图案172在俯视图中可以在衬底100的第一区域i上具有矩形形状，第二绝缘图案164和蚀刻停止图案174可以覆盖衬底100的第二区域ii上的第一栅极结构。
第一绝缘层可以由例如硅氧化物的氧化物形成，因此可以与第一栅极掩模140和/或栅极间隔物150合并。蚀刻停止层可以由例如硅氮化物的氮化物形成。杂质可以被注入到衬底100的第二区域ii的未被第二绝缘图案164和蚀刻停止图案174覆盖的上部中以形成第一杂质区域。
参照图3，在第一绝缘夹层180形成在衬底100上以覆盖第一绝缘图案162和第二绝缘图案164、第一牺牲图案172以及蚀刻停止图案174之后，第一绝缘夹层180在衬底100的第一区域i上的一部分及第一牺牲图案172和第一绝缘图案162的在其下方的部分可以被去除以形成暴露衬底100的第一区域i的第一开口192，第一绝缘夹层180在衬底100的第二区域ii上的一部分可以被去除以形成暴露衬底100的第二区域ii的第二开口194。也就是，第二开口194可以通过去除第一绝缘夹层180的邻近于第一栅极结构的部分，即第一绝缘夹层180的其下未形成第二绝缘图案164和蚀刻停止图案174的部分，而形成在衬底100的第二区域ii上。
在示例实施方式中，多个第一开口192可以在第一方向和第二方向上形成，因此第一开口阵列可以被形成。在示例实施方式中，当第一开口192和第二开口194被形成时，衬底100的第一区域i和第二区域ii的上部也可以被去除。
选择性外延生长(seg)工艺可以被执行以分别形成部分地填充第一开口192和第二开口194的第一外延层202和第二外延层204。第一外延层202和第二外延层204可以例如同时通过相同的seg工艺形成。
在示例实施方式中，seg工艺可以通过将例如硅源气体、锗源气体、蚀刻气体和载气提供到衬底100上被执行。seg工艺可以使用例如甲硅烷气体(sih4)气体、乙硅烷(si2h6)气体、二氯甲硅烷(sih2cl2)气体等作为硅源气体，使用例如锗烷(geh4)气体作为锗源气体，使用例如氯化氢(hcl)气体作为蚀刻气体，以及使用例如氢(h2)气体作为载气而被执行。因此，单晶硅-锗层可以形成为第一外延层202和第二外延层204的每个。
例如，seg工艺可以使用例如乙硼烷(b2h6)气体的p型杂质源气体被执行，以形成掺杂有p型杂质的单晶硅-锗层作为第一外延层202和第二外延层204的每个。在另一示例中，p型杂质可以通过单独的掺杂工艺仅被掺杂到第二外延层204中，因此第二外延层204可以用作正沟道金属氧化物半导体(pmos)晶体管的源极/漏极层。
在另一示例中，seg工艺可以通过将硅源气体、碳源气体、蚀刻气体和载气提供到衬底100上被执行，因此单晶硅碳化物层可以形成为第一外延层202和第二外延层204的每个。seg工艺可以使用例如甲硅烷气体(sih4)气体、乙硅烷(si2h6)气体、二氯甲硅烷(sih2cl2)气体等作为硅源气体，使用例如sih3ch3气体作为碳源气体，使用例如氯化氢(hcl)气体作为蚀刻气体、以及使用例如氢(h2)气体作为载气而被执行。
在又一示例中，seg工艺可以使用硅源气体、蚀刻气体和载气被执行，因此单晶硅层可以形成为第一外延层202和第二外延层204的每个。
在又一示例中，seg工艺可以使用例如磷化氢(ph3)气体的n型杂质源气体被执行，以形成掺杂有n型杂质的单晶硅碳化物层或掺杂有n型杂质的单晶硅层作为第一外延层202和第二外延层204的每个。或者，n型杂质可以通过单独的掺杂工艺仅被掺杂到第二外延层204中，因此第二外延层204可以用作负沟道金属氧化物半导体(nmos)晶体管的源极/漏极层。
在示例实施方式中，第一外延层202的上表面可以高于第二外延层204的上表面。然而，实施方式不限于此。
参照图4，第二绝缘夹层可以形成在第一外延层202和第二外延层204以及第一绝缘夹层180上，以填充第一开口192和第二开口194的剩余部分，并且可以被平坦化。平坦化工艺可以包括例如化学机械抛光(cmp)工艺和/或回蚀刻工艺。
在示例实施方式中，第二绝缘夹层可以由与第一绝缘夹层180的材料基本相同的材料例如硅氧化物形成，因此可以与第一绝缘夹层180合并。在下文中，第二绝缘夹层可以在图中不独立于第一绝缘夹层180地被示出。
牺牲层220和第二绝缘层210可以交替地和重复地形成在第一绝缘夹层180上。因此，多个牺牲层220和多个第二绝缘层210可以在第三方向上交替地一个堆叠在另一个上。图4被示出为了说明交替堆叠的牺牲层220和第二绝缘层210。然而，实施方式不限于任何特定数量的牺牲层220和第二绝缘层210。
第二绝缘层210和牺牲层220可以通过例如化学气相沉积(cvd)工艺、等离子体增强化学气相沉积(pe-cvd)工艺、原子层沉积(ald)工艺等形成。第二绝缘层210可以由例如等离子体增强原硅酸四乙酯(pe-teos)、高密度等离子体(hdp)氧化物、等离子体增强氧化物(peox)等的硅氧化物形成。牺牲层220可以由相对于第二绝缘层210具有蚀刻选择性的材料例如硅氮化物形成。
参照图5，光致抗蚀剂图案可以形成在第二绝缘层210中的最上面的第二绝缘层上以部分地覆盖第二绝缘层210中的最上面的第二绝缘层，并且第二绝缘层210中的最上面的第二绝缘层和牺牲层220中的最上面的牺牲层可以使用光致抗蚀剂图案作为蚀刻掩模被蚀刻。因此，第二绝缘层210中的在牺牲层220中的最上面的牺牲层下方的第二绝缘层的一部分可以被暴露。在减小光致抗蚀剂图案的面积之后，第二绝缘层210中的最上面的第二绝缘层、牺牲层220中的最上面的牺牲层、第二绝缘层210中的所述暴露的第二绝缘层、以及牺牲层220中的在第二绝缘层210中的所述暴露的第二绝缘层下方的牺牲层可以使用减小的光致抗蚀剂图案作为蚀刻掩模被蚀刻。可被称为修整工艺的以上工艺可以被重复地执行，以形成包括多个台阶的阶梯结构，每个台阶包括顺序地堆叠在衬底100的第一区域i上的第二牺牲图案225和第三绝缘图案215。
在示例实施方式中，阶梯结构中包括的台阶可以具有从其底部朝顶部以恒定比率减小的面积。在俯视图中，台阶中的最下面的台阶可以具有比包括第一绝缘图案162和第一牺牲图案172的台阶更小的面积。
参照图6，第三绝缘夹层可以形成在第一绝缘夹层180上以覆盖阶梯结构，并且可以被平坦化直到第三绝缘图案215中的最上面的第三绝缘图案的上表面被暴露以形成第三绝缘夹层图案230。第三绝缘夹层可以由例如硅氧化物的氧化物形成，因此第三绝缘夹层图案230可以与第三绝缘图案215和/或第一绝缘夹层180合并。
第四绝缘夹层240可以形成在阶梯结构的上表面和第三绝缘夹层图案230的上表面上。第四绝缘夹层240可以由例如硅氧化物的氧化物形成，因此可以与第三绝缘夹层图案230和/或第三绝缘图案215中的最上面的第三绝缘图案合并。
第一掩模可以形成在第四绝缘夹层240上，并且第四绝缘夹层240、第三绝缘图案215、第二牺牲图案225和第一绝缘夹层180可以使用第一掩模作为蚀刻掩模被蚀刻以形成通过其暴露第一外延层202的上表面的沟道孔250。在示例实施方式中，多个沟道孔250可以在第二方向和第三方向上形成，以形成对应于第一开口阵列的沟道孔阵列。
参照图7和图8，在去除第一掩模之后，第一阻挡层、电荷存储层、隧道绝缘层和第一间隔物层可以顺序地形成在沟道孔250的侧壁、第一外延层202的上表面和第四绝缘夹层240的上表面上。第一间隔物层可以被各向异性地蚀刻以在沟道孔250的侧壁的每个上形成第一间隔物，并且隧道绝缘层、电荷存储层和第一阻挡层可以使用第一间隔物作为蚀刻掩模被蚀刻，以分别在第一外延层202的上表面和可具有其底部敞开的杯状形状的沟道孔250的侧壁的每个上形成隧道绝缘图案290、电荷存储图案280和第一阻挡图案270。在蚀刻工艺期间，第一外延层202的上部也可以被部分地去除。隧道绝缘图案290、电荷存储图案280和第一阻挡图案270可以形成电荷存储结构300。
第一阻挡层可以由例如硅氧化物的氧化物形成，电荷存储层可以由例如硅氮化物的氮化物形成，隧道绝缘层可以由例如硅氧化物的氧化物形成，第一间隔物层可以由例如硅氮化物的氮化物形成。在去除第一间隔物之后，沟道层可以形成在暴露的第一外延层202、隧道绝缘图案290和第四绝缘夹层240上，并且填充层可以形成在沟道层上以充分地填充沟道孔250的剩余部分。
沟道层可以由掺杂或无掺杂的多晶硅或非晶硅形成。当沟道层包括非晶硅时，激光外延生长(leg)工艺或固相外延(spe)工艺可以被进一步执行，使得沟道层可以包括晶体硅。填充层可以由例如硅氧化物的氧化物形成。填充层和沟道层可以被平坦化直到第四绝缘夹层240的上表面被暴露，以形成填充沟道孔250的每个的剩余部分的填充图案320，并且沟道层被转变成沟道310。
因此，电荷存储结构300、沟道310和填充图案320可以顺序地堆叠在沟道孔250的每个中的第一外延层202上。电荷存储结构300可以具有其底部敞开的杯状形状，沟道310可以具有杯状形状，填充图案320可以具有柱形状。
由于沟道孔250可以形成沟道孔阵列，所以沟道310也可以对应地形成沟道阵列。第一外延层202可以被称为下沟道，沟道310可以被称为上沟道。
包括填充图案320、沟道310和电荷存储结构300的第一结构的上部可以被去除以形成沟槽，并且盖图案330可以被形成以填充沟槽。具体地，在通过回蚀刻工艺去除第一结构的上部以形成沟槽之后，填充沟槽的盖层可以形成在第一结构和第四绝缘夹层240上，并且盖层的上部可以被平坦化直到第四绝缘夹层240的上表面被暴露以形成盖图案330。在示例实施方式中，盖层可以由掺杂或无掺杂多晶硅或者非晶硅形成。当盖层形成为包括非晶硅时，可以对其进一步执行晶化工艺。在沟道孔250的每个中的第一结构、第一外延层202和盖图案330可以被称为第二结构。
参照图9，第五绝缘夹层340可以形成在第四绝缘夹层240和盖图案330上。第二掩模可以形成在第五绝缘夹层340上，并且第三开口可以穿过第四绝缘夹层240和第五绝缘夹层340、第三绝缘图案215以及第二牺牲图案225形成，以暴露衬底100的上表面。第五绝缘夹层340可以由例如硅氧化物的氧化物形成，因此可以与第四绝缘夹层240合并。在示例实施方式中，第三开口可以在衬底100的第一区域i上在第一方向上延伸，并且多个第三开口可以在第二方向上形成。
在去除第二掩模之后，由第三开口暴露的第一牺牲图案172和第二牺牲图案225可以被去除以在各层处的第三绝缘图案215之间以及第一绝缘图案162与第一绝缘夹层180之间形成间隙，并且第一阻挡图案270的外侧壁的一部分和第一外延层202的侧壁的一部分可以被间隙暴露。在示例实施方式中，通过使用包括例如磷酸或硫酸的蚀刻剂的湿蚀刻工艺，由间隙暴露的第一牺牲图案172和第二牺牲图案225可以被去除。
在第二阻挡层370可以形成在第一阻挡图案270的外侧壁的暴露部分、第一外延层202的侧壁的暴露部分、间隙的内壁、第一绝缘图案162和第三绝缘图案215的表面、衬底100的暴露的上表面以及第五绝缘夹层340的上表面上之后，栅极屏障层可以形成在第二阻挡层370上，并且栅极导电层可以形成在栅极屏障层上以充分地填充间隙的剩余部分。
第二阻挡层370可以由例如铝氧化物、铪氧化物、镧氧化物、镧铝氧化物、镧铪氧化物、铪铝氧化物、钛氧化物、钽氧化物和/或锆氧化物的金属氧化物形成。栅极导电层可以由例如钨、钛、钽、铂等的具有低电阻的金属形成，栅极屏障层可以由例如钛氮化物、钽氮化物等的金属氮化物形成。或者，栅极屏障层可以被形成为具有顺序堆叠的包括金属的第一层和包括金属氮化物层的第二层。
栅极导电层和栅极屏障层可以被部分地去除以分别在间隙中形成可形成单元栅电极的栅极导电图案和栅极屏障图案。在示例实施方式中，栅极导电层和栅极屏障层可以通过湿蚀刻工艺被部分地去除。
在示例实施方式中，单元栅电极可以形成为在第一方向上延伸，并且多个单元栅电极可以在第二方向上形成。也就是，其每个在第一方向上延伸的多个单元栅电极可以通过第三开口在第二方向上彼此间隔开。
单元栅电极在第一方向上的彼此相反端的每个可以被称为垫。多个单元栅电极可以形成为在第三方向上彼此间隔开，并且单元栅电极的每个可以在衬底100的第一区域i上在第一方向上延伸。单元栅电极在第一方向上的长度可以从下层朝上层减小，因而可以具有阶梯形状。
单元栅电极可以包括在第三方向上顺序堆叠的第二栅电极403、第三栅电极405和第四栅电极407。第二栅电极403可以用作地选择线(gsl)，第三栅电极405可以用作字线，第四栅电极407可以用作串选择线(ssl)。第二栅电极403可以形成在最下层处，第三栅电极405和第四栅电极407的每个可以形成在单个层或多个层处。在示例实施方式中，第四栅电极407可以形成在最上层和最上层下方的层处，第三栅电极405可以形成在第二栅电极403与第四栅电极407之间的偶数层处。
因此，第二栅电极403可以邻近于第一外延层202形成，并且第三栅电极405和第四栅电极407的每个可以邻近于沟道310形成。也就是，第一外延层202可以用作包括第二栅电极403的gst的沟道，沟道310可以分别用作包括第三栅电极405的单元晶体管和包括第四栅电极407的sst的沟道。
第二栅电极403可以包括第二栅极导电图案393以及覆盖第二栅极导电图案393的侧壁的一部分及下表面和上表面的第二栅极屏障图案383，第三栅电极405可以包括第三栅极导电图案395以及覆盖第三栅极导电图案395的侧壁的一部分及下表面和上表面的第三栅极屏障图案385，第四栅电极407可以包括第四栅极导电图案397以及覆盖第四栅极导电图案397的侧壁的一部分及下表面和上表面的第四栅极屏障图案387。
杂质可以被注入到由第三开口暴露的衬底100的上部中以形成第二杂质区域(未示出)。在示例实施方式中，杂质可以包括例如磷、砷等的n型杂质。
第二间隔物层可以形成在第三开口的暴露的上表面、第三开口的侧壁和第五绝缘夹层340的上表面上，并且第二间隔物层可以被各向异性地蚀刻以在第三开口的侧壁上形成第二间隔物。因此，衬底100的上部处的第二杂质区域的一部分可以被暴露。第二间隔物层可以由例如硅氧化物的氧化物形成。公共源极线(csl)可以形成在暴露的第二杂质区域上以填充第三开口的剩余部分。
在示例实施方式中，导电层可以形成在第二杂质区域的暴露的上表面、第二间隔物和第五绝缘夹层340上以充分地填充第三开口的剩余部分，并且可以被平坦化直到第五绝缘夹层340的上表面可以被暴露以形成csl。第二阻挡层在第五绝缘夹层340上的部分也可以被去除。导电层可以由例如金属、金属氮化物和/或金属硅化物形成。csl可以形成在第三开口中，并且可以接触第二杂质区域的上表面。
参照图10，第六绝缘夹层440可以形成在第五绝缘夹层340、csl、第二间隔物和第二阻挡层370上。第一接触插塞452可以穿过第五绝缘夹层340和第六绝缘夹层440形成以分别接触盖图案330的上表面，第二接触插塞454可以穿过第四绝缘夹层至第六绝缘夹层240、340和440、第三绝缘图案215、第二阻挡层370和栅极屏障图案383、385和387形成以分别接触栅极导电图案393、395和397的上表面，第三接触插塞456可以穿过第一绝缘夹层180、第三绝缘夹层图案230以及第四绝缘夹层至第六绝缘夹层240、340和440形成以接触第二外延层204的上表面，第四接触插塞458可以穿过第一绝缘夹层180、第三绝缘夹层图案230、第四绝缘夹层至第六绝缘夹层240、340和440、蚀刻停止图案174、第二绝缘图案164以及第一栅极掩模140形成以接触第一金属图案130的上表面。
第二接触插塞454的每个可以形成在阶梯结构的垫的每个上。也就是，第二接触插塞454的每个可以形成在每个垫的未被上部垫覆盖的部分上。
第六绝缘夹层440可以由例如硅氧化物的氧化物形成，因此可以与下面的第五绝缘夹层340合并。第一接触插塞至第四接触插塞452、454、456和458可以由例如钨、钽、钛等的金属、或例如钛氮化物、钽氮化物、钨氮化物等的金属氮化物形成。
第七绝缘夹层460可以形成在第六绝缘夹层440和第一接触插塞至第四接触插塞452、454、456和458上，第一布线至第四布线472、474、476和478可以穿过第七绝缘夹层460形成以分别接触第一接触插塞至第四接触插塞452、454、456和458的上表面。在示例实施方式中，第一布线472可以在第二方向上延伸，并且可以用作垂直存储器件的位线。
第七绝缘夹层460可以由例如硅氧化物的氧化物形成，因此可以与下面的第六绝缘夹层440合并。第一布线至第四布线472、474、476和478可以由例如钨、钽、钛等的金属、或例如钛氮化物、钽氮化物、钨氮化物等的金属氮化物形成。
如上所述，在制造根据示例实施方式的垂直存储器件的方法中，用作单元区域中的gst的沟道的第一外延层202和用作外围电路区域中的晶体管的源极/漏极层的第二外延层204可以例如同时通过相同的seg工艺形成，因此例如与通过单独且独立的工艺形成不同的外延层相比，可以简化整个工艺。
垂直存储器件可以包括：第一栅极结构，其在衬底100的外围电路区域上具有拥有第一多晶硅图案120和第一金属图案130的第一栅电极122；在衬底100的单元区域上分别在多个层处的第二栅电极至第四栅电极403、405和407；第一外延层202，其在衬底100的单元区域上延伸穿过第二栅电极403；沟道310，其在第一外延层202上在第三方向上延伸穿过第三栅电极405和第四栅电极407；以及第二外延层204，其在衬底100的外围电路区域的邻近于第一栅极结构的部分上。第一外延层202和第二外延层204可以通过相同的seg工艺形成，因此可以包括基本相同的材料，例如第一外延层202和第二外延层204可以基本上由相同的材料组成。
垂直存储器件还可以包括在第一栅极结构的表面上的蚀刻停止图案174。衬底100的第二区域ii上的蚀刻停止图案174可以通过与衬底100的第一区域i上的第一牺牲图案172的工艺相同的工艺形成至与其厚度相同的厚度，因此可填充通过去除第一牺牲图案172形成的间隙的第二栅电极403以及覆盖第二栅电极403的下表面和上表面的第二阻挡图案370的厚度之和可以基本上等于蚀刻停止图案174的厚度。
图11至图14是示出制造根据示例实施方式的垂直存储器件的方法的阶段的剖视图。该方法可以包括与参照图1至图10所示的工艺基本相同或相似的工艺，因此相同的附图标记指相同的元件，并且在此省略对其的详细描述。
参照图11，第一栅极结构和栅极间隔物150可以形成在包括第一区域i和第二区域ii的衬底100的第二区域ii上，第二栅极结构可以形成在衬底100的第一区域i上。
具体地，栅极绝缘层、多晶硅层、金属层和栅极掩模层可以顺序地堆叠在衬底100上，并被图案化以形成包括顺序地堆叠在衬底100的第二区域ii上的栅极绝缘图案110、第一多晶硅图案120、第一金属图案130和第一栅极掩模140的第一栅极结构，并且形成包括顺序地堆叠在衬底100的第一区域i上的第四绝缘图案115、第二多晶硅图案125、第二金属图案135和第二栅极掩模145的第二栅极结构。
第一栅极结构可以包括具有顺序堆叠的第一多晶硅图案120和第一金属图案130的第一栅电极122，第二栅极结构可以包括具有顺序堆叠的第二多晶硅图案125和第二金属图案135的第五栅电极。
第四开口可以形成在第二栅极结构中以暴露衬底100的上表面，多个第四开口可以如参照图3所示的第一开口192地在第一方向和第二方向上形成以形成第四开口阵列。
栅极间隔物150可以进一步形成在衬底100的第二区域ii上的第一栅极结构的侧壁上。
参照图12，与参照图2所示的工艺基本相同或相似的工艺可以被执行。
然而，第一绝缘图案162和第一牺牲图案172可以不形成在衬底100的第一区域i上，并且第二绝缘图案164和蚀刻停止图案174可以顺序地形成在衬底100的第二区域ii上以覆盖第一栅极结构。
杂质可以被注入到衬底100的第二区域ii的未被第二绝缘图案164和蚀刻停止图案174覆盖的上部中以形成第一杂质区域(未示出)。
参照图13，与参照图3所示的工艺基本相同或相似的工艺可以被执行。
因此，第一绝缘夹层180可以形成在衬底100上以覆盖第一栅极结构和第二栅极结构、第二绝缘图案164以及蚀刻停止图案174，第一绝缘夹层180的在衬底100的第一区域i上的一部分可以被去除以形成暴露衬底100的第一区域i的一部分的第一开口192，衬底100的第二区域ii的一部分可以被去除以形成暴露衬底100的第二区域ii的一部分的第二开口194。
也就是，第一开口192可以形成为重叠第二栅极结构中的第三开口，第二开口194可以通过去除第一绝缘夹层180的邻近于第一栅极结构的部分而形成，在第一绝缘夹层180的所述部分下方，第二绝缘图案164和蚀刻停止图案174不形成在衬底100的第二区域ii上。
seg工艺可以被执行以分别形成部分地填充第一开口192和第二开口194的第一外延层202和第二外延层204。第一绝缘夹层180可以由与衬底100的第一区域i上的第二栅极掩模145的材料基本相同的材料形成，因此可以与其合并。
参照图14，与参照图4至图10所示的工艺基本相同或相似的工艺可以被执行以完成垂直存储器件。
然而，第二栅极结构中包括的第五栅电极可以包括顺序堆叠的第二多晶硅图案125和第二金属图案135，因此在参照图9所示的用于通过去除第二牺牲图案225形成间隙的工艺中可以不被去除。因此，第五栅电极可以具有与填充间隙的第三栅电极405和第四栅电极407的结构不同的结构。
如上所述，在制造垂直存储器件的方法中，用作单元区域中的gst的沟道的第一外延层202和用作外围电路区域中的晶体管的源极/漏极层的第二外延层204可以通过相同的seg工艺同时形成。因此，可以简化整个工艺。
垂直存储器件可以包括：第一栅极结构，其在衬底100的外围电路区域上具有拥有第一多晶硅图案120和第一金属图案130的第一栅电极122；顺序地堆叠在衬底100的单元区域上的第五栅电极以及第三栅电极405和第四栅电极407；第一外延层202，其在衬底100的单元区域上延伸穿过第五栅电极；沟道310，其在第一外延层202上在垂直方向上延伸穿过第三栅电极405和第四栅电极407；以及第二外延层204，其邻近于第一栅电极在衬底100的外围电路区域上。
在示例实施方式中，第一栅极结构可以包括顺序堆叠的栅极绝缘图案110、第一栅电极122和第一栅极掩模140，第一栅电极122可以包括顺序堆叠的第一多晶硅图案120和第一金属图案130。第五栅电极可以包括顺序堆叠的第二多晶硅图案125和第二金属图案135。第一多晶硅图案120和第二多晶硅图案125可以具有基本相同的厚度，第一金属图案130和第二金属图案135可以具有基本相同的厚度和金属。
通过总结和回顾，示例实施方式提供了具有优良特性的垂直存储器件。也就是，在制造根据示例实施方式的垂直存储器件的方法中，用作单元区域上的gst的沟道的第一外延层和用作外围电路区域上的晶体管的源极/漏极区域的第二外延层可以通过相同的seg工艺形成，因此可以简化用于制造垂直存储器件的工艺。
已经在此公开了示例实施方式，并且虽然采用了特定的术语，但是它们仅在一般的和描述性的意义上被使用和解释，并且不为了限制的目的。在一些情形下，如在本申请的提交时对本领域普通技术人员将明显的那样，结合特定实施方式描述的特征、特性和/或元件可以单独使用或者与结合另外的实施方式描述的特征、特性和/或元件组合使用，除非明确地另行指示。因此，本领域技术人员将理解，可以进行在形式和细节上的各种改变而不背离如所附权利要求中阐述的本发明的精神和范围。
2017年2月27日在韩国知识产权局提交的题为“垂直存储器件”的韩国专利申请第10-2017-0025279通过引用全文在此合并。